CN109923948B - 具有在软化聚合物上的电极的电气装置和其制造方法 - Google Patents

具有在软化聚合物上的电极的电气装置和其制造方法 Download PDF

Info

Publication number
CN109923948B
CN109923948B CN201780067445.3A CN201780067445A CN109923948B CN 109923948 B CN109923948 B CN 109923948B CN 201780067445 A CN201780067445 A CN 201780067445A CN 109923948 B CN109923948 B CN 109923948B
Authority
CN
China
Prior art keywords
layer
softened polymer
electrode
softened
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780067445.3A
Other languages
English (en)
Other versions
CN109923948A (zh
Inventor
R·莫迪
J·雷德尔
G·T·埃尔森
W·E·福伊特
A·J·伊姆雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Texas System
Original Assignee
University of Texas System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Texas System filed Critical University of Texas System
Publication of CN109923948A publication Critical patent/CN109923948A/zh
Application granted granted Critical
Publication of CN109923948B publication Critical patent/CN109923948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及包含在软化聚合物上的电极层的柔性电气装置和制造此类装置的方法，所述方法包括用于在软化聚合物上形成电极的剥离工艺、用于形成具有图案化软化聚合物双层的装置的工艺以及用于在软化聚合物上形成电触点的焊料回流工艺。

Description

具有在软化聚合物上的电极的电气装置和其制造方法
相关申请的交叉参考
本申请要求2016年10月28日提交的，题为具有在软化聚合物上的电极的电气装置和其制造方法(ELECTRICAL DEVICES WITH ELECTRODES ON SOFTENING POLYMERS ANDMETHODS OF MANUFACTURING THEREOF)的美国临时申请第62/414,532号的权益，所述申请与本发明共同转让并且以引用的方式并入本文中。
技术领域
本申请大体上涉及电气装置，并且更具体地说，涉及包含在软化聚合物上的电极层的柔性电气装置和制造此类装置的方法。
背景技术
在软化聚合物上形成具有如电极迹线和电极垫的组件的电气装置的能力为制造柔性电气装置创造了机会。柔性电气装置具有多个可能的生物医学应用，例如，作为可植入或非植入装置。仍然需要改进此类装置的制造工艺，使得装置更灵敏、电气组件更不易于从聚合物中层离且/或可连接到记录或刺激控制装置。
发明内容
一个实施例是一种制造电气装置的方法。所述方法的实施例包含在软化聚合物层上形成图案化无机剥离层，以暴露目标电极位点，在无机剥离层和暴露目标电极位点上沉积电极层，和通过水平剥离蚀刻去除无机剥离层，以将电极层留在暴露目标电极位点上。
在一些实施例中，无机剥离层可以具有小于约150MPa的薄膜应力。在一些实施例中，形成图案化无机剥离层可以包括通过氟等离子体干式蚀刻工艺去除通过无机剥离层上图案化光致抗蚀剂层中的开口而暴露的无机剥离层的部分。在一些实施例中，通过水平剥离蚀刻去除无机剥离层可以包括使以下经历蚀刻剂溶剂暴露：无机剥离层、无机剥离层上的光致抗蚀剂层和光致抗蚀剂层上电极层的部分。蚀刻剂溶剂暴露可以在约25℃下持续至少约20小时，并且蚀刻剂溶剂可以包括基于酯的光致抗蚀剂去除溶剂或硼酸钾光显影液。
另一实施例是一种电气装置，其包含软化聚合物层和所述软化聚合物层上的电极层。电极层的至少一部分上具有少于约100ppm碳/微米2的有机材料。
在一些实施例中，电极层的部分可以具有约5nm或更大的均方根表面粗糙度。在一些实施例中，电极层的部分的表面积比相同大小平面二维边界的表面积大至少约10％。
另一实施例是另一种制造电气装置的方法。所述方法包含形成软化聚合物层，所述软化聚合物层的表面上具有电极层，和在所述软化聚合物层的表面上形成第二软化聚合物层。电气装置的机械中性面基本上处于软化聚合物层的表面或高于所述表面定位。所述第二软化聚合物覆盖层中的开口暴露所述电极层的表面的一部分。
一些实施例还可以包括在第二软化聚合物覆盖层上形成无机硬掩模层。一些实施例还可以包括通过反应性离子蚀刻工艺去除通过定位于无机硬掩模层上的图案化光致抗蚀剂层中的开口而暴露的无机硬掩模层的一部分，以在无机硬掩模层中形成开口。一些实施例还可以包括通过反应性离子蚀刻工艺去除位于无机硬掩模层中的开口下面的覆盖层的暴露部分，以在第二软化聚合物覆盖层中形成开口。一些实施例还可以包括去除图案化光致抗蚀剂层和无机硬掩模层。一些实施例还可以包括在无机剥离层和电极层表面的部分上沉积第二电极层。一些实施例还包括通过水平剥离蚀刻去除无机硬掩模层，所述水平剥离蚀刻包括使无机硬掩模层暴露于基于酯的光致抗蚀剂去除溶剂或硼酸钾光显影液。
一些实施例还包括在软化聚合物层的表面上形成第二软化聚合物层之前，使软化聚合物层的表面暴露于反应性离子蚀刻处理。在一些此类实施例中，在反应性离子蚀刻处理之后，软化聚合物层的表面可以具有与反应性离子蚀刻处理之前的表面相比，至少两倍的均方根表面粗糙度。在一些此类实施例中，在反应性离子蚀刻处理之后，软化聚合物层的厚度可以在反应性离子蚀刻处理之前的软化聚合物层的厚度的约±5％内。
在一些实施例中，通过反应性离子蚀刻工艺去除覆盖层的暴露部分可以包括形成等离子体，所述等离子体由在约200W偏压功率和约200毫托压力下的氧气进气形成。
另一实施例是另一种电气装置。所述电气装置包含软化聚合物层、在软化聚合物层表面上的电极层，和在软化聚合物层的表面上由第二软化聚合物构成的覆盖层。装置的机械中性面基本上处于软化聚合物层的表面或高于所述表面定位。所述第二软化聚合物覆盖层中的开口暴露所述电极层的表面的一部分。
在一些实施例中，覆盖层的杨氏模量(Young's modulus)可以在软化聚合物层的杨氏模量的约±10％内。在一些实施例中，覆盖层的厚度可以在软化聚合物层的厚度的约±10％内。
另一实施例可以是另一种制造电气装置的方法。所述方法包含在电气装置的聚合物覆盖层上放置模板掩模。模板掩模中的开孔可以各自与聚合物覆盖层中的多个开口中的一个对准，开口中的每个暴露电气装置的软化聚合物层上电极层的接触垫位点部分。方法包含模板印刷，以提供焊膏层，其填充开孔和开口，并且接触电极层的暴露接触垫位点部分。方法包含去除模板掩模，以形成定位于电极层的暴露接触垫位点部分的分立焊料触点。方法包含使电气连接器电极与焊料触点中的每个对准，使得连接器电极中的每一个位于焊料触点中的一个的顶表面上。方法包含使焊料触点回流以将连接器电极与电极层的接触垫位点部分联接。
在一些实施例中，焊料触点的回流包括回流循环，其可以包括预热阶段，随后是浸泡阶段，随后是回流阶段，随后是冷却阶段。预热阶段可以包括将电气连接器电极加热到约90℃的温度。浸泡阶段可以包括将焊料触点的温度增加到约150℃。回流阶段可以包括将焊料触点和电气连接器电极的温度增加到约190℃的温度，以形成焊点。冷却阶段可以包括使焊料点的温度以约1.83℃/s的速率降低。
另一实施例是另一种电气装置。电气装置包含软化聚合物层、在软化聚合物层表面上的电极层，和在软化聚合物层表面上的覆盖聚合物层。聚合物覆盖层中的开口填充有回流焊料。定位于开口内部的回流焊料的一端接触电极层的接触垫位点部分。所述回流焊料的另一端接触所述装置的电气连接器电极。
在一些实施例中，焊料由铟银焊料构成。
附图说明
当结合附图阅读时，从以下详细描述中最好地理解本公开的实施例。为了便于指代图式中的一些特征，彼等特征可以被描述为例如“顶部”、“底部”、“竖直”或“侧向”。此类描述并不限制此类特征相对于自然地平线或重力定向。出于论述清楚起见，各种特征可以不按比例绘制，并且其大小可以任意增加或减小。现在参考以下结合附图的描述，其中：
图1A到1F展示处于制造工艺的中间阶段的本公开的示例性无覆盖柔性电气装置，所述制造工艺包括本公开的示例性剥离工艺实施例；
图2A到2M展示处于本公开的示例性制造工艺的中间阶段的本公开的示例性带盖柔性电气装置，所述制造工艺包括本公开的另一示例性剥离工艺实施例；
图3A到3G展示处于本公开的示例性制造工艺的中间阶段的本公开的示例性柔性电气装置，所述电气装置具有本公开的含软化聚合物双层的实施例；并且
图4A到4F展示处于本公开的示例性制造工艺的中间阶段的本公开的示例性柔性电气装置，所述制造工艺使用本公开的焊料回流工艺实施例。
具体实施方式
本文所公开的不同制造工艺各自设计成提高所得柔性电气装置的效用。在一些实施例中，这些工艺可以在独立工艺流程中彼此独立地进行，以在对应所得装置中提供不同类型的改进。在其它实施例中，可以在同一工艺流程中进行这些工艺的任何组合，以在所得装置中提供改进的组合。
尽管所公开的实施例指代电极层，如电极迹线和电极垫，但这些实施例中的任一个可以进一步包括定位于软化聚合物层上，并且例如连接到一些此类电极层的晶体管、二极管、开关、电路或其它电气组件。
用于在软化聚合物上形成电极的剥离工艺
本公开实施例受益于以下认识：对于柔性电气装置的一些实施例，用于在软化聚合物上形成一或多个电极层的某些常规光刻和图案化工艺包括在聚合物覆盖层中形成开口，以露出电极层。
电极层可以是薄电极迹线，其例如被配置成将电信号往返外部记录或刺激装置，和/或电极相互作用垫，例如被配置成传送阻断或刺激信号和/或记录电信号的电极层的一部分传导。
我们已发现常规光刻和图案化工艺会在电极层表面上留下残余有机材料(例如，残余光致抗蚀剂材料或残余聚合物覆盖层材料)。此类残余有机材料的存在又会降低电极层的灵敏度。举例来说，相比于其上不具有有机材料的相同面积原始垫，在电极相互作用垫处可能不会产生同样多的电荷。举例来说，相比于其上不具有有机材料的原始垫，电极相互作用垫可能不能同样灵敏地检测到产生于神经的电信号。
尽管侵蚀性净化程序(例如，反应性离子蚀刻)可以从相互作用垫中去除一些残余有机材料，但对于具有粗糙表面的某些类型的电极材料，此类净化程序可能需要延长的时段，由此延长装置制造时间，增加复杂度，且/或净化程序可能无法去除所有残余有机材料。此外，此类侵蚀性净化程序可能降低电极相互作用垫的表面粗糙度，其又可能不利地降低相互作用垫的电荷注入能力。一些使用氧等离子体的侵蚀性净化程序可能氧化电极相互作用垫，其又可能导致不合需要地降低电荷注入能力。
为解决这些问题，我们开发了允许在软化聚合物层上图案化电极的剥离工艺。不同于使用有机光致抗蚀剂以在软化聚合物层上图案化电极的剥离工艺，我们使用有机光致抗蚀剂以在软化聚合物层上的无机剥离层中图案化开口。
我们发现将有机光致抗蚀剂作为剥离材料直接使用是有问题的，因为用于剥离光致抗蚀剂的溶剂也可以使软化聚合物层降解和/或使软化聚合物层从装置的其它层(例如，聚合物覆盖层)中层离。相比之下，如本文所公开用于剥离无机剥离层的蚀刻剂并不使软化聚合物层大量降解或层离。
一个实施例是制造柔性电气装置的方法。图1A到1F展示处于制造工艺的中间阶段的本公开的示例性柔性电气装置100，所述制造工艺包括本公开的剥离工艺的一实施例。
图1A展示形成软化聚合物层105之后的装置100。
在一些实施例中，软化聚合物层105可以通过在牺牲衬底(例如玻璃衬底)上使聚合物单体聚合形成，并且随后软化聚合物层105可以从衬底剥离。
如本文所使用，术语软化聚合物是指在约30℃温度增加(从室温约20℃到约50℃或更低，或在一些实施例中到约37℃)内聚合物软化大于1个数量级(即，杨氏模量降低1个数量级)。
层105可以由包括水凝胶或形状记忆聚合物的非限制性示例性软化聚合物构成。
如相关领域技术人员所理解，形状记忆聚合物是形状改变可以在特定调适温度下控制的自调节、智能聚合物材料。形状记忆聚合物的实例包括由以下单体的组合形成的聚合物：1,3,5-三烯丙基-1,3,5-三嗪-2,4,6(1H,3H,5H)-三酮(TATATO)、三[2-(3-巯基丙酰氧基)乙基]异氰尿酸酯(TMICN)、三羟甲基丙烷三(3-巯基丙酸酯)(TMTMP)和三环[5.2.1.02,6]癸烷二甲醇二丙烯酸酯(TCMDA)。其它示例性形状记忆聚合物包括由硫醇官能化单体与烯官能化单体的组合形成的聚合物。
形状记忆聚合物的其它实例包括由硫醇官能化单体、烯官能化单体和丙烯酸酯官能化单体的组合形成的聚合物。硫醇-烯软化聚合物组合物的非限制性实例是TATATO/TMICN(0.5/0.5)和TATATO/TMTMP(0.5/0.5)。硫醇-烯-丙烯酸酯软化聚合物组合物的实例是TATATO/TMICN/TCMDA(0.345/0.345/0.31)和TATATO/TMTMP/TCMDA(0.345/0.345/0.31)，如Ware等人(J Biomed Mater Res Part B 2014:102B,1-11)中所公开，所述文献以全文引用的方式并入。
形状记忆聚合物的其它实例包括由硫醇官能化单体与异氰酸酯官能化单体的组合形成的聚合物。非限制性实例包括通过硫醇单体或寡聚物和异氰酸酯单体或寡聚物的碱催化聚合反应或热催化聚合反应形成的聚合物。单体或寡聚物可以具有至少一个存在于分子上的硫醇或异氰酸酯官能团，如(但不限于)2,2’-(亚乙二氧基)二乙硫醇、异佛尔酮二异氰酸酯、六亚甲基二异氰酸酯或三(6-异氰酸酯基己基)异氰尿酸酯。
其它示例性形状记忆聚合物包括由硫醇官能化单体与环氧官能化单体的组合形成的聚合物。非限制性实例包括由Simon等人(Biomed Microdevices(2013)15:925.doi:10.1007/s10544-013-9782-8)公开的硫醇官能化单体与环氧官能化单体的组合形成的聚合物，所述文献以全文引用的方式并入。
图1B展示在软化聚合物层105上形成无机剥离层110之后的装置100。
无机剥离层110的一些实施例是低应力层，例如，对于层的各种不同实施例，具有小于约150MPa、或小于约100MPa、或小于约50MPa、或小于约20MPa的薄膜应力的层。尽管不由理论考虑因素限制本公开的范围，但认为对于至少一些实施例，此类低应力层通过装置制造工艺步骤之后和/或期间，在软化聚合物层可能转变到软化状态时，减轻开裂或皱纹而维持装置完整性。
在一些实施例中，形成无机剥离层110包括通过低应力等离子体增强式化学气相沉积工艺(PECVD)沉积氮化硅、氮氧化硅或氧化硅。尽管不由理论考虑因素限制本公开的范围，但认为对于至少一些实施例，使用PECVD氮化硅工艺可以有利地产生极低应力无机剥离层110(例如，小于约50MPa的薄膜应力)。尽管不由理论考虑因素限制本公开的范围，但认为对于至少一些实施例，使用PECVD氮化硅工艺可以有利地产生例如与溶解通过PECVD氮氧化硅形成的无机剥离层110相比，可以通过水平蚀刻较快溶解，如在本文中进一步溶解的无机剥离层110。
形成无机剥离层110的低应力PECVD氮氧化硅工艺的非限制性实例包括在约900毫托的压力和约150℃的沉积温度下使用SiH4、NH4、He和N2的进气。形成无机剥离层110的低应力PECVD氧化硅工艺的非限制性实例包括在约900毫托的压力和约250℃的沉积温度下的SiH4、NH4、He和N2的进气。
在一些实施例中，形成无机剥离层110包括将金属溅射沉积或蒸发到软化聚合物层上。适用作无机剥离层110的材料的蒸发金属的非限制性实例包括金、钛、铂、铱，和一些反应性溅镀材料，如氮化钛、铂、金和氧化铱。适用作无机剥离层110的材料的溅射沉积金属的非限制性实例包括多孔TiN薄膜，其通过使用约10-5托的基础压力以及分别180sccm和240sccm的Ar和N2气流，以提供7.5nm/min的沉积速率的RF磁控溅射形成。
非限制性示例性溅射沉积参数包括约20毫托氩气压力和约200瓦特偏压功率。非限制性示例性蒸发参数包括约0.005毫托基础压力，和约0.2纳米/秒蒸发速率。
图1C展示在无机剥离层110上形成有机光致抗蚀剂层115之后，并且在图案化有机光致抗蚀剂层115以在其中形成开口120之后的装置100。开口120暴露无机剥离层110的部分125，开口120处于软化聚合物层105的目标电极迹线位点部分127的正上方。
在一些实施例中，光致抗蚀剂可以是负性抗蚀剂，如AZ-nLOF-2000(微化学公司(Microchem Corporation))。在其它实施例中，可以使用负性光致抗蚀剂材料或正性抗蚀剂材料，如S-1813、S-1805、S-1820(罗门哈斯公司(Rohm and Haas Company))。
图案化有机光致抗蚀剂层115以在其中形成开口120可以通过相关领域中技术人员熟悉的常规光学光刻图案化和蚀刻程序实现。
图1D展示通过去除由图案化光致抗蚀剂层115暴露的无机剥离层110的部分125，以在其中形成开口126，形成图案化无机剥离层110，以由此暴露软化聚合物层105的目标电极迹线位点部分127之后的装置100。
在一些实施例中，去除无机剥离层110的暴露部分125将形成于光致抗蚀剂层115中的图案转移到无机剥离层110，所述去除可以包括使用在约100毫托压力下的SF6气体的氟等离子体干式蚀刻工艺。
图1E展示在无机剥离层110上和软化聚合物层105的暴露目标电极迹线位点部分127上沉积电极材料层130之后的装置100。
在一些实施例中，电极材料层130可以通过溅射、蒸发或电沉积工艺沉积。非限制性示例性电子沉积参数包括在10KV的加速电压下无样品旋转。非限制性示例性蒸发参数包括0.001毫托基础压力，和0.5到5埃/秒的蒸发速率。非限制性示例性溅射参数包括在约10-5托的基础压力以及提供7.5nm/min的沉积速率的分别约180sccm和约240sccm的Ar和N2气流情况下的RF磁控溅射。
尽管本公开的范围不受理论考虑因素限制，但对于一些实施例，认为溅射沉积可能是优选的，因为形成的电极材料层130具有较小粒度，例如因为层经形成而具有较小应力。尽管本公开的范围不受理论考虑因素限制，但认为至少对于一些实施例，沉积金属的粒度和连续性会影响所得结构的质量。此外，对于一些实施例，溅射沉积工艺可以减少粗糙边缘的形成，例如如果电极材料层130涂布抗蚀剂的侧壁，并且随后在剥离期间裂开，则可能导致形成粗糙边缘。
在一些实施例中，电极材料层130的厚度可以是约100nm、200nm、300nm、400nm，500nm或1微米。
在一些实施例中，电极材料层130可以由柔性、可以与硫醇(例如，在软化聚合物层105的一些实施例中存在)共价键合、具有低电阻抗并且不容易氧化的金属构成。非限制性实例包括金和银。
在其它实施例中，电极材料层130可以由氮化钛、铂、钛、铱或氧化铱(例如，溅射氧化铱或电沉积氧化铱)铜、铝或可以通过溅射或蒸发沉积并且与无机剥离层110相容，例如使得后续光刻加工步骤不蚀刻包括无机剥离层110的任何底层的其它金属构成。
在一些实施例中，电极材料层130可以由通过溅射工艺沉积的碳纳米管，如聚(3,4-亚乙二氧基噻吩)纳米管构成。
图1F展示去除以下之后的无覆盖装置100：无机剥离层110、上覆的有机光致抗蚀剂层115和上覆的电极材料层130，所述去除通过水平剥离蚀刻工艺进行，以在软化聚合物层105的目标电极迹线位点部分127上留下薄膜电极迹线140。
在一些实施例中，水平剥离蚀刻工艺包括使例如如图1E所示的部分构建的装置100暴露于蚀刻剂溶剂，以在至少数小时时间内缓慢去除层110、115、130，例如其有助于避免破坏软化聚合物层105。在一些实施例中，暴露于溶剂的时段可以在约25℃下在约20小时到36小时的范围内变化。在一些此类实施例中，装置100暴露于包括以下或由以下构成的蚀刻剂溶剂：帮助使蚀刻剂溶剂与软化聚合物层105相容，例如不溶解软化聚合物层的较大分子。蚀刻剂溶剂的非限制性实例包括基于酯的光致抗蚀剂去除溶剂，如RR5(Futurrex,Franklin,NJ)或光显影液，如硼酸钾溶液(硼酸钾:水3:17)，持续约24小时。
在一些实施例中，在暴露于蚀刻剂溶剂之后，可以将装置100转移到烘箱(例如，约100到150℃，持续约2到4小时)，以去除蚀刻剂溶剂，以产生图1F中所示的无覆盖柔性装置，其具有原始，即未曾直接暴露于来自上述工艺步骤的光致抗蚀剂或残余有机材料的薄膜电极迹线。
如图1E中所示出，在一些实施例中，无机剥离层110的厚度145沉积成足够大从而能够便于使水平蚀刻剂溶剂到达金属层130下方，并且由此便于高效快速剥离工艺。具有过薄的剥离层110可能导致蚀刻剂溶剂未到达所有金属层130下方，并且因此，金属层130可能不能适当剥离，并且金属斑点可能留在软化聚合物层105表面上。
剥离层的目标厚度145将取决于待通过剥离工艺去除的金属层130的大小和厚度。举例来说，在一些实施例中，例如当金属层130在软化聚合物层105的平面中具有至少约400nm的水平尺寸时，无机剥离层110可以具有在约600nm到1000nm范围内的厚度145，并且在一些实施例中，至少约400nm厚。
图2A到2M展示处于具有本公开的剥离工艺的另一实施例的本公开的示例性制造工艺的中间阶段的本公开的示例性柔性电气装置200。
图2A展示在软化聚合物层105上形成薄膜电极迹线140之后的装置200。
在一些实施例中，软化聚合物层105上的薄膜电极迹线140可以通过在图1A到1F的上下文中所公开工艺的一实施例形成。这对于例如一些装置实施例来说是优选的，其中构成电极迹线140的电极材料可以形成相对粗糙外表面(例如，均方根rms表面粗糙度为约5nm或更大，或比具有相同二维边界的完美平面电极的表面积大至少约100％的表面积)，其如在本文其它地方所公开，可能使光致抗蚀剂材料难以完全去除。
在其它实施例中，软化聚合物层105上的薄膜电极迹线140可以通过其它常规光刻和图案化工艺形成。举例来说，如以全文引用的方式并入本文中的美国专利申请第14/376352号中所公开，可以在牺牲衬底(例如，玻璃、硅或聚合物)上沉积(例如，物理气相沉积)电极材料层，并且软化聚合物层随后可以通过逐聚合转移的工艺形成于电极材料层上。举例来说，可以将光致抗蚀剂层沉积于软化聚合物层上的电极材料层上，可以将光致抗蚀剂层图案化以在其中形成开口，以暴露软化聚合物层的负性或反转目标电极迹线位点部分，并且可以去除电极材料层的暴露部分，并且随后可以去除光致抗蚀剂层，以在软化聚合物层105上露出薄膜电极迹线140。
这一工艺可以用于一些装置实施例，其中构成电极迹线140的电极材料可以形成相对光滑的外表面(例如，rms粗糙度小于约5nm，或在具有相同二维边界的完美平面电极的表面积或相同大小的平面二维边界的表面积的约100％内)，在此情况下，预期使用常规程序完全去除光致抗蚀剂材料不具有挑战性。
图2B展示在软化聚合物层上的电极迹线上方形成聚合物覆盖层205之后的装置200。在一些实施例中，聚合物覆盖层205可以由第二软化聚合物构成，并且通过如在本文其它地方所公开，在图3A到3G上下文中所描述的工艺的一实施例沉积。在一些实施例中，聚合物覆盖层可以由通过化学气相沉积工艺沉积的聚合物，如聚对二甲苯基-C或其它聚对二甲苯基衍生物构成。在一些实施例中，聚合物覆盖层可以由聚对苯二甲酸乙二醇酯(PET)或其它PET衍生物构成。
图2C展示在聚合物覆盖层205上形成无机硬掩模层210之后的装置200。硬掩模层210可以由如在图1A到1F上下文中在本文其它地方公开的任一材料构成，并且通过如所公开的用于形成无机剥离层110的任一工艺形成。然而，不同于剥离层110，硬掩模层210的实施例可以具有比剥离层110的厚度145小的厚度215。这是因为硬掩模层210不用作溶剂水平蚀刻剥离材料，而是用于限定图案，并且保护下面的聚合物覆盖层205和软化聚合物层105免受在图3E上下文中在本文其它地方另外公开的反应性离子蚀刻图案化步骤损害。举例来说，在一些实施例中，无机硬掩模层210的厚度215可以在约10nm到约200nm范围内。
图2D展示在无机硬掩模层210上形成有机光致抗蚀剂层115之后，并且在图案化有机光致抗蚀剂层115，以在其中形成开口215，以由此暴露无机硬掩模层210的部分220之后的装置200，所述开口215处于电极迹线140的目标电极垫位点部分225的正上方。与如在图1C上下文中所描述的光致抗蚀剂材料和光刻程序相同的任一材料和程序可以用于沉积并且图案化光致抗蚀剂层115。
图2E展示去除无机硬掩模层210的暴露部分220(图2D)，以在其中形成开口227，以由此暴露聚合物覆盖层205的部分230之后的装置200。
在一些实施例中，去除无机硬掩模层210的暴露部分220包括反应性离子蚀刻工艺，其使用在约120毫托压力下的CF4/O2等离子体和约100W的偏压功率，持续约10分钟，其中基础压力为约40毫托。
图2F展示去除聚合物覆盖层205的暴露部分，以在其中形成开口232，以由此暴露电极迹线140的目标电极垫位点部分225之后的装置200。
在一些实施例中，去除聚合物覆盖层205的暴露部分230包括反应性离子蚀刻工艺。举例来说，当聚合物覆盖层220由第二软化聚合物构成时，则可以使用在图3E上下文中在本文其它地方描述的深反应性离子蚀刻工艺。举例来说，当聚合物覆盖层220由聚对二甲苯构成时，则可以使用氧等离子体反应性离子蚀刻工艺。
图2G展示去除无机硬掩模层210和上覆的光致抗蚀剂层115之后的装置200。
在一些实施例中，去除无机硬掩模层210和光致抗蚀剂层115包括将装置200浸泡在光致抗蚀剂去除溶剂，如RR5中持续约24到36小时，以去除光致抗蚀剂层115，随后将装置转移到烘箱(例如，约100到150℃，持续约2到4小时)，以去除溶剂，并且随后将装置200浸泡在氢氟酸(例如稀释在水中的20％或49％浓HF，H2O:HF 5:1或10:1)中持续约1分钟。
图2H展示在聚合物覆盖层205上和电极迹线140的暴露目标电极相互作用垫位点部分225上形成无机剥离层235之后的装置200。
无机剥离层235可以由与在图1B上下文中在本文其它地方公开的无机剥离层110相同的材料构成，并且通过相同程序沉积。可以将无机剥离层235的实施例调节成具有与如在图1E上下文中在本文其它地方公开的无机剥离层110的厚度145相同的厚度240。
图2I展示在无机剥离层235上形成有机光致抗蚀剂层115之后，并且图案化有机光致抗蚀剂层115，以在其中形成开口245，以由此暴露无机剥离层235的部分250之后的装置200，所述开口245处于电极迹线140的目标电极垫位点部分225的正上方。如在图1C上下文中所描述的相同光致抗蚀剂材料和光刻程序中的任一种可以用于沉积并且图案化光致抗蚀剂层115。
图2J展示去除光致抗蚀剂层115和无机剥离层235的暴露部分250，以由此形成其中具有开口247的图案化无机剥离层235，以由此暴露电极迹线140的目标电极垫位点部分225之后的装置200。
如在图1D上下文中在本文其它地方公开的剥离层去除程序中的任一种可以用于去除光致抗蚀剂层115和无机剥离层235的暴露部分250。
图2L展示在无机剥离层235和电极迹线140的暴露目标电极垫位点部分225上沉积第二电极材料层255之后的装置200。
如在图1E上下文中在本文其它地方描述的电极材料和沉积程序中的任一种可以用于沉积第二电极材料层255。
在一些实施例中，选择第二电极材料以提供具有有益于提供高电荷注入能力相互作用垫(例如，在一些实施例中，约1.5mC/cm2或更大)的高表面粗糙度的层255。此类电极材料的非限制性实例包括氮化钛、溅射氧化铱或碳纳米管。
图2M展示通过水平剥离蚀刻去除无机剥离层235和上覆的第二电极材料层255，以在电极迹线140的目标电极垫位点部分225上留下薄膜电极相互作用垫260之后的装置200。
如在图1E和1F上下文中在本文其它地方描述的剥离层去除程序中的任一种可以用于去除无机剥离层235和上覆的第二电极材料层255。
另一实施例是柔性电气装置。图1E展示例如通过在图1A到1E上下文中在本文其它地方公开的工艺形成的柔性电气装置100的示例性实施例。装置100包含软化聚合物层105和软化聚合物层105上的薄膜电极迹线140。电极迹线140的外表面145上具有少于约100ppm碳/微米2的有机材料。
电极迹线140的外表面145的一些实施例可以具有约100nm或更大的rms表面粗糙度。电极迹线140的外表面145的一些实施例可以具有比具有相同二维边界的完美平面电极迹线的表面积大至少约10％的表面积。如图1E所示出，装置100可以是无覆盖的，即，软化聚合物层105或薄膜电极迹线140上可以不存在上覆的聚合物覆盖层。
图2M展示例如通过在图2A到2M上下文中在本文其它地方公开的工艺形成的柔性电气装置200的另一示例性实施例。装置200包含软化聚合物层105和在软化聚合物层105上的薄膜电极迹线140。装置200还包含定位于电极迹线140的部分225上的电极相互作用垫260。装置200还包含覆盖电极迹线140和软化聚合物层105的聚合物覆盖层205。聚合物覆盖层205中的开口270暴露电极相互作用垫260的外表面275。电极相互作用垫260的外表面275上具有少于约100ppm碳/微米2的有机材料。
电极相互作用垫260的外表面275的一些实施例可以具有约100nm或更大的rms表面粗糙度。电极相互作用垫260的外表面275的一些实施例可以具有比具有相同二维边界的完美平面电极相互作用垫的表面积大至少约100％的表面积。如图2M所示，装置200可以是被覆盖的，即在软化聚合物层105和薄膜电极迹线140的部分上可以存在聚合物覆盖层260。
用于形成具有图案化软化聚合物双层的装置的工艺
本公开的实施例受益于以下认识：当电极层远离装置的机械中性面定位时，柔性电气装置的实施例在弯曲时易于遭受电极层层离。
如所属领域的技术人员所熟悉，平板的机械中性面在弯曲理论中定义为法向应力为空处的平面。其位置对于确定柔性电气装置的电极组件实施例的最佳位置来说是重要的。当均匀装置仅经受外部(纯)弯曲时，此中性面与弯曲轴线重合。然而，当在无应力应变错配(施加或不施加外部弯曲)的情况下考虑多层装置时，中性面从弯曲轴线偏移，并且装置中可能存在一个中性面、几个中性面或甚至不存在中性面。通常可以在解决***的应力分布之后获得机械中性面的位置。在膜在衬底上情况下，求解***的应力分布将需要从衬底非破坏性地移除每个膜。程序包括由受无所得边缘力或弯曲力矩的假设的自立层构建复合材料。
求解此类应力分布***，例如本公开的柔性电气装置实施例展现对于柔性电气装置的某些具体实例，机械中性面可以显著偏移离开电极层的位置。具体来说，例如具有显著不同厚度和/或硬度的软化聚合物层与聚合物覆盖层的某些组合，会导致机械中性面大大地偏移远离软化聚合物层的表面，电极层可以例如定位于所述表面上。
作为一实例，考虑一种柔性电气装置，其包含由刚性较大的聚合物聚对二甲苯构成的约1微米厚聚合物覆盖层，和由在本文中被称作SMP6的形状记忆聚合物构成的25微米厚的刚性较小的软化聚合物层，所述形状记忆聚合物由使单体TMICN和TATATO和31mol％TCMDA的化学计量组合聚合形成。预测此种装置的机械中性面与软化聚合物层的表面相距几微米。我们预期例如当装置弯曲时，形成于此种装置的软化聚合物层上的电极层将比所需的更易于遭受层离。
有时此类中性面的大偏移可以通过例如增加刚性较大的聚合物覆盖层的厚度和或减小软化聚合物层的厚度而部分减轻。然而，对于提供刚性不过高而使得不能够足够弯曲，例如以形成紧密卷曲结构，和/或不过于易碎而使得例如在外科植入期间裂开，和/或在装置植入于活组织之后仍具有足够的软化以有助于长期功能(例如，数月)的柔性装置来说，这些减轻措施可能不足。
如本文所公开，此类中性面的大偏移可以通过使用聚合物覆盖层制造装置基本上消除，所述聚合物覆盖层由可以具有与软化聚合物层基本上相同硬度和/或厚度的第二软化聚合物构成。因此，此种含软化聚合物双层的装置的电极层可以基本上处于装置的机械中性面或接近于装置的机械中性面定位。
然而，使用由第二软化聚合物构成的覆盖层的能力可能是有问题的。举例来说，使用常规光学光刻材料和方法来限定聚合物覆盖层中的开口，以由此暴露电极层的相互作用垫部分可能损害或溶解第二软化聚合物，或由于等离子体对金属电极的轰击而蚀刻金属。
如本文所公开，反应性离子蚀刻工艺用于蚀穿第二软化聚合物层。图案化硬掩模层用于限定开口，以使第二软化聚合物层的部分暴露于反应性离子蚀刻工艺，同时硬掩模保护第二软化聚合物层的其它部分免受反应性离子蚀刻工艺损害。
图3A到3G展示处于本公开的示例性制造工艺的中间阶段的本公开的示例性柔性电气装置300，所述电气装置具有含软化聚合物双层的实施例。
图3A展示形成其上具有薄膜电极迹线140的软化聚合物层105之后的装置300。如进一步示出，装置300的一些实施例可以在电极迹线140上任选地进一步包括薄膜电极相互作用垫260。
软化聚合物层105、电极迹线140和任选的电极相互作用垫260可以由如在图1A到1E和图2A到2M上下文中在本文其它地方公开的任一材料构成，具有如所公开的任一厚度，并且通过如所公开的任一工艺形成。
图3B展示在软化聚合物层105的暴露表面305的任选的反应性离子蚀刻表面处理以形成经处理软化聚合物层表面310期间的装置300。我们发现，对于一些实施例，随后形成的由第二软化聚合物构成的覆盖层按需要也可以不粘着到软化聚合物层105，并且因此，层可能倾向于分层。在一些实施例中，形成经处理软化聚合物层表面310有助于第二软化聚合物覆盖层粘着到软化聚合物层105。
尽管本公开不受理论考虑因素限制，但认为对于至少一些实施例，反应性离子蚀刻表面处理通过增加表面积和/或增加经处理软化聚合物层表面310上的羟基数目而有助于粘着，所述羟基例如可以与由第二软化聚合物构成的覆盖层形成共价键。
举例来说，在一些实施例中，反应性离子蚀刻表面处理至少使表面310的rms表面粗糙度加倍。在一些实施例中，预处理表面305的rms表面粗糙度从约1nm增加到反应性离子蚀刻表面处理的表面310的约1微米。
选择反应性离子蚀刻表面处理的条件，以形成经处理表面310而不基本上蚀刻掉软化聚合物层105，例如以基本上减小层105的厚度。举例来说，在一些实施例中，预处理层105的厚度320与反应性离子蚀刻表面处理的层310的厚度325在约±5％内相同，并且在一些实施例中在约±1％内。
在一些实施例中，反应性离子蚀刻蚀刻剂315由氩气和氧气气体进料形成，并且反应性离子蚀刻的持续时间可以在约600秒到约1600秒范围内。在一些实施例中，氩气与氧气的比率(Ar/O2)在约1:8到约1:4的范围内。相关领域的技术人员将理解可以如何调节这些条件来使本文所公开的软化聚合物层的实施例中的任一者粗糙化。
举例来说，当软化聚合物层105由30微米厚的SMP6层105构成时，反应性离子蚀刻表面处理的一些实施例包括施加约1:8的Ar/O2比率约960s。
图3C展示在软化聚合物层105的表面(例如，未处理表面305或经处理表面310)上形成由第二软化聚合物构成的覆盖层330之后的装置300。如所示出，电极迹线层140和任选的电极相互作用垫260还被第二软化聚合物覆盖层330覆盖。
第二软化聚合物覆盖层330可以由如在图1A上下文中在本文其它地方公开的软化聚合物材料中的任一种构成。
第二软化聚合物覆盖层330可以通过旋涂工艺形成。举例来说，在一些实施例中，可以将适当量的第二软化聚合物施配在软化聚合物层105的未处理表面305或经处理表面310上，并且随后以约2000rpm旋转约两分钟，以实现软化聚合物层105上厚度为约10微米的第二软化聚合物覆盖层330。相关领域的技术人员将理解如何通过调节所施配的第二软化聚合物的量和/或调节旋转速度或持续时间实现第二软化聚合物覆盖层330的不同厚度。
在一些实施例中，为便于提供基本上处于软化聚合物层105的表面(例如，处于表面305或310)的机械中性面332，第二软化聚合物覆盖层330可以被配置成具有与软化聚合物层105的硬度基本上相同的硬度。举例来说，在一些实施例中，第二软化聚合物覆盖层330被选择成具有基本上等于(例如，至少约±10％内，或在一些实施例中，约±1％内)软化聚合物层105的杨氏模量的杨氏模量。在一些实施例中，杨氏模量在装置300的一系列目标操作温度(例如，约10℃到60℃，或对于一些实施例，约20℃到45℃)内基本上相同。
在一些实施例中，为便于具有与软化聚合物层105的硬度基本上相同的硬度，第二软化聚合物覆盖层330可以由与构成软化聚合物层105的相同的软化聚合物构成。
在一些实施例中，为便于具有与软化聚合物层105基本上相同的硬度，第二软化聚合物覆盖层330可以具有与软化聚合物层的105厚度(例如，厚度320或325)基本上相同的厚度335(例如，约±10％内，或约±1％内)。举例来说，在一些实施例中，当软化聚合物层的105厚度(例如，厚度320或325)等于20微米或30微米时，则第二软化聚合物保护层的厚度335可以分别等于约20±2微米和30±3微米。
在一些实施例中，为减轻电极层层离，可以调节第二软化聚合物覆盖层330的硬度，使得机械中性面332定位于软化聚合物层105的表面上方(例如，表面305或310上方)。举例来说，可以调节第二软化聚合物覆盖层330的硬度，使得机械中性面332定位于软化聚合物层105的表面上方(例如，表面305或310上方)，并且处于薄膜电极迹线140的表面337或处于任选的电极相互作用垫260的表面339。
调节第二软化聚合物覆盖层330的硬度可以包括调节层330的组成或厚度335中的一者或两者。
举例来说，考虑一装置300实施例，其中软化聚合物层105由干燥时37℃下的杨氏模量等于约1.8GPA的SMP6构成，层105具有25微米的厚度(例如，厚度320或325)，并且由金构成的薄膜电极迹线140具有0.5微米的厚度，并且由溅射氧化铱构成的电极相互作用垫260具有0.2微米的厚度。
为在薄膜电极迹线140的表面337处提供机械中性面332，可以调节第二软化聚合物覆盖层330，以使其具有约25.5微米的厚度。
为在任选的电极相互作用垫260的表面339处提供机械中性面332，可以调节第二软化聚合物覆盖层330，以使其具有约26.2微米的厚度。
或者，可以通过改变单体组成，从而改变所得下面的软化聚合物105的杨氏模量来调节中性面332。举例来说，对于以上实例，在生物植入条件(例如，潮湿含水环境中约37℃)下将组成从TATATO/TMICN/TCMDA(0.345/0.345/0.31)改变成(0.385/0.385/0.23)可以使中性面332偏移到表面337，并且通过将TCMDA的量进一步降低到0％，(0.5/0.5/0)，可以使中性面332偏移到表面339。举例来说，如Ware等人(2014)中所公开，由TATATO/TMICN/TCMDA(0.345/0.345/0.31)、TATATO/TMICN/TCMDA(0.385/0.385/0.23)或TATATO/TMICN/TCMDA(0.5/0.5/0)形成的聚合物可以具有在37℃下干燥状态下约800MPa的储能模量(G'，如相关领域的技术人员所理解，与杨氏模量乘以泊松比(Poisson's ratio)相关)，以及，在37℃下在约5MPa(0.5/0.5/0)到约23MPa(0.345/0.345/0.31)范围内的G'。
图3D展示在第二软化聚合物覆盖层330上形成无机硬掩模层210之后的装置300。硬掩模层210可以由如在图1A到1F上下文中在本文其它地方公开的任一材料构成，并且可以通过如所公开的形成无机剥离层110的任一工艺形成。硬掩模层210可以具有在图2C上下文中在本文其它地方公开的任一厚度。
图3D还展示在无机硬掩模层210上形成有机光致抗蚀剂层115之后，并且图案化有机光致抗蚀剂层115，以在其中形成开口215，以由此暴露无机硬掩模层210的部分220之后的装置300，所述开口215处于电极迹线140正上方，或任选的电极相互作用垫260正上方，或电极迹线140的目标电极垫位点部分225的正上方(参见例如图2D)。如在图1C上下文中在本文其它地方描述的相同光致抗蚀剂材料和光刻程序中的任一种可以用于沉积并且图案化光致抗蚀剂层115。
图3E展示通过去除无机硬掩模层210的暴露部分220(图2D)，以在无机硬掩模层210中形成开口227，图案化无机硬掩模层210，以由此暴露第二软化聚合物覆盖层330的部分230之后的装置300。
去除无机硬掩模层210的暴露部分220可以包括在图2E上下文中在本文其它地方公开的程序中的任一种。
图2F展示去除第二软化聚合物覆盖层330的暴露部分230，以在其中形成开口232，以暴露电极相互作用垫260的表面275(或电极迹线140的类似表面，或电极迹线140的目标电极垫位点部分225的类似表面)之后的装置200。
在一些实施例中，去除第二软化聚合物覆盖层330的暴露部分230包括深反应性离子蚀刻工艺。
举例来说，当第二软化聚合物覆盖层330由约25微米厚的SMP6层构成时，深反应性离子蚀刻工艺的一个实施例可以包括在约40毫托的基础压力下，由在约200W偏压功率和约200毫托的压力下的氧气进气持续2小时形成的等离子体。举例来说，当第二软化聚合物覆盖层330由约5微米厚的SMP6层构成时，深反应性离子蚀刻工艺的一个实施例可以包括在约40毫托的基础压力下，由在200W偏压功率和约200毫托的压力下的氧气进气持续0.5小时形成的等离子体。
基于这些实例，相关领域的技术人员将理解如何调节深反应性离子蚀刻工艺的条件和参数范围来在软化聚合物层所公开的实施例中的任一者中形成开口。
如图3D到3F中进一步示出，在一些实施例中，图案化、去除和深蚀刻程序可以用于形成装置300中的一或多个通孔。
举例来说，图案化有机光致抗蚀剂层115还可以包括在其中形成第二开口340，以由此暴露无机硬掩模层210的第二部分342，所述第二开口不直接覆盖电极迹线140，或任选的电极相互作用垫260，或目标电极垫位点部分225。举例来说，第二开口340可以远离电极迹线140，例如，接近于软化聚合物层105、330的边界345定位。
举例来说，去除无机硬掩模层210的一部分还可以包括去除无机硬掩模层210的第二部分342，以在其中形成开口348，以由此暴露第二软化聚合物覆盖层330的第二部分350。
举例来说，在一些实施例中，深蚀刻程序可以包括去除第二软化聚合物覆盖层330的暴露第二部分350，以在其中形成开口352，以由此暴露软化聚合物层105的下伏部分354，所述下伏部分也通过深蚀刻去除以在其中形成开口356。开口352、356一起形成装置300的软化聚合物双层105、330中的穿孔360。
在一些实施例中，使用通孔360以便于将装置300锚定或固定到装置300的目标环境中存在的结构。举例来说，在一些实施例中，可以将缝合线材料穿过装置300的一或多个此类通孔360，并且随后将缝合线材料系结到组织结构，所述装置植入所述组织结构内部或定位于所述组织结构上。
图3G展示去除无机硬掩模层210和上覆的光致抗蚀剂层115之后的装置200。
硬掩模层210和上覆的光致抗蚀剂层115可以通过在图2G上下文中在本文其它地方公开的程序中的任一种去除。
图3G示出例如通过在图3A到3F上下文中在本文其它地方公开的工艺形成的本公开柔性电气装置300的另一实施例。装置300包含软化聚合物层105和在软化聚合物层105上的一或多个电极层(例如，电极迹线140和任选的电极相互作用垫260)。装置300进一步包含由第二软化聚合物构成的覆盖层330。聚合物覆盖层330中的开口270暴露电极层的外表面275。装置300的机械中性面332基本上处于软化聚合物层105的表面365或高于所述表面定位。
用于在软化聚合物上形成电触点的焊料回流工艺
在包含软化聚合物层的柔性电气装置上形成电触点带来若干问题。焊料回流工艺会氧化和破坏软化聚合物层，或会由于不良粘着从软化聚合物层上的薄膜电极迹线层离。焊料回流期间的高温会导致软化聚合物层软化，并且由此不为电触点连接提供坚固基底。在焊料回流期间，常规焊料的原子会迁移到电极迹线层，并且由此不合需要地降低电极迹线层的电导率。防止此类原子迁移和不良粘着的常规方法包括在焊料触点与电极迹线上的接触垫位点之间形成镍粘着和阻挡层。然而，热会使形成于电极迹线层上的镍层产生应力，由此导致镍层卷曲并且从电极迹线层层离。另外，在可以植入活组织的柔性电气装置中使用基于铅的焊料以及镍粘着和阻挡层可能是不合需要的，这是因为此类金属具有生物毒性。
为解决这些问题，我们开发了用于形成焊料触点的焊料回流工艺，所述焊料触点用于与在软化聚合物层上的薄膜电极迹线联接的电气连接器电极。焊料触点的实施例可以由低熔点无铅焊膏形成，并且镍粘着和阻挡层不是必需的。如下文进一步公开，焊料回流循环具有预加热、浸泡、回流和冷却的最优化时序，以促进电气连接器电极附接联接到软化聚合物层上的电极迹线，同时使对软化聚合物层的损害减到最小。
图4A到4F展示处于本公开的示例性制造工艺的中间阶段的本公开的示例性柔性电气装置400，所述制造工艺使用本文所公开的焊料回流工艺。
图4A展示在软化聚合物层105上形成一或多个薄膜电极迹线140，并且在软化聚合物层105和电极迹线140上形成聚合物覆盖层205之后的装置400。聚合物覆盖层205中的图案化开口232暴露电极迹线140的接触垫位点部分410。
软化聚合物层105、聚合物覆盖层205和薄膜迹线电极可以由如在图1A到1F、2A到2M和3A到3G上下文中公开的任一材料构成，具有如所公开的任一物理特性(例如，厚度、粗糙度、不含碳的表面)，并且通过如所公开的任一程序形成。
在一些实施例中，软化聚合物层105和/或聚合物覆盖层205可以由包括至少一类硫醇官能化单体的单体聚合形成。据认为，当通过逐聚合转移的工艺形成于某些电极材料(如金)上时，此种聚合物层可以具有与随后图案化的薄膜电极迹线提高的粘着力，这是因为硫醇与电极材料之间的共价键合。这又被认为在焊料回流工艺期间减轻电极迹线层140从软化聚合物层105和/或聚合物覆盖层205层离。
图4B展示在聚合物覆盖层205上或上方放置模板掩模415，使得模板掩模415中的每个孔口420与暴露接触垫位点部分410的聚合物覆盖层205中的开口232中的一个对准之后的装置400。模板掩模415可以由任何常规模板材料，如不锈钢，或相关领域的技术人员所熟悉的其它金属材料制成。
图4B还展示在模板掩模415上沉积焊膏425，例如无铅焊膏，并且将模板印刷机430邻近于焊膏425定位之后的装置400。如本文所使用，术语无铅焊料是指焊料具有小于约0.1％的铅。
在一些实施例中，无铅焊膏425可以由铟银焊料构成。使用铟-银焊料具有消除镍粘着和阻挡层的需要的优点，因为在本文所使用的印刷和回流条件下，铟原子和银原子并不容易迁移到薄膜迹线层140中。
在一些实施例中，铟银焊料的铟:银摩尔比等于约97:3。在一些实施例中，铟银焊料的熔点为约143℃。在其它实施例中，无铅焊膏425可以包括铟、银、金、锡和铋的合金。
相关领域的技术人员将熟悉作为模板印刷工艺的一部分，模板印刷机430如何配置成将焊膏425在模板掩模415上方(例如，沿方向435)移动，使得焊膏通过开孔420转移并且进入开口232，以由此将模板掩模415的图案转移到装置400的聚合物覆盖层205上。
相关领域的技术人员将熟悉模板印刷参数，例如实现模板印刷的模板印刷机压力和印刷速度以及温度。
图4C展示完成模板印刷工艺，以提供填充开孔420和开口232的焊膏的层440，并且接触电极迹线140的暴露接触垫位点部分410之后的装置400。
图4D展示去除模板掩模415，以形成定位于电极迹线140的暴露接触垫位点部分410上的分立焊料触点445之后的装置400。如所示出，对于一些实施例，为便于与电气连接器电极的后续接触，将焊料触点445的顶表面450定位于聚合物覆盖层205的外表面455上方。
图4E展示将电气连接器电极460与焊料触点445中的每个对准，使得连接器电极460中的每一个处于焊料触点445中的一个的顶表面450上之后的装置400。
在一些实施例中，电气连接器电极460由厚度为约500到700nm的金膜构成。在一些实施例中，借助于显微镜和显微操纵器(micro-manipulator)将电气连接器电极460与焊料触点445手动对准。在一些实施例中，使用粘着到连接器电极460的薄粘合剂膜，如PDMS，或带辅助对准。
图4F展示进行焊料回流工艺以将电气连接器电极460与电极迹线140的接触垫位点部分410通过回流焊料465联接之后的装置400。
在一些实施例中，焊料回流工艺包括在焊料回流炉中进行回流循环。在一些实施例中，焊料回流循环包括预热阶段，以将包括焊料触点445和电气连接器电极460(和一些实施例联接到电气连接器电极460的记录或刺激控制装置)的装置400调节到后续步骤所需的温度和/或使焊料中存在的任何溶剂挥发并且除气。预热阶段的一些实施例包括由约1℃/s提高温度，直到包括焊料触点445和电气连接器电极460的装置400达到约90℃的温度。
在一些实施例中，焊料回流循环包括浸泡阶段，在此期间过去焊料中的任何溶剂持续除气，并且焊料中存在的助熔剂被激活。浸泡阶段的一些实施例包括由约0.17℃/s提高温度，直到焊料触点445和电气连接器电极460达到约150℃的温度，此时焊膏挥发物被去除并且助熔剂被激活。
在一些实施例中，焊料回流循环包括回流阶段，其中达到整个焊料回流循环的最大可允许温度。在此循环期间，激活的助熔剂降低金属接合点处的表面张力，以实现冶金结合，便于焊料粉末球进入液态并且合并。回流阶段的一些实施例包括由约0.42℃/s提高温度，直到包括焊料触点445和电气连接器电极460的装置400达到约190℃的温度。
在一些实施例中，焊料回流循环包括使装置400逐渐冷却并且使形成于焊料触点445与电气连接器电极460之间的焊点固化，并且在一些实施例中，使与电气连接器电极460联接的任何记录或刺激控制装置冷却的冷却阶段。逐渐冷却帮助防止过量金属间化合物形成或对组件的热冲击。冷却阶段的一些实施例包括以1.83℃/s的速率降低温度，直到降低速率达到40℃/s，并且直到包括接合焊料触点445和电气连接器电极460的装置400处于室温下。
基于以上实例，相关领域的技术人员将理解如何调节焊料回流循环的这些不同阶段，例如以便适应焊料触点445或电气连接器电极460的不同组合物。
图4F示出例如通过在图4A到4F上下文中公开的工艺的任何实施例形成的柔性电子装置400的另一实施例。
装置400包含软化聚合物层105和软化聚合物层105上的薄膜电极迹线140。装置300进一步包含覆盖聚合物层205。聚合物覆盖层205中的开口270填充有回流无铅焊料465。开口232内回流无铅焊料465的一端470接触电极迹线140的接触垫位点部分410。回流无铅焊料465的另一端475接触装置400的电气连接器电极460。
在一些实施例中，电气连接器电极460可以电气连接到记录或刺激控制装置，如集成电路(例如专用集成电路)、纳米Omnetics连接器、无线芯片或连接这些或其它装置的金属导线。
本申请所涉及领域的技术人员将了解，可以对所描述的实施例进行其它和进一步的添加、删除、替换和修改。

Claims (9)

1.一种制造电气装置的方法，其包含：
形成软化聚合物层，所述软化聚合物层的表面上具有电极层；
在所述软化聚合物层的表面上形成第二软化聚合物覆盖层，其中：
所述电气装置的机械中性面基本上处于所述软化聚合物层的所述表面或高于所述软化聚合物层的所述表面定位，并且
所述第二软化聚合物覆盖层中的开口暴露所述电极层的表面的一部分，其中所述软化聚合物层和所述第二软化聚合物覆盖层由具有在30℃温度增加内降低大于1个数量级的杨氏模量的软化聚合物构成。
2.根据权利要求1所述的方法，其进一步包括：
在所述第二软化聚合物覆盖层上形成无机剥离层；
通过反应性离子蚀刻工艺去除通过定位于所述无机剥离层上的图案化光致抗蚀剂层中的开口而暴露的所述无机剥离层的一部分，以在所述无机剥离层中形成开口；
通过所述反应性离子蚀刻工艺去除位于所述无机剥离层中的所述开口下面的所述覆盖层的暴露部分，以在所述第二软化聚合物覆盖层中形成所述开口；以及
去除所述图案化光致抗蚀剂层和所述无机剥离层。
3.根据权利要求2所述的方法，其进一步包括：
在所述无机剥离层和所述电极层的所述表面的所述部分上沉积第二电极层。
4.根据权利要求3所述的方法，其进一步包括通过水平剥离蚀刻去除所述无机剥离层，所述水平剥离蚀刻包括使所述无机剥离层暴露于基于酯的光致抗蚀剂去除溶剂或硼酸钾光显影液。
5.根据权利要求1所述的方法，其进一步包括在所述软化聚合物层的所述表面上形成所述第二软化聚合物层之前，使所述软化聚合物层的所述表面暴露于反应性离子蚀刻处理，其中
在所述反应性离子蚀刻处理之后，所述软化聚合物层的所述表面具有与所述反应性离子蚀刻处理之前的所述表面相比，至少两倍的均方根表面粗糙度，并且
在所述反应性离子蚀刻处理之后，所述软化聚合物层的厚度在所述反应性离子蚀刻处理之前的所述软化聚合物层的所述厚度的±5％内。
6.根据权利要求2所述的方法，其中所述通过所述反应性离子蚀刻工艺去除所述覆盖层的所述暴露部分包括形成等离子体，所述等离子体由在200W偏压功率和200毫托压力下的氧气进气形成。
7.一种电气装置，其包含：
软化聚合物层；
在所述软化聚合物层的表面上的电极层；和
在所述软化聚合物层的所述表面上由第二软化聚合物构成的覆盖层，其中：
所述装置的机械中性面基本上处于所述软化聚合物层的所述表面或高于所述软化聚合物层的所述表面定位；并且
所述由第二软化聚合物构成的覆盖层中的开口暴露所述电极层的表面的一部分，其中所述软化聚合物层和所述覆盖层的所述第二软化聚合物由具有在30℃温度增加内降低大于1个数量级的杨氏模量的软化聚合物构成。
8.根据权利要求7所述的电气装置，其中所述覆盖层的杨氏模量在所述软化聚合物层的杨氏模量的±10％内。
9.根据权利要求7所述的电气装置，其中所述覆盖层的厚度在所述软化聚合物层的厚度的±10％内。
CN201780067445.3A 2016-10-28 2017-10-26 具有在软化聚合物上的电极的电气装置和其制造方法 Active CN109923948B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662414532P 2016-10-28 2016-10-28
US62/414,532 2016-10-28
PCT/US2017/058584 WO2018081458A1 (en) 2016-10-28 2017-10-26 Electrical devices with electrodes on softening polymers and methods of manufacturing thereof

Publications (2)

Publication Number Publication Date
CN109923948A CN109923948A (zh) 2019-06-21
CN109923948B true CN109923948B (zh) 2022-01-14

Family

ID=62022117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780067445.3A Active CN109923948B (zh) 2016-10-28 2017-10-26 具有在软化聚合物上的电极的电气装置和其制造方法

Country Status (4)

Country Link
US (4) US10485109B2 (zh)
EP (1) EP3530084A4 (zh)
CN (1) CN109923948B (zh)
WO (1) WO2018081458A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018005365A1 (en) * 2016-06-27 2018-01-04 Board Of Regents, The University Of Texas System Softening nerve cuff electrodes
WO2019151262A1 (ja) * 2018-01-31 2019-08-08 凸版印刷株式会社 積層体及び積層体の製造方法
US20210135061A1 (en) * 2018-05-20 2021-05-06 Abeyatech, Llc Light emitting diode for low temperature applications
EP3682941B1 (en) * 2019-01-18 2021-11-10 Ecole Polytechnique Federale De Lausanne (EPFL) EPFL-TTO Biomedical device comprising a mechanically adaptive member
FI130166B (en) * 2019-03-08 2023-03-23 Picosun Oy Solder mask
WO2021263059A1 (en) * 2020-06-24 2021-12-30 Hzo, Inc. Gasketing and plasma ashing for coated devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914842B1 (en) * 2006-02-10 2011-03-29 Second Sight Medical Products, Inc Method of manufacturing a flexible circuit electrode array

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141222A (ja) * 1983-01-31 1984-08-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2662084A1 (fr) 1990-05-21 1991-11-22 Souriau & Cie Electrode neurale annulaire.
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US6973423B1 (en) 1997-07-02 2005-12-06 Xerox Corporation Article and method of automatically determining text genre using surface features of untagged texts
US6973342B1 (en) 2000-03-02 2005-12-06 Advanced Neuromodulation Systems, Inc. Flexible bio-probe assembly
US7662864B2 (en) * 2003-06-04 2010-02-16 Rutgers, The State University Of New Jersey Solution polymerization processes to prepare a polymer that degrades to release a physiologically active agent
US7689260B2 (en) * 2003-11-06 2010-03-30 The Regents Of The University Of Colorado Shape-memory polymer coated electrodes
US8750957B2 (en) * 2004-06-01 2014-06-10 California Institute Of Technology Microfabricated neural probes and methods of making same
US20060271137A1 (en) 2005-05-25 2006-11-30 The Cleveland Clinic Foundation Apparatus and system to stimulate a nerve
US20080004673A1 (en) 2006-04-03 2008-01-03 Cvrx, Inc. Implantable extravascular electrostimulation system having a resilient cuff
WO2010055421A1 (en) 2008-11-12 2010-05-20 Aleva Neurotherapeutics, S.A. Microfabricated neurostimulation device
JP5456545B2 (ja) * 2009-04-28 2014-04-02 昭和電工株式会社 回路基板の製造方法
US20100298916A1 (en) 2009-05-22 2010-11-25 Pierre Rabischong Pelvic implanted neural electrode and method for implanting same
JP5712438B2 (ja) * 2010-03-26 2015-05-07 国立大学法人東北大学 導電性高分子からなるパターンを備えた多孔質構造体及びその製造方法
AU2011245293B2 (en) * 2010-04-30 2014-06-19 Second Sight Medical Products, Inc. Improved biocompatible bonding method
US8133809B2 (en) * 2010-08-11 2012-03-13 Magic Technologies, Inc. Method to fabricate thin metal via interconnects on copper wires in MRAM devices
US9553254B2 (en) 2011-03-01 2017-01-24 Parker-Hannifin Corporation Automated manufacturing processes for producing deformable polymer devices and films
CA2830265A1 (en) 2011-03-17 2012-09-20 Brown University Implantable wireless neural device
US9209083B2 (en) * 2011-07-11 2015-12-08 King Abdullah University Of Science And Technology Integrated circuit manufacturing for low-profile and flexible devices
CN110142528A (zh) * 2011-08-02 2019-08-20 阿尔法金属公司 高冲击韧性的焊料合金
WO2013116811A1 (en) * 2012-02-03 2013-08-08 The Board Of Regents Of The University Of Texas System Improved processability of polymeric substrates and related methods
US10543662B2 (en) * 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US20140319734A1 (en) * 2013-04-24 2014-10-30 The Board Of Regents Of The University Of Texas System Real time manufacturing of softening polymers
WO2015176065A1 (en) * 2014-05-16 2015-11-19 The Regents Of The University Of California Fabrication of flexible electronic devices
DE102014014943A1 (de) 2014-10-07 2016-04-07 Neuroloop GmbH Implantierbare Elektrodenanordnung
US9600112B2 (en) * 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
US20160108534A1 (en) 2014-10-17 2016-04-21 Ut-Battelle, Llc Aluminum deposition devices and their use in spot electroplating of aluminum
CN105326495A (zh) * 2015-10-19 2016-02-17 杨军 一种可穿戴柔性皮肤电极的制造和使用方法
WO2018005365A1 (en) 2016-06-27 2018-01-04 Board Of Regents, The University Of Texas System Softening nerve cuff electrodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914842B1 (en) * 2006-02-10 2011-03-29 Second Sight Medical Products, Inc Method of manufacturing a flexible circuit electrode array

Also Published As

Publication number Publication date
US20240188224A1 (en) 2024-06-06
US10485109B2 (en) 2019-11-19
EP3530084A1 (en) 2019-08-28
EP3530084A4 (en) 2020-06-24
US20230180396A1 (en) 2023-06-08
US20200093007A1 (en) 2020-03-19
US11596072B2 (en) 2023-02-28
US20180124926A1 (en) 2018-05-03
US11991836B2 (en) 2024-05-21
CN109923948A (zh) 2019-06-21
WO2018081458A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
CN109923948B (zh) 具有在软化聚合物上的电极的电气装置和其制造方法
US6232212B1 (en) Flip chip bump bonding
JP5491528B2 (ja) 絶縁された導電性パターンの製造方法及び積層体
CN1988143A (zh) 半导体器件及其制造方法
JP2008516424A (ja) 埋設された複数の軟質導電性バンプを備えた素子、ならびに、そのような素子と、複数の硬質導電性ポイントを備えた素子と、の電気的接続方法
KR100676012B1 (ko) 기판 접합체의 제조 방법, 기판 접합체, 전기 광학 장치의제조 방법 및 전기 광학 장치
JP6162897B2 (ja) 導電性基板およびその製造方法
TWI301283B (zh)
US8563416B2 (en) Coaxial solder bump support structure
FR2766618A1 (fr) Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
JP2008262955A (ja) 半導体装置とその製造方法
JP2009001895A (ja) シャドーマスク
CN101561629A (zh) 一种用倒梯形剖面的光刻胶制作介质边缘缓坡的方法
KR101568528B1 (ko) 전자소자 봉지재, 그 제조방법 및 봉지방법
US8183111B1 (en) Method of fabricating conductive electrodes on the front and backside of a thin film structure
CN102465274A (zh) 一种提高磁控溅射工艺制备金属薄膜与基底结合力的方法
CN116139398A (zh) 柔性刺激电极的焊盘结构及其制备方法
WO2010097230A2 (de) Verfahren zur herstellung einer metallstruktur auf einem substrat
CN118380327A (zh) 一种金属电极的转移方法
JP3716403B2 (ja) 突起電極形成用基板及びそれを用いた突起電極の形成方法
KR20220134975A (ko) 금속 기반 유연 전극의 제조방법 및 이에 의해 제조된 금속 기반 유연 전극
JP2004221502A (ja) バンプ電極付き配線基板及びその製造方法
US20090008430A1 (en) Solder-bonding process
JP2004266146A (ja) はんだバンプの形成方法、半導体装置及び半導体装置の実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant