CN109923531B - 用于双模高速***组件互连(PCIe)的方法和设备 - Google Patents

用于双模高速***组件互连(PCIe)的方法和设备 Download PDF

Info

Publication number
CN109923531B
CN109923531B CN201780068640.8A CN201780068640A CN109923531B CN 109923531 B CN109923531 B CN 109923531B CN 201780068640 A CN201780068640 A CN 201780068640A CN 109923531 B CN109923531 B CN 109923531B
Authority
CN
China
Prior art keywords
pcie
mode
link
wire
dual mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780068640.8A
Other languages
English (en)
Other versions
CN109923531A (zh
Inventor
N·克拉卡
Y·何
M·克里希纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109923531A publication Critical patent/CN109923531A/zh
Application granted granted Critical
Publication of CN109923531B publication Critical patent/CN109923531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

公开了双模高速***组件互连(PCIe)设备中的链路角色确定。就此而言，确定双模PCIe设备的链路角色涉及将双模PCIe设备配置成在根复合体(RC)模式或端点模式中操作。双模PCIe设备首先在RC模式中在基于导线的PCIe链路上执行配置和发起序列。如果基于导线的PCIe链路上的配置和发起序列为不成功，则双模PCIe设备调用随机延迟并在随机延迟期满时切换到端点模式。通过基于配置和发起序列来确定双模PCIe设备的链接角色，动态地将双模PCIe设备配置成在RC模式或端点模式中操作是可能的，从而允许基于各种应用场景的双模PCIe设备的灵活配置。

Description

用于双模高速***组件互连(PCIe)的方法和设备
优先权要求
本申请要求2016年11月9日提交并且题为“LINK ROLE DETERMINATION IN ADUAL-MODE PERIPHERAL COMPONENT INTERCONNECT EXPRESS(PCIe)DEVICE(双模高速***组件互连(PCIe)设备中的链路角色确定)”的美国临时专利申请S/N.62/419,517的优先权，其内容通过引用被全部纳入于此。
本申请还要求2017年10月3日提交并且题为“LINK ROLE DETERMINATION IN ADUAL-MODE PERIPHERAL COMPONENT INTERCONNECT EXPRESS(PCIe)DEVICE(双模高速***组件互连(PCIe)设备中的链路角色确定)”的美国专利申请S/N.15/722,783的优先权，其内容通过引用被全部纳入于此。
背景
I.公开领域
本公开的技术一般涉及高速***组件互连(PCIe)。
II.背景技术
移动通信设备在当前社会已变得越来越普遍。这些移动通信设备的盛行部分地是由目前在此类设备上实现的许多功能来推动的。此类设备中增强的处理能力意味着移动通信设备已经从纯粹的通信工具演进成实现增强的用户体验的复杂的移动多媒体中心。此类增加的功能性是通过在移动通信设备内纳入甚至更为复杂的集成电路(IC)来实现的。随着移动通信设备内的IC的数目和复杂度的增加，各种IC也需要彼此通信。
已经公布了数个标准，其概述了允许IC彼此通信的各种协议。一种流行的协议是***组件互连(PCI)协议，其包括高速PCI(PCIe)协议。就此而言，图1是如在PCIe基本规范版本3.0(由***组件互连(PCI)特殊兴趣小组(SIG)(PCI-SIG)在2010年11月10日公布)中定义的PCIe***100的示例性拓扑的示意图。
PCIe***100包括根复合体(RC)102、一个或多个PCIe端点104、一个或多个旧式PCIe端点106、以及开关108，其全部经由PCIe链路110来互连。RC 102表示输入/输出(I/O)层次的根，其将中央处理单元(CPU)112和/或存储器114连接到PCIe***100中的PCIe端点104、旧式PCIe端点106和开关108。就此而言，RC 102在功能上等同于PCIe***100中的路由器以路由CPU 112、存储器114、PCIe端点104、旧式PCIe端点106、和开关108之间的对等事务。就此而言，RC 102实现PCIe***100中的点对多点拓扑。在PCIe***100中，RC 102可被配置成例如经由跨接线和/或寄存器来呈现RC功能性。
公开概述
具体描述中公开的诸方面包括在双模高速***组件互连(PCIe)设备中的链路角色确定。就此而言，链路角色确定涉及将双模PCIe设备配置成在根复合体(RC)模式或端点模式中操作。假设在PCIe***中只有一个PCIe设备可以在RC模式中操作，则链路角色确定进一步涉及在多个PCIe设备尝试并发地在RC模式中操作时解决潜在的链路角色冲突。在第一非限制性示例中，多个PCIe设备之一是(例如，经由跨接线和/或寄存器)预配置成在RC模式中运行的单模PCIe设备。如此，链路角色确定使得所有的双模PCIe设备在端点模式中操作。在第二非限制性示例中，所有多个PCIe设备都是双模PCIe设备。相应地，链路角色确定使得双模PCIe设备之一在RC模式中操作。
就此而言，双模PCIe设备首先在RC模式中在基于导线的PCIe链路上执行配置和发起序列。如果基于导线的PCIe链路上的配置和发起序列不成功，则该双模PCIe设备调用随机退避(也称为延迟)并且在随机延迟期满时切换到端点模式，同时继续尝试执行配置和发起序列。如此，在以上的第一非限制性示例中，所有双模PCIe设备将最终切换到以端点模式来操作，从而允许预配置的单模PCIe设备在RC模式中操作。在以上的第二非限制性示例中，调用最长随机延迟的双模PCIe设备将是在RC模式中操作的最后一个设备，并且将执行配置和发起序列以使得该设备最终成为RC。通过基于配置和发起序列来确定双模PCIe设备的链路角色，动态地将双模PCIe设备配置成在RC模式或端点模式中操作是可能的，从而允许基于各种应用场景的双模PCIe设备的灵活配置。
就此而言，在一个方面，提供了一种双模PCIe设备。双模PCIe设备被配置成在RC模式或端点模式中操作。双模PCIe设备包括总线接口，其被配置成耦合至基于导线的PCIe链路。双模PCIe设备还包括控制电路***。控制电路***被配置成将双模PCIe设备初始化到RC模式。控制电路***还被配置成：经由总线接口在基于导线的PCIe链路上执行配置和发起序列。控制电路***还被配置成：在完成配置和发起序列之际确定基于导线的PCIe链路的链路状态。控制电路***还被配置成：当链路状态指示在基于导线的PCIe链路上执行的配置和发起序列不成功时使用随机延迟。控制电路***还被配置成：在随机延迟期满时将双模PCIe设备切换到端点模式。
在另一方面，提供了一种用于将双模PCIe设备配置成在RC模式或端点模式中操作的方法。该方法包括将双模PCIe设备初始化到RC模式。该方法还包括在耦合至双模PCIe设备的基于导线的PCIe链路上执行配置和发起序列。该方法还包括在完成配置和发起序列之际确定基于导线的PCIe链路的链路状态。该方法还包括：当链路状态指示在基于导线的PCIe链路上执行的配置和发起序列不成功时使用随机延迟。该方法还包括：在随机延迟期满时将双模PCIe设备切换到端点模式。
在另一方面，提供了一种PCIe***。PCIe***包括被配置成在RC模式或端点模式中操作的双模PCIe设备。双模PCIe设备包括总线接口，其被配置成耦合至基于导线的PCIe链路。双模PCIe设备还包括控制电路***。控制电路***被配置成将双模PCIe设备初始化到RC模式。控制电路***还被配置成：经由总线接口在基于导线的PCIe链路上执行配置和发起序列。控制电路***还被配置成：在完成配置和发起序列之际确定基于导线的PCIe链路的链路状态。该控制电路***还被配置成：当链路状态指示在基于导线的PCIe链路上执行的配置和发起序列不成功时使用随机延迟。控制电路***还被配置成：在随机延迟期满时将双模PCIe设备切换到端点模式。PCIe***还包括被配置成在RC模式或端点模式中操作的第二双模PCIe设备。第二双模PCIe设备包括第二总线接口，其被配置成耦合至基于导线的PCIe链路。第二双模PCIe设备还包括第二控制电路***。第二控制电路***被配置成将第二双模PCIe设备初始化到RC模式。第二控制电路***还被配置成：经由第二总线接口在基于导线的PCIe链路上执行第二配置和发起序列。第二控制电路***还被配置成：在完成第二配置和发起序列之际确定基于导线的PCIe链路的第二链路状态。第二控制电路***还被配置成：当第二链路状态指示在基于导线的PCIe链路上执行的第二配置和发起序列不成功时使用第二随机延迟。第二控制电路***还被配置成：在第二随机延迟期满时将第二双模PCIe设备切换到端点模式。
在另一方面，提供了一种被配置成在RC模式和端点模式之间动态地切换的双模PCIe设备。双模PCIe设备包括总线接口，其被配置成耦合至基于导线的PCIe链路。双模PCIe设备还包括控制电路***。控制电路***被配置成将双模PCIe设备初始化到RC模式。控制电路***还被配置成：经由总线接口在基于导线的PCIe链路上执行配置和发起序列。控制电路***还被配置成：在完成配置和发起序列之际确定基于导线的PCIe链路的链路状态。控制电路***还被配置成：当链路状态指示在基于导线的PCIe链路上执行的配置和发起序列不成功时并且在延迟期满之后，切换到端点模式。
附图简述
图1是如PCIe基本规范版本3.0(由***组件互连(PCI)特殊兴趣小组(SIG)(PCI-SIG)在2010年11月10日公布)中定义的快速***组件互连(PCIe)***的示例性拓扑的示意图；
图2是示例性双模PCIe设备的示意图，其可被配置成在根复合体(RC)模式或端点模式中操作；
图3是可以由图2的双模PCIe设备中的控制电路***来执行以将双模PCIe设备配置成在RC模式或端点模式中操作的过程的流程图；
图4是示例性PCIe***的示意图，其被配置成解决当图2中的双模PCIe设备和第二双模PCIe设备两者均尝试在基于导线的PCIe链路上并发地执行配置和发起序列时的链路角色冲突；
图5是可以被图4的双模PCIe设备和第二双模PCIe设备用来解决链路角色冲突的示例性过程的流程图；
图6是可以由图2的双模PCIe设备中的控制电路***来执行以将双模PCIe设备配置成在RC模式或端点模式中操作的另一示例性过程的流程图；以及
图7是可包括图2的双模PCIe设备和图4的PCIe***的示例性基于处理器的***的框图。
详细描述
现在参照附图，描述了本公开的若干示例性方面。措辞“示例性”在本文中用于意指“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
具体描述中公开的诸方面包括在双模高速***组件互连(PCIe)设备中的链路角色确定。就此而言，链路角色确定涉及将双模PCIe设备配置成在根复合体(RC)模式或端点模式中操作。假设在PCIe***中只有一个PCIe设备可以在RC模式中操作，则链路角色确定进一步涉及在多个PCIe设备尝试并发地在RC模式中操作时解决潜在的链路角色冲突。在第一非限定性示例中，多个PCIe设备之一是(例如，经由跨接线和/或寄存器)预配置成在RC模式中运行的单模PCIe设备。如此，链路角色确定使得所有的双模PCIe设备在端点模式中操作。在第二非限定性示例中，所有多个PCIe设备都是双模PCIe设备。相应地，链路角色确定使得双模PCIe设备之一在RC模式中操作。
就此而言，双模PCIe设备首先在RC模式中在基于导线的PCIe链路上执行配置和发起序列。如果基于导线的PCIe链路上的配置和发起序列不成功，则双模PCIe设备调用随机退避(也称为延迟)并在随机延迟期满时切换到端点模式，同时继续尝试执行配置和发起序列。如此，在以上的第一非限定性示例中，所有双模PCIe设备将最终切换到在端点模式中操作，从而允许预配置的单模PCIe设备在RC模式中操作。在以上的第二非限定性示例中，调用最长随机延迟的双模PCIe设备将是在RC模式中操作的最后一个设备，并且将执行配置和发起序列以使得该设备最终成为RC。通过基于配置和发起序列来确定双模PCIe设备的链路角色，动态地将双模PCIe设备配置成在RC模式或端点模式中操作是可能的，从而允许基于各种应用场景的双模PCIe设备的灵活配置。
就此而言，图2是示例性双模PCIe设备200的示意图，其可被配置成在RC模式或端点模式中操作。双模PCIe设备200包括总线接口202，其被配置成耦合至基于导线的PCIe链路204。双模PCIe设备200包括控制电路***206，其经由总线接口202通信地耦合至基于导线的PCIe链路204。控制电路***206被配置成基于以下进一步讨论的规程来确定双模PCIe设备200的链路状态(即，RC模式或端点模式)。
控制电路***206首先将双模PCIe设备200初始化成RC模式。控制电路***206随后经由总线接口202在基于导线的PCIe链路204上执行配置和发起序列。配置和发起序列被用于如在PCIe基本规范版本3.0(由***组件互连(PCI)特殊兴趣小组(SIG)(PCI-SIG)在2010年11月10日公布)(此后称为“PCIe规范”)中定义的PCIe***中。根据PCIe规范，控制电路***206可以在基于导线的PCIe链路204上执行配置和发起序列之前启用链路训练和状态状态机(LTSSM)。在完成配置和发起序列之际，控制电路***206确定基于导线的PCIe链路204的链路状态。可以基于PCIe规范中定义的过程来确定基于导线的PCIe链路204的链路状态。
当链路状态指示在基于导线的PCIe链路204上执行的配置和发起序列不成功时，控制电路***206调用随机延迟或退避。可以由计数器等来跟踪延迟的长度。在完成配置和发起序列之后，当基于导线的PCIe链路204未启动且起作用时，可以确定配置和发起序列是不成功的。在第一非限定性示例中，基于导线的PCIe链路204的不成功的配置和发起可以是单模PCIe设备208的结果，其被预先配置(例如，经由跨接线和/或寄存器)成在RC模式中操作，并且也尝试在基于导线的PCIe链路204上执行配置和发起序列。就此而言，在双模PCIe设备200和单模PCIe设备208之间可能存在链路角色冲突。如以下进一步讨论的，链路角色冲突可以通过由双模PCIe设备200调用的随机延迟来解决。
继续参照图2，控制电路***206被配置成禁用LTSSM，并且随后在随机延迟期满时将双模PCIe设备200切换到端点模式。在非限定性示例中，随机延迟对应于五十到一百毫秒(50-100ms)之间的时间延迟。在另一非限定性示例中，控制电路***206可以从确定在基于导线的PCIe链路204上执行的配置和发起序列为不成功起一毫秒(1ms)的初始延迟之后调用随机延迟。
相反，当链路状态指示在基于导线的PCIe链路204上执行的配置和发起序列成功时，控制电路***206可以将双模PCIe设备200配置成在RC模式中操作。因此，通过基于配置和发起序列来确定双模PCIe设备200的链接角色，动态地配置双模PCIe设备200以在RC模式或端点模式中操作是可能的，从而允许基于各种应用场景的双模PCIe设备200的灵活配置。
控制电路***206可以根据一过程来将双模PCIe设备200配置成在RC模式或端点模式中操作。就此而言，图3是可以由图2的控制电路***206执行以将双模PCIe设备200配置成在RC模式或端点模式中操作的过程300的流程图。
参照图3，控制电路***206首先将双模PCIe设备200初始化到RC模式(框302)。控制电路***206随后启用LTSSM以执行如PCIe规范中描述的配置和发起序列(框304)。在完成配置和发起序列之际，控制电路***206确定随机延迟(框305)。在非限定性示例中，随机延迟可以在50-100ms之间。注意，作为过程300的一部分，循环计数最初可被设置为零。该初始值的精确定时可以在框304、305期间、在框306之前、或紧接在框306之后发生。随后，控制电路***206检查基于导线的PCIe链路204的链路状态(框306)以确定基于导线的PCIe链路204是否启动且起作用。如果链路状态指示基于导线的PCIe链路204启动且起作用，则控制电路***206完成链路训练(框308)，并且双模PCIe设备200在RC模式中操作。如果链路状态指示基于导线的PCIe链路204未启动且起作用，则控制电路***206可以调用延迟并递增循环计数器(在图3中示为“LOOPCOUNT”)(框310)。在非限定性示例中，由控制电路***206调用的延迟可以是1ms。控制电路***206随后对照框305中所确定的随机延迟来检查循环计数器(框312)。如果循环计数器小于随机延迟，则控制电路***206返回到框306。否则，控制电路***206禁用LTSSM(框314)。随后，控制电路***206将双模PCIe设备200切换到替换模式(框316)。在一个示例中，如果在框314中禁用LTSSM之前双模PCIe设备200处于RC模式，则控制电路***206可以将双模PCIe设备200切换到端点模式。在另一示例中，如果在框314中禁用LTSSM之前双模PCIe设备200处于端点模式，则控制电路***206可以将双模PCIe设备200切换到RC模式。控制电路***206随后返回到框304。由此重复过程300，直到链路状态指示基于导线的PCIe链路204启动且起作用。
返回参照图2，在第二非限定性示例中，基于导线的PCIe链路204的不成功的配置和发起可以是第二双模PCIe设备尝试并发地在基于导线的PCIe链路204上执行配置和发起序列的结果。由此，当双模PCIe设备200和第二双模PCIe设备两者尝试并发地在RC模式中配置基于导线的PCIe链路204时，可能存在链路角色冲突。就此而言，图4是示例性PCIe***400的示意图，其被配置成当图2的双模PCIe设备200和第二双模PCIe设备402两者尝试与由双模PCIe设备200执行配置和发起序列并发地在基于导线的PCIe链路204上执行配置和发起序列时解决链路角色冲突。图2和4之间的共同元件以共同元件标号示出，并且在本文中将不再重复描述。
参照图4，第二双模PCIe设备402包括第二总线接口404，其被配置成被耦合至基于导线的PCIe链路204。第二双模PCIe设备402包括第二控制电路***406，其经由第二总线接口404通信地耦合至基于导线的PCIe链路204。第二控制电路***406被配置成基于以下进一步讨论的规程来确定第二双模PCIe设备402的链路状态(即，RC模式或端点模式)。
第二控制电路***406首先将第二双模PCIe设备402初始化到RC模式。第二控制电路***406随后经由第二总线接口404在基于导线的PCIe链路204上执行第二配置和发起序列。根据PCIe规范，第二控制电路***406可以在基于导线的PCIe链路204上执行第二配置和发起序列之前启用第二LTSSM。在完成第二配置和发起序列之际，第二控制电路***406确定基于导线的PCIe链路204的第二链路状态。可以基于PCIe规范中定义的过程来确定基于导线的PCIe链路204的第二链路状态。
当第二链路状态指示在基于导线的PCIe链路204上执行的第二配置和发起序列不成功时，第二控制电路***406调用第二随机延迟或退避。在非限定性示例中，在完成第二配置和发起序列之后，当基于导线的PCIe链路204未启动且起作用时，可以确定第二配置和发起序列是不成功的。基于导线的PCIe链路204的不成功的第二配置和发起可能是双模PCIe设备200也尝试并发地在RC模式中配置基于导线的PCIe链路204的结果。
继续参照图4，第二控制电路***406被配置成禁用第二LTSSM，并且随后在第二随机延迟期满时将第二双模PCIe设备402切换到端点模式。在非限定性示例中，第二随机延迟对应于50-100ms之间的第二时间延迟。在另一非限定性示例中，第二控制电路***406可以从确定在基于导线的PCIe链路204上执行的第二配置和发起序列为不成功起1ms的第二延迟之后调用第二随机延迟。
在非限定性示例中，由双模PCIe设备200调用的随机延迟短于由第二双模PCIe设备402调用的第二随机延迟。如此，双模PCIe设备200在随机延迟期满时切换到在端点模式中操作。第二双模PCIe设备402可以随后确定基于导线的PCIe链路204在第二随机延迟期满之前变得起作用。如此，可以解决链路角色冲突，并且第二双模PCIe设备402将在第二随机延迟期满时保持在RC模式中。应当理解，当由双模PCIe设备200调用的随机延迟长于由第二双模PCIe设备402调用的第二随机延迟时，以上讨论的相同原理也可以解决链路角色冲突。
相反，如果第二链路状态指示在基于导线的PCIe链路204上执行的第二配置和发起序列为成功时，第二控制电路***406可以将第二双模PCIe设备402配置成在RC模式中操作。因此，通过在双模PCIe设备200和第二双模PCIe设备402处分别调用随机延迟和第二随机延迟，解决基于导线的PCIe链路204上的链路角色冲突是可能的。
双模PCIe设备200和第二双模PCIe设备402可被配置成基于一过程来解决链路角色冲突。就此而言，图5解说了可以由图4的双模PCIe设备200和第二双模PCIe设备402用来解决链路角色冲突的示例性过程500。为了便于讨论，本文基于一非限定性示例来讨论过程500，其中由双模PCIe设备200调用的随机延迟比由第二双模PCIe设备402调用的第二随机延迟更早期满。应当理解，过程500反过来也是适用的。
参照图5，双模PCIe设备200被配置成在RC模式中操作(框502)。双模PCIe设备200随后执行配置和发起序列(框504)。第二双模PCIe设备402也被配置成在RC模式中操作(框506)。第二双模PCIe设备402随后执行第二配置和发起序列(框508)。因为双模PCIe设备200和第二双模PCIe设备402被配置成并发地在RC模式中操作，所以作为结果，可能发生双模PCIe设备200和第二双模PCIe设备402之间的链路角色冲突。
替换地，可以预先配置第二双模PCIe设备402(例如，经由跨接线和/或寄存器)以在端点模式中操作。就此而言，第二双模PCIe设备402将尝试在端点模式中执行第二配置和发起序列。结果，双模PCIe设备200将能够在RC模式中成功地执行配置和发起序列。因此，双模PCIe设备200和第二双模PCIe设备402将分别在RC模式和端点模式中操作。
双模PCIe设备200检测到配置和发起序列为不成功(框510)。双模PCIe设备200随后调用随机延迟(框512)。双模PCIe设备200在随机延迟期间继续检查基于导线的PCIe链路204的链路状态(框514)。在时间T1，随机延迟期满。双模PCIe设备200随后在检测到基于导线的PCIe链路204未启动且起作用之际切换到端点模式(框516)。
类似地，第二双模PCIe设备402检测到第二配置和发起序列为不成功(框518)。第二双模PCIe设备402随后调用第二随机延迟(框520)。第二双模PCIe设备402在第二随机延迟期间继续检查基于导线的PCIe链路204的链路状态(框522)。根据以上相同的非限定性示例，第二随机延迟比由双模PCIe设备200调用的随机延迟更长。如此，当第二随机延迟在时间T2期满时，双模PCIe设备200已经切换到端点模式。结果，第二双模PCIe设备402将检测到基于导线的PCIe链路204已启动且起作用，并且由此保持在RC模式中(框524)。
虽然过程300和500解说了本公开的基本概念，但是应当领会，可以改变随机延迟的触发事件或何时选择随机延迟的精确定时。参照图6，在过程600中提供一个此类替换定时。最初，双模PCIe设备200的控制器或控制电路***206被初始化到RC模式(框602)。控制电路***206随后启用LTSSM以执行LTSSM的链路训练，如PCIe规范中所描述的(框604)。在完成配置和发起序列之际，控制电路***206将循环计数器设置为零(0)(框606)。控制电路***206随后检查链路状态(框608)以查看链路是否已启动(框610)。如果链路未启动，则控制电路***206在检查以查看循环计数器是否大于随机数(框614)之前引起延迟并递增循环计数器(框612)。如上所解释的，该随机数可表示50-100ms之间的随机延迟。如果对于框614的回答为否，则该过程在框608处重复。
继续参照图6，如果对于框614的回答为是，即，已超过随机延迟，则控制电路***206禁用LTSSM(框616)并将双模PCIe设备200切换到替换模式(框618)。在一示例中，如果在框616中禁用LTSSM之前双模PCIe设备200处于RC模式，则控制电路***206可以将双模PCIe设备200切换到端点模式。在另一示例中，如果在框616中禁用LTSSM之前双模PCIe设备200处于端点模式，则控制电路***206可以将双模PCIe设备200切换到RC模式。控制电路***206随后返回到框608。由此重复过程600，直到链路状态指示基于导线的PCIe链路204已启动且起作用。
继续参照图6，如果链路在框610处启动，则过程600确定链路是否起作用(框620)。如果链接起作用，则过程600结束(框622)。如果链路在框620处不起作用，则控制电路***206随机地选择在端点或RC模式中操作(框624)并且将过程600返回到框604。注意，如果链路由于其他原因而宕机(框626)，则框624的随机选择也可能发生。
根据本文中所公开的诸方面的图2的双模PCIe设备200可以在任何基于处理器的设备中提供或者被集成到任何基于处理器的设备中。不作为限定的示例包括：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位***(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板设备、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、保健或健康***、眼镜，等等)、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电设备、卫星无线电设备、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、便携式数字视频播放器、汽车、车载组件、航空电子***、无人机、以及多旋翼飞行器。
就此而言，图7解说了可支持图2的双模PCIe设备200和图4的PCIe***400的基于处理器的***700的示例。在该示例中，基于处理器的***700包括一个或多个中央处理单元(CPU)702，每个中央处理单元包括一个或多个处理器704。(诸)CPU 702可以具有耦合至(诸)处理器704以用于对临时存储的数据进行快速访问的高速缓存存储器706。(诸)CPU702被耦合至***总线708。如众所周知的，(诸)CPU 702通过在***总线708上的交换地址、控制、以及数据信息来与其他设备通信。尽管未在图7中解说，但可提供多个***总线708，其中每个***总线708构成不同的织构。
其他主设备和从设备可被连接到***总线708。如在图7中所解说的，作为示例，这些设备可以包括存储器***710、一个或多个输入设备712、一个或多个输出设备714、一个或多个网络接口设备716、以及一个或多个显示器控制器718。(诸)输入设备712可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(诸)输出设备714可以包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备716可以是配置成允许往来于网络720的数据交换的任何设备。网络720可以是任何类型的网络，包括诸如电话网或因特网之类的网络。(诸)网络接口设备716可以被配置成支持所期望的任何类型的通信协议。存储器***710可以包括一个或多个存储器单元722(0-N)以及存储器控制器724。
(诸)CPU 702还可被配置成在***总线708上访问(诸)显示器控制器718以控制发送给一个或多个显示器726的信息。(诸)显示器控制器718经由一个或多个视频处理器728向(诸)显示器728发送要显示的信息，该视频处理器728将要显示的信息处理成适用于(诸)显示器726的格式。(诸)显示器726可包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
本领域技术人员将进一步领会，结合本文所公开的各方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例，本文中所描述的主设备和从设备可用在任何电路、硬件组件、集成电路(IC)、或IC芯片中。本文中所公开的存储器可以是任何类型和大小的存储器，且可配置成存储所需的任何类型的信息。为了清楚地解说这种可互换性，各种解说性组件、框、模块、电路和步骤在上文已经以其功能性的形式一般性地作了描述。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体***上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中所公开的各方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替换方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置)。
本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合至处理器，以使得处理器能从/向该存储介质读取信息和写入信息。替换地，存储介质可被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在数个不同步骤中执行。另外，示例性方面中讨论的一个或多个操作步骤可被组合。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术和技艺中的任何一种来表示信息和信号。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims (31)

1.一种双模高速***组件互连PCIe设备，其被配置成在根复合体RC模式或端点模式中操作，包括：
总线接口，其被配置成耦合至基于导线的PCIe链路；以及
控制电路***，其被配置成：
将所述双模PCIe设备初始化到所述RC模式；
经由所述总线接口在所述基于导线的PCIe链路上执行配置和发起序列；
在完成所述配置和发起序列之际确定所述基于导线的PCIe链路的链路状态；
当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功时使用随机延迟；以及
在所述随机延迟期满时将所述双模PCIe设备切换到所述端点模式。
2.如权利要求1所述的双模PCIe设备，其中，所述控制电路***被进一步配置成：当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为成功时，将所述双模PCIe设备配置成在所述RC模式中操作。
3.如权利要求1所述的双模PCIe设备，其中，所述控制电路***被进一步配置成：
在所述随机延迟期满时将所述双模PCIe设备切换到所述端点模式之后，确定所述基于导线的PCIe链路的所述链路状态；
当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功时使用所述随机延迟；以及
在所述随机延迟期满时将所述双模PCIe设备切换到所述RC模式。
4.如权利要求3所述的双模PCIe设备，其中，所述控制电路***被进一步配置成：当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为成功时，将所述双模PCIe设备配置成在所述端点模式中操作。
5.如权利要求1所述的双模PCIe设备，其中，所述控制电路***被配置成：从确定在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功起一毫秒的延迟之后使用所述随机延迟。
6.如权利要求1所述的双模PCIe设备，其中，所述控制电路***被配置成：使用对应于五十到一百毫秒之间的时间延迟的所述随机延迟。
7.如权利要求1所述的双模PCIe设备，其中，所述控制电路***被进一步配置成：在所述基于导线的PCIe链路上执行所述配置和发起序列之前启用链路训练和状态状态机LTSSM。
8.如权利要求7所述的双模PCIe设备，其中，所述控制电路***被进一步被配置成：在将所述双模PCIe设备初始化到所述端点模式之前禁用所述LTSSM。
9.如权利要求1所述的双模PCIe设备，其中，所述双模PCIe设备被集成到集成电路(IC)中。
10.如权利要求1所述的双模PCIe设备，其中，所述双模PCIe设备被集成到选自包括以下各项的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位***(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SIP)电话；平板设备；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频碟(DVD)播放器；便携式数字视频播放器；汽车；车载组件；航空电子***；无人机；以及多旋翼直升机。
11.如权利要求10所述的双模PCIe设备，其中，所述可穿戴计算设备包括智能手表、保健或健康***、以及眼镜。
12.一种用于将双模高速***组件互连PCIe设备配置成在根复合体RC模式或端点模式中操作的方法，包括：
将所述双模PCIe设备初始化到所述RC模式；
在耦合至所述双模PCIe设备的基于导线的PCIe链路上执行配置和发起序列；
在完成所述配置和发起序列之际确定所述基于导线的PCIe链路的链路状态；
当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功时使用随机延迟；以及
在所述随机延迟期满时将所述双模PCIe设备切换到所述端点模式。
13.如权利要求12所述的方法，进一步包括：当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为成功时，将所述双模PCIe设备配置成在所述RC模式中操作。
14.如权利要求12所述的方法，进一步包括：
在所述随机延迟期满时将所述双模PCIe设备切换到所述端点模式之后，确定所述基于导线的PCIe链路的所述链路状态；
当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功时使用所述随机延迟；以及
在所述随机延迟期满时将所述双模PCIe设备切换到所述RC模式。
15.如权利要求14所述的方法，进一步包括：当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为成功时，将所述双模PCIe设备配置成在所述端点模式中操作。
16.如权利要求12所述的方法，进一步包括：从确定在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功起一毫秒的延迟之后使用所述随机延迟。
17.如权利要求12所述的方法，进一步包括：使用对应于五十到一百毫秒之间的时间延迟的所述随机延迟。
18.如权利要求12所述的方法，进一步包括：在所述基于导线的PCIe链路上执行所述配置和发起序列之前启用链路训练和状态状态机LTSSM。
19.如权利要求18所述的方法，进一步包括：在将所述双模PCIe设备初始化到所述端点模式之前禁用所述LTSSM。
20.一种快速***组件互连PCIe***，包括：
双模PCIe设备，其被配置成在根复合体RC模式或端点模式中操作，所述双模PCIe设备包括：
总线接口，其被配置成耦合至基于导线的PCIe链路；以及
控制电路***，其被配置成：
将所述双模PCIe设备初始化到所述RC模式；
经由所述总线接口在所述基于导线的PCIe链路上执行配置和发起序列；
在完成所述配置和发起序列之际确定所述基于导线的PCIe链路的链路状态；
当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功时使用随机延迟；以及
在所述随机延迟期满时将所述双模PCIe设备切换到所述端点模式；以及
第二双模PCIe设备，其被配置成在所述RC模式或所述端点模式中操作，所述第二双模PCIe设备包括：
第二总线接口，其被配置成耦合至所述基于导线的PCIe链路；以及
第二控制电路***，其被配置成：
将所述第二双模PCIe设备初始化到所述RC模式；
经由所述第二总线接口在所述基于导线的PCIe链路上执行第二配置和发起序列；
在完成所述第二配置和发起序列之际确定所述基于导线的PCIe链路的第二链路状态；
当所述第二链路状态指示在所述基于导线的PCIe链路上执行的所述第二配置和发起序列为不成功时使用第二随机延迟；以及
在所述第二随机延迟期满时将所述第二双模PCIe设备切换到所述端点模式。
21.如权利要求20所述的PCIe***，其中，所述控制电路***被进一步配置成：当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为成功时，将所述双模PCIe设备配置成在所述RC模式中操作。
22.如权利要求20所述的PCIe***，其中，所述控制电路***被进一步配置成：
在所述随机延迟期满时将所述双模PCIe设备切换到所述端点模式之后，确定所述基于导线的PCIe链路的所述链路状态；
当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功时使用所述随机延迟；以及
在所述随机延迟期满时将所述双模PCIe设备切换到所述RC模式。
23.如权利要求22所述的PCIe***，其中，所述控制电路***被进一步配置成：当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为成功时，将所述双模PCIe设备配置成在所述端点模式中操作。
24.如权利要求20所述的PCIe***，其中，所述控制电路***被配置成：从确定在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功起一毫秒的延迟之后使用所述随机延迟。
25.如权利要求20所述的PCIe***，其中，所述控制电路***被配置成：使用对应于五十到一百毫秒之间的时间延迟的所述随机延迟。
26.如权利要求20所述的PCIe***，其中，所述控制电路***被进一步配置成：在所述基于导线的PCIe链路上执行所述配置和发起序列之前启用链路训练和状态状态机LTSSM。
27.如权利要求26所述的PCIe***，其中，所述控制电路***被进一步被配置成：在将所述双模PCIe设备初始化到所述端点模式之前禁用所述LTSSM。
28.如权利要求20所述的PCIe***，其中，所述第二控制电路***被进一步配置成：当所述第二链路状态指示在所述基于导线的PCIe链路上执行的所述第二配置和发起序列为成功时，将所述第二双模PCIe设备配置成在所述RC模式中操作。
29.如权利要求20所述的PCIe***，其中，所述第二控制电路***被进一步配置成：
在所述第二随机延迟期满时将所述第二双模PCIe设备切换到所述端点模式之后，确定所述基于导线的PCIe链路的所述第二链路状态；
当所述第二链路状态指示在所述基于导线的PCIe链路上执行的所述第二配置和发起序列为不成功时使用所述第二随机延迟；以及
在所述第二随机延迟期满时将所述第二双模PCIe设备切换到所述RC模式。
30.如权利要求29所述的PCIe***，其中，所述第二控制电路***被进一步配置成：当所述第二链路状态指示在所述基于导线的PCIe链路上执行的所述第二配置和发起序列为成功时，将所述第二双模PCIe设备配置成在所述端点模式中操作。
31.一种双模高速***组件互连PCIe设备，其被配置成在根复合体RC模式与端点模式之间动态地切换，包括：
总线接口，其被配置成耦合至基于导线的PCIe链路；以及
控制电路***，其被配置成：
将所述双模PCIe设备初始化到所述RC模式；
经由所述总线接口在所述基于导线的PCIe链路上执行配置和发起序列；
在完成所述配置和发起序列之际确定所述基于导线的PCIe链路的链路状态；以及
当所述链路状态指示在所述基于导线的PCIe链路上执行的所述配置和发起序列为不成功时并且在延迟期满之后，切换到所述端点模式。
CN201780068640.8A 2016-11-09 2017-10-03 用于双模高速***组件互连(PCIe)的方法和设备 Active CN109923531B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662419517P 2016-11-09 2016-11-09
US62/419,517 2016-11-09
US15/722,783 US10482050B2 (en) 2016-11-09 2017-10-02 Link role determination in a dual-mode Peripheral Component Interconnect express (PCIe) device
US15/722,783 2017-10-02
PCT/US2017/054938 WO2018089134A1 (en) 2016-11-09 2017-10-03 Link role determination in a dual-mode peripheral component interconnect express (pcie) device

Publications (2)

Publication Number Publication Date
CN109923531A CN109923531A (zh) 2019-06-21
CN109923531B true CN109923531B (zh) 2023-03-03

Family

ID=62063972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780068640.8A Active CN109923531B (zh) 2016-11-09 2017-10-03 用于双模高速***组件互连(PCIe)的方法和设备

Country Status (4)

Country Link
US (1) US10482050B2 (zh)
EP (1) EP3539006B1 (zh)
CN (1) CN109923531B (zh)
WO (1) WO2018089134A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11599482B2 (en) 2018-09-21 2023-03-07 Suzhou Kuhan Information Technologies Co., Ltd. Systems, methods and apparatus for a storage controller with multi-mode PCIe functionalities
US11226919B1 (en) * 2020-06-23 2022-01-18 Amazon Technologies, Inc. Communication link recovery
CN115374038A (zh) * 2020-11-30 2022-11-22 上海壁仞智能科技有限公司 一种兼容PCIe结构的设备间互联方法及相关设备
US11803503B2 (en) * 2021-07-08 2023-10-31 Mediatek Inc. Chip having dual-mode device that switches between root complex mode and endpoint mode in different system stages and associated computer system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1898555A1 (en) * 2006-09-06 2008-03-12 Agilent Technologies, Inc. A test device comprising a programmable sequencer for testing a link initialization behavior of a dut
WO2009027189A1 (en) * 2007-08-29 2009-03-05 International Business Machines Corporation Autonomic pci express hardware detection and failover mechanism
WO2015173958A1 (ja) * 2014-05-16 2015-11-19 富士通株式会社 通信システム，情報処理装置及び通信制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060688A2 (en) * 2003-12-18 2005-07-07 Koninklijke Philips Electronics, N.V. Serial communication device configurable to operate in root mode or endpoint mode
US20050270988A1 (en) * 2004-06-04 2005-12-08 Dehaemer Eric Mechanism of dynamic upstream port selection in a PCI express switch
US7793010B2 (en) * 2005-11-22 2010-09-07 Lsi Corporation Bus system with multiple modes of operation
US9847891B2 (en) * 2011-08-24 2017-12-19 Nvidia Corporation System and method for detecting reuse of an existing known high-speed serial interconnect link
US8972640B2 (en) * 2012-06-27 2015-03-03 Intel Corporation Controlling a physical link of a first protocol using an extended capability structure of a second protocol
MY169964A (en) * 2012-06-29 2019-06-19 Intel Corp An architected protocol for changing link operating mode
US9280507B2 (en) * 2012-10-22 2016-03-08 Intel Corporation High performance interconnect physical layer
EP3032787B1 (en) * 2012-10-27 2018-08-29 Huawei Technologies Co., Ltd. Method, device, system and storage medium for implementing packet transmission in pcie switching network
US9282489B2 (en) * 2013-05-17 2016-03-08 Avaya Inc. Media escalation with use of endpoint adapter
JP6187150B2 (ja) * 2013-10-25 2017-08-30 富士通株式会社 ストレージ制御装置、ストレージ装置、及びストレージ制御プログラム
US9665513B2 (en) 2013-12-30 2017-05-30 Intel Corporation Systems and methods for automatic root port to non-transparent bridge switching for a PCI express interconnect architecture
US9842075B1 (en) * 2014-09-12 2017-12-12 Amazon Technologies, Inc. Presenting multiple endpoints from an enhanced PCI express endpoint device
US9996484B1 (en) * 2014-09-17 2018-06-12 Amazon Technologies, Inc. Hardware acceleration for software emulation of PCI express compliant devices
US9710406B2 (en) 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9690738B2 (en) * 2015-01-16 2017-06-27 Qualcomm Incorporated Peripheral component interconnect express (PCIe) hosts adapted to support remote PCIe endpoints
US9934175B2 (en) * 2015-10-06 2018-04-03 Xilinx, Inc. Direct memory access for programmable logic device configuration
TWI597953B (zh) * 2015-11-25 2017-09-01 財團法人工業技術研究院 具故障轉移能力的快速周邊元件互連網路系統與操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1898555A1 (en) * 2006-09-06 2008-03-12 Agilent Technologies, Inc. A test device comprising a programmable sequencer for testing a link initialization behavior of a dut
WO2009027189A1 (en) * 2007-08-29 2009-03-05 International Business Machines Corporation Autonomic pci express hardware detection and failover mechanism
WO2015173958A1 (ja) * 2014-05-16 2015-11-19 富士通株式会社 通信システム，情報処理装置及び通信制御方法

Also Published As

Publication number Publication date
US20180129623A1 (en) 2018-05-10
EP3539006B1 (en) 2021-07-28
EP3539006A1 (en) 2019-09-18
US10482050B2 (en) 2019-11-19
WO2018089134A1 (en) 2018-05-17
CN109923531A (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
CN109923531B (zh) 用于双模高速***组件互连(PCIe)的方法和设备
AU2014318238B2 (en) Ascertaining command completion in flash memories
US10642778B2 (en) Slave master-write/read datagram payload extension
US10585734B2 (en) Fast invalidation in peripheral component interconnect (PCI) express (PCIe) address translation services (ATS)
KR20160147842A (ko) 센서 글로벌 버스
EP3529706A1 (en) Gpu remote communication with triggered operations
CN105468548B (zh) 串行***接口的通信
EP3311279A1 (en) Coherency driven enhancements to a peripheral component interconnect (pci) express (pcie) transaction layer
US10922252B2 (en) Extended message signaled interrupts (MSI) message data
US10862730B2 (en) Selective connection for interface circuitry
US10936530B2 (en) Method and apparatus for determining link bifurcation availability
US20200042750A1 (en) Secure access for system power management interface (spmi) during boot
US9645959B2 (en) Fast link training in embedded systems
EP2807572B1 (en) Multi-lane high-speed interfaces for high speed synchronous serial interface (hsi), and related systems and methods
US10289601B1 (en) Host controller, secure element and serial peripheral interface communications system
CN109582634B (zh) 总线***
WO2016164120A1 (en) Shared control of a phase locked loop (pll) for a multi-port physical layer (phy)
US20170168968A1 (en) Audio bus interrupts
US20190354502A1 (en) Lightweight universal serial bus (usb) compound device implementation
US20190303313A1 (en) Effective gear-shifting by queue based implementation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant