CN109918131A - 一种基于非阻塞指令cache的指令读取方法 - Google Patents
一种基于非阻塞指令cache的指令读取方法 Download PDFInfo
- Publication number
- CN109918131A CN109918131A CN201910180780.5A CN201910180780A CN109918131A CN 109918131 A CN109918131 A CN 109918131A CN 201910180780 A CN201910180780 A CN 201910180780A CN 109918131 A CN109918131 A CN 109918131A
- Authority
- CN
- China
- Prior art keywords
- cache
- cache line
- data
- fetching
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明涉及计算机硬件技术领域，具体公开了一种基于非阻塞指令cache的指令读取方法，其中，非阻塞指令cache中设置有索引标志寄存器组，索引标志寄存器组用于存储索引标志，基于非阻塞指令cache的指令读取方法包括：判断指令总线上是否有取指请求；当指令总线上有取指请求时，读取索引标志寄存器组中的索引标志；将索引标志与取指请求中的地址信息进行比对；若索引标志与取指请求中的地址信息一致，表示cache命中，则从数据SRAM中读取指令数据返回到指令总线；若索引标志与取指请求中的地址信息不一致，表示cache不命中，则根据关键字优先方式以及取指操作与cache line的对应情况处理后续的取指请求。本发明提供的基于非阻塞指令cache的指令读取方法显著提升了处理器的性能。
Description
技术领域
本发明涉及计算机硬件技术领域，尤其涉及一种基于非阻塞指令cache的指令读取方法。
背景技术
随着集成电路制造工艺的飞速发展，近年来处理器的频率以每年超过40%的速度在提高，而存储器的速度每年仅提高1%左右，因此处理器与存储器之间的速度差距越来越大，访问存储器速度成为制约处理器性能的瓶颈。cache作为处理器与主存之间的高速缓冲区，填补了处理器与主存之间的速度差距。
目前的主流cache设计主要选择的是组相联形式，包括单端口索引标志SRAM，单端口数据SRAM以及控制逻辑。根据处理器发出的指令总线上的地址信息，读出索引标志SRAM的索引值（TAG）与当前地址比对，如果一致，表明cache命中，然后从数据SRAM读取指令数据返回到指令总线；如果不相等，表明cache缺失，则要从主存读取出一行cache line数据，依据LRU（Least recently used, 最近最少使用）算法，将cache line数据回填到数据SRAM的某一路，并且更新索引标志SRAM，然后进行下一级指令流水。
目前方案，需要等到一个cache line中的所有数据返回并且回填到数据SRAM中，才进行下一级指令流水，而当前操作往往只需要访问cache line中的某一部分数据，从而阻塞了处理器的下一级指令流水，降低了处理器性能。
索引标志存储在SRAM中，读SRAM的数据输出会延时一个时钟再输出，这样会造成比对结果的值会延后一个时钟输出，如果比对结果是命中，再从数据SRAM读取相应指令数据返回到处理器的指令总线上，从索引SRAM读取索引值与从数据SRAM读取指令数据这两个操作是串行进行的，处理器取指令至少要等一个时钟周期，降低了处理器的性能。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种基于非阻塞指令cache的指令读取方法，以解决现有技术中的问题。
作为本发明的一个方面，提供一种基于非阻塞指令cache的指令读取方法，其中，所述非阻塞指令cache中设置有索引标志寄存器组，所述索引标志寄存器组用于存储索引标志，所述基于非阻塞指令cache的指令读取方法包括：
判断指令总线上是否有取指请求；
当所述指令总线上有取指请求时，读取所述索引标志寄存器组中的索引标志；
将所述索引标志与所述取指请求中的地址信息进行比对；
若所述索引标志与所述取指请求中的地址信息一致，表示cache命中，则从数据SRAM中读取指令数据返回到指令总线；
若所述索引标志与所述取指请求中的地址信息不一致，表示cache不命中，则根据关键字优先方式以及取指操作与cache line的对应情况处理后续的取指请求。
优选地，所述根据关键字优先方式以及取指操作与cache line的对应情况处理后续的取指请求包括：
向主存发起包含关键字在内的cache line访问请求；
判断是否有关键字返回；
若有关键字返回，则将关键字寄存到cache line寄存器缓冲区，且同时将所述关键字回填到数据SRAM中；
根据取指操作与cache line的对应情况处理后续的取指请求。
优选地，若没有关键字返回，则返回继续判断是否有关键字返回。
优选地，所述根据取指操作与cache line的对应情况包括：所述取指操作对应于cache中的同一个cache line、所述取指操作命中cache中的其他cache line以及所述取指操作对应于其他cache line并且cache不命中。
优选地，所述根据取指操作与cache line的对应情况处理后续的取指请求包括：
判断所述取指操作是否命中cache中的其他cache line；
若所述取指操作命中cache中的其他cache line，则读取数据SRAM中的关键字，且返回的cache line数据回填到数据SRAM操作挂起；
若所述取指操作对应于其他cache line并且cache不命中，则读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中；
若所述取指操作对应于cache中的同一个cache line，则判定取指操作对应于同一个cache line，且从cache line寄存器缓冲区获取数据，返回的cache line数据回填到数据SRAM中。
优选地，所述根据取指操作与cache line的对应情况处理后续的取指请求还包括在读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中的步骤后进行的：
判断cache line数据是否全部从主存中读出；
若cache line数据全部从主存中读出，则判断cache line数据是否有未回填到数据SRAM中的；
若cache line数据有未回填到数据SRAM中的，则将cache line数据回填到数据SRAM中。
优选地，若cache line数据没有未回填到数据SRAM中的，则返回向主存发起包含关键字在内的cache line访问请求的步骤。
优选地，若cache line数据未全部从主存中读出，则返回执行读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中的步骤。
优选地，所述根据取指操作与cache line的对应情况处理后续的取指请求还包括：在所述读取数据SRAM中的关键字，且返回的cache line数据回填到数据SRAM操作挂起的步骤完成以及所述从cache line寄存器缓冲区获取数据，返回的cache line数据回填到数据SRAM中的步骤完成后，返回执行判断所述取指操作在其他cache line中是否命中的步骤。
优选地，所述非阻塞指令cache中还设置有LRU算法模块、cache控制逻辑模块、数据SRAM和cache line寄存器缓冲区，所述LRU算法模块分别与所述索引标志寄存器组以及所述cache控制逻辑模块通信连接，所述索引标志寄存器组与所述cache控制逻辑模块通信连接，所述数据SRAM与所述cache控制逻辑模块通信连接，所述cache line寄存器缓冲区与所述数据SRAM通信连接。
本发明提供的基于非阻塞指令cache的指令读取方法，采用关键字优先，以及增加cache line寄存器缓冲区，解决了在一次cache不命中下必须等cache line全部数据返回并回填到数据SRAM，才进行下一级指令流水的问题，实现非阻塞指令cache的功能，显著提升了处理器的性能。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的基于非阻塞指令cache的指令读取方法的流程图。
图2为本发明提供的基于非阻塞指令cache的指令读取方法的具体实施方式流程图。
图3为本发明提供的非阻塞指令cache的结构框图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，提供一种基于非阻塞指令cache的指令读取方法，其中，所述非阻塞指令cache中设置有索引标志寄存器组，所述索引标志寄存器组用于存储索引标志，如图1所示，所述基于非阻塞指令cache的指令读取方法包括：
S110、判断指令总线上是否有取指请求；
S120、当所述指令总线上有取指请求时，读取所述索引标志寄存器组中的索引标志；
S130、将所述索引标志与所述取指请求中的地址信息进行比对；
S140、若所述索引标志与所述取指请求中的地址信息一致，表示cache命中，则从数据SRAM中读取指令数据返回到指令总线；
S150、若所述索引标志与所述取指请求中的地址信息不一致，表示cache不命中，则根据关键字优先方式以及取指操作与cache line的对应情况处理后续的取指请求。
本发明提供的基于非阻塞指令cache的指令读取方法，采用关键字优先，以及增加cache line寄存器缓冲区，解决了在一次cache不命中下必须等cache line全部数据返回并回填到数据SRAM，才进行下一级指令流水的问题，实现非阻塞指令cache的功能，显著提升了处理器的性能。
下面结合图2所示，对本发明如何根据关键字优先方式以及取指操作与cacheline的对应情况处理后续的取指请求进行详细说明。
需要说明的是，如图3所示，所述非阻塞指令cache中还设置有LRU算法模块、cache控制逻辑模块、数据SRAM和cache line寄存器缓冲区，所述LRU算法模块分别与所述索引标志寄存器组以及所述cache控制逻辑模块通信连接，所述索引标志寄存器组与所述cache控制逻辑模块通信连接，所述数据SRAM与所述cache控制逻辑模块通信连接，所述cache line寄存器缓冲区与所述数据SRAM通信连接。非阻塞指令cache，容量128个word（512字节），采用4组4路组相联，每个cache line 8个字（32字节），采用单端口SRAM作为数据存储器，索引标志存储在寄存器组中，cache line寄存器缓冲区。
LRU算法模块：采用最近最少使用算法，每组每路cache line都有自己的LRU计数值，当cache缺失的话，替换计数值为0 的那路cache line，同时该路计数值变为最大值，其他各路计数值减1。当cache命中计数值最大的一路，则所有计数值保持不变，如果命中非最大值的一路，比该路计数值大的其它各路减1，同时该路计数值变为最大值。
索引标志寄存器组：保存每组每路cache line，以及cache line寄存器缓冲区的地址信息（TAG）以及有效标志位。
数据SRAM：单端口的SRAM，是主存数据的映射。
cache line寄存器缓冲区：在发生cache缺失的情况下，从主存读取的cache line数据缓冲到此。
cache控制逻辑：根据比对结果，产生读写数据SRAM，以及与主存接口的控制。
具体地，所述根据关键字优先方式以及取指操作与cache line的对应情况处理后续的取指请求包括：
向主存发起包含关键字在内的cache line访问请求；
判断是否有关键字返回；
若有关键字返回，则将关键字寄存到cache line寄存器缓冲区，且同时将所述关键字回填到数据SRAM中；
根据取指操作与cache line的对应情况处理后续的取指请求。
进一步具体地，若没有关键字返回，则返回继续判断是否有关键字返回。
应当理解的是，在指令总线上有取指请求时，根据当前指令总线上的地址线的bit6~bit5的值，查找索引标志寄存器组，将TAG与取指地址的bit31~bit7对比，如果命中，则从数据SRAM读取指令数据返回到指令总线上，同时LRU算法模块更新计数值。如果缺失，cache控制逻辑模块向主存发起访存请求，首先请求所需要的字（即关键字），当关键字从主存读取到，同时将关键字返回到指令总线后，处理器即可以进入下一级指令流水。
需要说明的是，所述根据取指操作与cache line的对应情况包括：所述取指操作对应于cache中的同一个cache line、所述取指操作命中cache中的其他cache line以及所述取指操作对应于其他cache line并且cache不命中。
具体地，所述根据取指操作与cache line的对应情况处理后续的取指请求包括：
判断所述取指操作是否命中cache中的其他cache line；
若所述取指操作命中cache中的其他cache line，则读取数据SRAM中的关键字，且返回的cache line数据回填到数据SRAM操作挂起；
若所述取指操作对应于其他cache line并且cache不命中，则读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中；
若所述取指操作对应于cache中的同一个cache line，则判定取指操作对应于同一个cache line，且从cache line寄存器缓冲区获取数据，返回的cache line数据回填到数据SRAM中。
应当理解的是，在关键字返回之后，会出现三种情况，第一情况：后续的取指操作在其他cache line中命中，则可以正常返回取指结果，不受当前正在返回的cache line影响；第二种情况：后续的取指操作对应于其他cache line并且不命中，则阻塞后续取指操作，并需要等待上一个不命中取指操作对应的cache line全部返回并且回填到数据SRAM才能继续；第三种情况：后续的取指操作对应于同一个cache line，则从cache line寄存器缓冲区获取数据。
具体地，所述根据取指操作与cache line的对应情况处理后续的取指请求还包括在读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中的步骤后进行的：
判断cache line数据是否全部从主存中读出；
若cache line数据全部从主存中读出，则判断cache line数据是否有未回填到数据SRAM中的；
若cache line数据有未回填到数据SRAM中的，则将cache line数据回填到数据SRAM中。
进一步具体地，若cache line数据没有未回填到数据SRAM中的，则返回向主存发起包含关键字在内的cache line访问请求的步骤。
若cache line数据未全部从主存中读出，则返回执行读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中的步骤。
进一步具体地，所述根据取指操作与cache line的对应情况处理后续的取指请求还包括：在所述读取数据SRAM中的关键字，且返回的cache line数据回填到数据SRAM操作挂起的步骤完成以及所述从cache line寄存器缓冲区获取数据，返回的cache line数据回填到数据SRAM中的步骤完成后，返回执行判断所述取指操作在其他cache line中是否命中的步骤。
需要说明的是，在cache line数据返回到cache line寄存器缓冲区的过程中，如果出现上述第二和第三种情况，根据LRU算法将数据回填到数据SRAM中，如果出现第一种情况（处理器后续取指操作在其他cache line中命中），即要对数据SRAM进行读操作，因为数据SRAM是单端口的，读SRAM与写SRAM无法同时操作，则优先保证读SRAM，未回填到数据SRAM的那条指令数据记录下来，等到下一次cache缺失的时候，先将未回填到数据SRAM的cacheline寄存器缓冲区的数据写回到数据SRAM，然后在向主存发起新的wrap burst访存请求，这样做可以节省回填的时间，提升处理器性能。
索引标志在下一次cache缺失的时候，待上一个不命中取指操作对应的cacheline数据全部回填到数据SRAM才更新。
因此，本发明提供的基于非阻塞指令cache的指令读取方法，通过采用关键字优先技术，以很小的实现代价降低了cache的缺失代价，提高处理器的性能；在cache line数据返回到cache line寄存器缓冲区的过程中，将数据回填到数据SRAM中，而不是等到下一次缺失的时候将cache line寄存器缓冲区数据回填到数据SRAM，以较少的逻辑开销提高处理器的性能；采用寄存器组存储索引（TAG）值，比传统的用SRAM存储索引（TAG）值，比对结果提前一个时钟输出，可以提升性能。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种基于非阻塞指令cache的指令读取方法，其特征在于，所述非阻塞指令cache中设置有索引标志寄存器组，所述索引标志寄存器组用于存储索引标志，所述基于非阻塞指令cache的指令读取方法包括：
判断指令总线上是否有取指请求；
当所述指令总线上有取指请求时，读取所述索引标志寄存器组中的索引标志；
将所述索引标志与所述取指请求中的地址信息进行比对；
若所述索引标志与所述取指请求中的地址信息一致，表示cache命中，则从数据SRAM中读取指令数据返回到指令总线；
若所述索引标志与所述取指请求中的地址信息不一致，表示cache不命中，则根据关键字优先方式以及取指操作与cache line的对应情况处理后续的取指请求。
2.根据权利要求1所述的基于非阻塞指令cache的指令读取方法，其特征在于，所述根据关键字优先方式以及取指操作与cache line的对应情况处理后续的取指请求包括：
向主存发起包含关键字在内的cache line访问请求；
判断是否有关键字返回；
若有关键字返回，则将关键字寄存到cache line寄存器缓冲区，且同时将所述关键字回填到数据SRAM中；
根据取指操作与cache line的对应情况处理后续的取指请求。
3.根据权利要求2所述的基于非阻塞指令cache的指令读取方法，其特征在于，若没有关键字返回，则返回继续判断是否有关键字返回。
4.根据权利要求2所述的基于非阻塞指令cache的指令读取方法，其特征在于，所述根据取指操作与cache line的对应情况包括：所述取指操作对应于cache中的同一个cacheline、所述取指操作命中cache中的其他cache line以及所述取指操作对应于其他cacheline并且cache不命中。
5.根据权利要求4所述的基于非阻塞指令cache的指令读取方法，其特征在于，所述根据取指操作与cache line的对应情况处理后续的取指请求包括：
判断所述取指操作是否命中cache中的其他cache line；
若所述取指操作命中cache中的其他cache line，则读取数据SRAM中的关键字，且返回的cache line数据回填到数据SRAM操作挂起；
若所述取指操作对应于其他cache line并且cache不命中，则读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中；
若所述取指操作对应于cache中的同一个cache line，则判定取指操作对应于同一个cache line，且从cache line寄存器缓冲区获取数据，返回的cache line数据回填到数据SRAM中。
6.根据权利要求5所述的基于非阻塞指令cache的指令读取方法，其特征在于，所述根据取指操作与cache line的对应情况处理后续的取指请求还包括在读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中的步骤后进行的：
判断cache line数据是否全部从主存中读出；
若cache line数据全部从主存中读出，则判断cache line数据是否有未回填到数据SRAM中的；
若cache line数据有未回填到数据SRAM中的，则将cache line数据回填到数据SRAM中。
7.根据权利要求6所述的基于非阻塞指令cache的指令读取方法，其特征在于，若cacheline数据没有未回填到数据SRAM中的，则返回向主存发起包含关键字在内的cache line访问请求的步骤。
8.根据权利要求6所述的基于非阻塞指令cache的指令读取方法，其特征在于，若cacheline数据未全部从主存中读出，则返回执行读取数据SRAM中的关键字操作挂起，返回的cache line数据回填到数据SRAM中的步骤。
9.根据权利要求5所述的基于非阻塞指令cache的指令读取方法，其特征在于，所述根据取指操作与cache line的对应情况处理后续的取指请求还包括：在所述读取数据SRAM中的关键字，且返回的cache line数据回填到数据SRAM操作挂起的步骤完成以及所述从cache line寄存器缓冲区获取数据，返回的cache line数据回填到数据SRAM中的步骤完成后，返回执行判断所述取指操作在其他cache line中是否命中的步骤。
10.根据权利要求1所述的基于非阻塞指令cache的指令读取方法，其特征在于，所述非阻塞指令cache中还设置有LRU算法模块、cache控制逻辑模块、数据SRAM和cache line寄存器缓冲区，所述LRU算法模块分别与所述索引标志寄存器组以及所述cache控制逻辑模块通信连接，所述索引标志寄存器组与所述cache控制逻辑模块通信连接，所述数据SRAM与所述cache控制逻辑模块通信连接，所述cache line寄存器缓冲区与所述数据SRAM通信连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910180780.5A CN109918131B (zh) | 2019-03-11 | 2019-03-11 | 一种基于非阻塞指令cache的指令读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910180780.5A CN109918131B (zh) | 2019-03-11 | 2019-03-11 | 一种基于非阻塞指令cache的指令读取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109918131A true CN109918131A (zh) | 2019-06-21 |
| CN109918131B CN109918131B (zh) | 2021-04-30 |
Family
ID=66964166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910180780.5A Active CN109918131B (zh) | 2019-03-11 | 2019-03-11 | 一种基于非阻塞指令cache的指令读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109918131B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110515660A (zh) * | 2019-08-28 | 2019-11-29 | 中国人民解放军国防科技大学 | 一种加速原子指令执行的方法和装置 |
| CN111142941A (zh) * | 2019-11-27 | 2020-05-12 | 核芯互联科技(青岛)有限公司 | 一种非阻塞高速缓存缺失处理方法及装置 |
| CN111414321A (zh) * | 2020-02-24 | 2020-07-14 | 中国农业大学 | 一种基于动态映射机制的cache防护方法及装置 |
| CN112711383A (zh) * | 2020-12-30 | 2021-04-27 | 浙江大学 | 用于电力芯片的非易失性存储读取加速方法 |
| CN113204370A (zh) * | 2021-03-16 | 2021-08-03 | 南京英锐创电子科技有限公司 | 指令缓存方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1499382A (zh) * | 2002-11-05 | 2004-05-26 | 华为技术有限公司 | 廉价冗余磁盘阵列***中高效高速缓存的实现方法 |
| CN103399824A (zh) * | 2013-07-17 | 2013-11-20 | 北京航空航天大学 | 一种计算机处理器中高速缓存中缓存不命中的状态保持方法与装置 |
| CN103593306A (zh) * | 2013-11-15 | 2014-02-19 | 浪潮电子信息产业股份有限公司 | 一种协议处理器Cache控制单元的设计方法 |
| US20140351554A1 (en) * | 2007-06-01 | 2014-11-27 | Intel Corporation | Linear to physical address translation with support for page attributes |
| CN104809179A (zh) * | 2015-04-16 | 2015-07-29 | 华为技术有限公司 | 访问哈希表的装置和方法 |
| US20180095886A1 (en) * | 2016-09-30 | 2018-04-05 | Fujitsu Limited | Arithmetic processing device, information processing apparatus, and method for controlling arithmetic processing device |
-
2019
- 2019-03-11 CN CN201910180780.5A patent/CN109918131B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1499382A (zh) * | 2002-11-05 | 2004-05-26 | 华为技术有限公司 | 廉价冗余磁盘阵列***中高效高速缓存的实现方法 |
| US20140351554A1 (en) * | 2007-06-01 | 2014-11-27 | Intel Corporation | Linear to physical address translation with support for page attributes |
| CN103399824A (zh) * | 2013-07-17 | 2013-11-20 | 北京航空航天大学 | 一种计算机处理器中高速缓存中缓存不命中的状态保持方法与装置 |
| CN103593306A (zh) * | 2013-11-15 | 2014-02-19 | 浪潮电子信息产业股份有限公司 | 一种协议处理器Cache控制单元的设计方法 |
| CN104809179A (zh) * | 2015-04-16 | 2015-07-29 | 华为技术有限公司 | 访问哈希表的装置和方法 |
| US20180095886A1 (en) * | 2016-09-30 | 2018-04-05 | Fujitsu Limited | Arithmetic processing device, information processing apparatus, and method for controlling arithmetic processing device |
Non-Patent Citations (1)
| Title |
|---|
| 误海旋: "主机与存储器之间的缓存专利技术分析", 《河南科技》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110515660A (zh) * | 2019-08-28 | 2019-11-29 | 中国人民解放军国防科技大学 | 一种加速原子指令执行的方法和装置 |
| CN111142941A (zh) * | 2019-11-27 | 2020-05-12 | 核芯互联科技(青岛)有限公司 | 一种非阻塞高速缓存缺失处理方法及装置 |
| CN111414321A (zh) * | 2020-02-24 | 2020-07-14 | 中国农业大学 | 一种基于动态映射机制的cache防护方法及装置 |
| CN111414321B (zh) * | 2020-02-24 | 2022-07-15 | 中国农业大学 | 一种基于动态映射机制的cache防护方法及装置 |
| CN112711383A (zh) * | 2020-12-30 | 2021-04-27 | 浙江大学 | 用于电力芯片的非易失性存储读取加速方法 |
| CN112711383B (zh) * | 2020-12-30 | 2022-08-26 | 浙江大学 | 用于电力芯片的非易失性存储读取加速方法 |
| CN113204370A (zh) * | 2021-03-16 | 2021-08-03 | 南京英锐创电子科技有限公司 | 指令缓存方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109918131B (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109918131A (zh) | 一种基于非阻塞指令cache的指令读取方法 | |
| US20240078190A1 (en) | Write merging on stores with different privilege levels | |
| US8977819B2 (en) | Prefetch stream filter with FIFO allocation and stream direction prediction | |
| US5634027A (en) | Cache memory system for multiple processors with collectively arranged cache tag memories | |
| US6446171B1 (en) | Method and apparatus for tracking and update of LRU algorithm using vectors | |
| CN103076992B (zh) | 一种内存数据缓冲方法及装置 | |
| CN101918925B (zh) | 用于处理器的高关联性高速缓存的第二次机会取代机制 | |
| KR20000052480A (ko) | 캐시 프로세스용 시스템 및 방법 | |
| US8621152B1 (en) | Transparent level 2 cache that uses independent tag and valid random access memory arrays for cache access | |
| US8880847B2 (en) | Multistream prefetch buffer | |
| CN109891397A (zh) | 用于固态装置中的操作***高速缓冲存储器的设备及方法 | |
| US7454575B2 (en) | Cache memory and its controlling method | |
| CN115617712A (zh) | 一种基于组相联高速缓存Cache的LRU替换算法 | |
| EP1467284A2 (en) | Data memory cache unit and data memory cache system | |
| CN107562806B (zh) | 混合内存文件***的自适应感知加速方法及*** | |
| US20050188158A1 (en) | Cache memory with improved replacement policy | |
| US7555610B2 (en) | Cache memory and control method thereof | |
| US7010649B2 (en) | Performance of a cache by including a tag that stores an indication of a previously requested address by the processor not stored in the cache | |
| CN107180118A (zh) | 一种文件***缓存数据管理方法及装置 | |
| CN102650972B (zh) | 数据存储方法、装置及*** | |
| CN111124297B (zh) | 一种堆叠dram缓存的性能提升方法 | |
| US8606989B2 (en) | Methods and apparatus for burst data transfers between double data rate (DDR) memories and embedded processors during training | |
| JP6224684B2 (ja) | ストアマージ装置、情報処理装置、およびストア制御方法、並びにコンピュータ・プログラム | |
| US8214597B2 (en) | Cache tentative read buffer | |
| CN101419543B (zh) | 预测高速寄存器的存取位置的方法及*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |