CN109917176B - 驱动过流检测电路 - Google Patents
驱动过流检测电路 Download PDFInfo
- Publication number
- CN109917176B CN109917176B CN201910272102.1A CN201910272102A CN109917176B CN 109917176 B CN109917176 B CN 109917176B CN 201910272102 A CN201910272102 A CN 201910272102A CN 109917176 B CN109917176 B CN 109917176B
- Authority
- CN
- China
- Prior art keywords
- tube
- current
- coupled
- circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 62
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- DRHKJLXJIQTDTD-OAHLLOKOSA-N Tamsulosine Chemical compound CCOC1=CC=CC=C1OCCN[C@H](C)CC1=CC=C(OC)C(S(N)(=O)=O)=C1 DRHKJLXJIQTDTD-OAHLLOKOSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
一种驱动过流检测电路,包括:驱动管、与驱动管相同类型的MOS管、运算放大电路、第一电流镜电路以及基准电流源,其中:所述运算放大电路,第一输入端与所述驱动管的漏极耦接,第二输入端与所述MOS管的漏极耦接,输出端与所述第一电流镜电路的电流输入端耦接;驱动管,栅极输入控制信号;MOS管,栅极输入控制信号;第一电流镜电路,电流输出端与基准电流源的输出端、驱动过流检测电路的判断结果输出端耦接;当所述第一电流镜的电流输出端的输出电流大于所述基准电流源的输出电流时,判定所述驱动管过流。上述方案能够准确地判断驱动管是否过流。
Description
技术领域
本发明涉及电路领域,尤其涉及一种驱动过流检测电路。
背景技术
驱动管等驱动器件在工作时,由于驱动管自身的电阻较小,驱动管上流经的电流由于驱动管耦接的负载决定。当负载较小,甚至负载短路时,驱动管上流经的电流较大,驱动管出现过流的情况。当驱动管出现过流的情况时,会对驱动管或者负载造成严重损坏。因此,需要对驱动管的输出电流进行限制,以避免上述情况的发生。
现有技术中,为判断是否有驱动管过流的情况发生,一种方案是在驱动管与地之间串联电阻。由于驱动管上流经的电流流过电阻,因此可以通过电阻的压降来判断驱动管是否出现过流的情况。然而,驱动管的输出阻抗越小越好,否则大部分的功率消耗在驱动管本身而非负载,就达不到驱动的目的。在驱动管与地之间串联电阻之后,驱动管等效输出阻抗就增加了,影响了驱动管的性能。另一种判断驱动管是否过流的方案是直接测量驱动管上的压降进而判断是否过流。然而,由于温度、工艺等偏差,驱动管上的压降与流经驱动管的电流并不能精准按照方案设想对应。
现有的避免驱动管过流的方案,无法在不影响驱动性能条件下精确地判断驱动管是否过流。
发明内容
本发明实施例解决的是现有的避免驱动管过流的方案中,无法精确地判断驱动管是否过流的技术问题。
为解决上述技术问题,本发明实施例提供一种驱动过流检测电路,包括:驱动管、与所述驱动管相同类型的MOS管、运算放大电路、第一电流镜电路以及基准电流源,其中:所述运算放大电路,第一输入端与所述驱动管的漏极耦接,第二输入端与所述MOS管的漏极耦接,输出端与所述第一电流镜电路的电流输入端耦接;所述驱动管,栅极输入控制信号;所述MOS管,栅极输入控制信号;当所述驱动管与所述MOS管均为PMOS管时,所述驱动管的源极与所述MOS管的源极均输入电源电压;当所述驱动管与所述MOS管均为NMOS管时,所述驱动管的源极与所述MOS管的源极均与地耦接;所述运算放大电路的输出电流与所述驱动管上流经的电流相关所述第一电流镜电路,电流输出端与所述基准电流源的输出端、所述驱动过流检测电路的判断结果输出端耦接;当所述第一电流镜的电流输出端的输出电流大于所述基准电流源的输出电流时,判定所述驱动管过流。
可选的,所述驱动管为PMOS管,所述MOS管为第一PMOS管。
可选的,所述第一电流镜电路,包括:第二NMOS管以及第三NMOS管,其中:所述第二NMOS管的栅极与漏极耦接,漏极为所述第一电流镜电路的电流输入端,源极与地耦接;所述第三NMOS管,漏极为所述第一电流镜电路的电流输出端,栅极与所述第二NMOS管的栅极耦接,源极与地耦接。
可选的,所述第二NMOS管的宽长比为所述第三NMOS管的宽长比的N倍,N>1。
可选的,所述运算放大电路,包括:第一NMOS管以及误差放大电路,其中:所述误差放大电路,第一输入端为所述运算放大电路的第一输入端,第二输入端为所述运算放大电路的第二输入端,输出端与所述第一NMOS管的栅极耦接;所述第一NMOS管,漏极与所述误差放大电路的第二输入端耦接,源极为所述运算放大电路的输出端。
可选的,所述驱动过流检测电路还包括:第一偏置电流源,其中:所述第一偏置电流源,电流输出端与所述误差放大电路的偏置电流输入端耦接;所述误差放大电路,还包括第一电流镜偏置;所述第一电流镜偏置,电流输入端为所述误差放大电路的偏置电流输入端,电流输出端为所述误差放大电路的输出端,适于将所述第一偏置电流源输出的第一偏置电流镜像至所述误差放大电路的输出端并输出。
可选的,所述误差放大电路,包括:第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管以及第六NMOS管,其中:所述第二PMOS管的栅极与漏极耦接,源极与所述驱动管的漏极耦接,漏极与所述第四NMOS管的漏极耦接;所述第三PMOS管,源极与所述第一PMOS管的漏极耦接,栅极与所述第二PMOS管的栅极耦接,漏极与所述第五NMOS管的漏极耦接;所述第四NMOS管,栅极与所述第五NMOS管的栅极耦接,源极与地耦接;所述第五NMOS管,源极与地耦接,漏极为所述误差放大电路的输出端以及所述第一电流镜偏置的电流输出端;所述第六NMOS管,漏极为所述第一电流镜偏置的电流输入端,栅极与所述第四NMOS管的栅极、所述第五NMOS管的栅极以及所述第六NMOS管的漏极耦接,源极与地耦接。
可选的,所述驱动过流检测电路还包括:第二偏置电流源,电流输出端与所述第一电流镜电路的电流输入端耦接。
可选的,所述驱动管为NMOS管,所述MOS管为第七NMOS管。
可选的,所述第一电流镜电路包括:第五PMOS管以及第六PMOS管,其中:所述第五PMOS管的栅极与漏极耦接,漏极为所述第一电流镜电路的电流输入端,源极输入所述电源电压;所述第六PMOSS管,漏极为所述第一电流镜电路的电流输出端,栅极与所述第五PMOS管的栅极耦接,源极输入所述电源电压。
可选的,所述第五PMOS管的宽长比为所述第六PMOS管的宽长比的N倍,N>1。
可选的,所述运算放大电路,包括:第四PMOS管以及误差放大电路,其中:所述运算放大电路,包括:第四PMOS管以及误差放大电路,其中:所述第四PMOS管,漏极与所述误差放大电路的第二输入端耦接,源极为所述运算放大电路的输出端。
可选的,所述驱动过流检测电路还包括:第三偏置电流源,其中:所述第三偏置电流源,电流输出端与所述误差放大电路的偏置电流输入端耦接;所述误差放大电路,还包括第二电流镜偏置;所述第二电流镜偏置,电流输入端为所述误差放大电路的偏置电流输入端,电流输出端为所述误差放大电路的输出端,适于将所述第三偏置电流源输出的第三偏置电流镜像至所述误差放大电路的输出端并输出。
可选的,所述误差放大电路,包括:第八NMOS管、第九NMOS管、第七PMOS管、第八PMOS管以及第九PMOS管,其中:所述第八NMOS管的栅极与漏极耦接,源极与所述驱动管的漏极耦接,漏极与所述第七PMOS管的漏极耦接;所述第九NMOS管,源极与所述第七NMOS管的漏极耦接,栅极与所述第八NMOS管的栅极耦接,漏极与所述第八PMOS管的漏极耦接;所述第七PMOS管,栅极与所述第八PMOS管的栅极耦接,源极输入所述电源电压;所述第八PMOS管,源极输入所述电源电压,漏极为所述误差放大电路的输出端以及所述第二电流镜偏置的电流输出端;所述第九PMOS管,漏极为所述第二电流镜偏置的电流输入端,栅极与所述第七PMOS管的栅极、所述第八PMOS管的栅极以及所述第九PMOS管的漏极耦接,源极输入所述电源电压。
可选的,所述驱动过流检测电路还包括:第四偏置电流源,电流输出端与所述第一电流镜电路的电流输入端耦接。
可选的,所述驱动过流检测电路还包括:第二电流镜电路;所述第二电流镜电路的电流输入端与所述第一电流镜电路的电流输出端耦接,所述第二电流镜电路的电流输出端与所述基准电流源的输出端耦接。
可选的,所述第二电流镜电路,包括:第十NMOS管以及第十一NMOS管,其中:所述第十NMOS管的栅极与漏极耦接,漏极为所述第二电流镜电路的电流输入端,栅极与所述第十一NMOS管的栅极耦接,源极与地耦接;所述第十一NMOS管,漏极为所述第二电流镜电路的电流输出端,源极与地耦接。
可选的,所述驱动过流检测电路还包括:触发器,输入端与所述第一电流镜电路的电流输出端耦接,输出端与所述驱动过流检测电路的判断结果输出端耦接。
可选的,所述触发器包括施密特触发器。
可选的,所述驱动管的宽长比为所述MOS管的宽长比的M倍,M>1。
可选的,所述基准电流源为输出电流可调的电流源。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
驱动管与MOS管对应设置,根据流经驱动管的电流以及驱动管的宽长比、MOS管的宽长比,确定MOS管上的电流,从而确定第一电流镜电路的电流输入端的输入电流。第一电流镜电路的电流输出端的输出电流与电流输入端的输入电流相关。当所述第一电流镜的电流输出端的输出电流大于所述基准电流源的输出电流时,判定所述驱动管过流。在判断驱动管是否过流时,是根据驱动管的宽长比与MOS管的宽长比、基准电流源的输出电流以及第一电流镜电路的电流输入输出比进行判断,无需对驱动管上的压降进行测量,因此可以减少电气转换次数,能够精确地判断驱动管是否过流。
进一步,在第一电流镜电路的电流输出端与驱动过流检测电路的判断结果输出端之间设置施密特触发器,可以避免驱动管上的电流的毛刺对判断结果造成影响。
附图说明
图1是本发明实施例中的一种驱动过流检测电路的电路结构图;
图2是本发明实施例中的另一种驱动过流检测电路的电路结构图;
图3是本发明实施例中的又一种驱动过流检测电路的电路结构图;
图4是本发明实施例中的一种驱动过流检测电路的电路结构图;
图5是本发明实施例中的另一种驱动过流检测电路的电路结构图;
图6是本发明实施例中的又一种驱动过流检测电路的电路结构图;
图7是本发明实施例中的再一种驱动过流检测电路的电路结构图。
具体实施方式
由上可知,现有的驱动过流检测方案,均无法精确地判断驱动管是否过流。
本发明实施例中,在判断驱动管是否过流时,是根据驱动管的宽长比与MOS管的宽长比、基准电流源的输出电流以及第一电流镜电路的电流输入输出比进行判断,无需对驱动管上的压降进行测量,因此可以减少不同纲量电气转换次数,能够精确地判断驱动管是否过流。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种驱动过流检测电路,包括:驱动管、与驱动管相同类型的MOS管、运算放大电路、第一电流镜电路以及基准电流源,其中:
运算放大电路的第一输入端与驱动管的漏极耦接,运算放大电路的第二输入端与MOS管的漏极耦接,运算放大电路的输出端与第一电流镜电路的电流输入端耦接;
驱动管的栅极以及MOS管的栅极均输入控制信号;当驱动管与MOS管均为PMOS管时,驱动管的源极与MOS管的源极均输入电源电压;当驱动管与MOS管均为NMOS管时,驱动管的源极与MOS管源极均接地;
第一电流镜电路,电流输入端与运算放大电路的输出端耦接,电流输出端与基准电流源的输出端、驱动过流检测电路的判断结果输出端耦接;
基准电流源,输入端输入电源电压,输出端与第一电流镜电路的电流输出端耦接。
在具体实施中,驱动管的宽长比大于MOS管的宽长比。在本发明实施例中,驱动管的宽长比为MOS管的宽长比的M倍,M>1。
在具体应用中,驱动管的宽长比可以超出MOS管的宽长比几个数量级,也即驱动管的宽长比可以远大于MOS管的宽长比。换而言之,驱动管的宽长比可以为MOS管的宽长比的数十倍甚至更多倍。在本发明一实施例中,驱动管的宽长比为MOS管的宽长比的5000倍。
在具体实施中,驱动管与MOS管可以为相同类型的器件,二者可以放置在同一芯片的相邻位置,从而确保工艺、温度、电源电压的偏差对MOS管与驱动管的影响相同。
在具体实施中,还可以在第一电流镜电路的电流输出端与驱动过流检测电路的判断结果输出端之间设置触发器,触发器的输入端与第一电流镜电路的电流输出端耦接,输出端与驱动过流检测电路的判断结果输出端耦接。由于触发器的触发需要一定的门限和迟滞,因此,采用施密特触发器,可以避免驱动管上的电流的毛刺对判断结果造成影响。
在本发明实施例中,触发器可以为施密特触发器。
下面对驱动管为PMOS管时的驱动过流检测电路进行详细说明。
参照图1,本发明实施例提供了一种驱动过流检测电路,驱动管为PMOS管MPD,MOS管为第一PMOS管MP1。
图1中,运算放大电路包括误差放大电路A1以及第一NMOS管MN1,其中:
误差放大电路A1的第一输入端“-”为运算放大电路的第一输入端,与驱动管MPD的漏极耦接;误差放大电路A1的第二输入端“+”为运算放大电路的第二输入端,与第一PMOS管MP1的漏极耦接;误差放大电路A1的输出端与第一NMOS管MN1的栅极耦接,与第一NMOS管MN1的栅极耦接;
第一NMOS管MN1,栅极与误差放大电路A1的输出端耦接;漏极与误差放大电路A1的第二输入端“+”耦接,源极为运算放大电路的输出端。
第一NMOS管MN1与误差放大电路A1组成负反馈回路。
驱动管MPD的源极输入电源电压VCC,栅极输入控制信号,漏极与误差放大电路A1的第一输入端“-”耦接。在具体应用中,驱动管MPD的漏极为驱动管的输出OUT,可以连接驱动负载。
第一PMOS管MP1的源极输入电源电压VCC,栅极输入控制信号,漏极与误差放大电路A1的第二输入端“+”耦接。
第一电流镜电路,电流输入端与运算放大电路中的反馈电路的输入端耦接,电流输出端与基准电流源11的输出端耦接。
基准电流源11,一端输入电源电压VCC,输出端与第一电流镜电路的电流输出端耦接。
在本发明实施例中,基准电流源11适于输出恒定电流IR。
在具体实施中,驱动管MPD与第一PMOS管MP1放置在同一芯片的相邻位置,从而可以确保工艺、温度、电源电压的偏差对第一PMOS管MP1与驱动管MPD的影响相同。
在具体实施中,驱动管MPD的宽长比与第一PMOS管MP1的宽长比不同,且驱动管MPD的宽长比大于第一PMOS管MP1的宽长比。在本发明实施例中,驱动管MPD的宽长比为第一PMOS管MP1的宽长比的M倍,M>1。
在具体应用中,驱动管MPD的宽长比可以超出第一PMOS管MP1的宽长比几个数量级。换而言之,驱动管MPD的宽长比可以为第一PMOS管MP1的宽长比的数十倍甚至更多倍。在本发明一实施例中,驱动管MPD的宽长比为第一PMOS管MP1的宽长比的5000倍。
在具体实施中,驱动管MPD的栅极可以与第一PMOS管MP1的栅极耦接,控制信号输入至驱动管MPD的栅极以及第一PMOS管MP1的栅极。通过控制信号,可以控制驱动管MPD断开或导通、第一PMOS管MP1断开和导通。
由于驱动管MPD与第一PMOS管MP1为同一类型的PMOS管,因此,当驱动管MPD在控制信号的作用下断开时,第一PMOS管MP1同样断开;反之,当驱动管MPD在控制信号的作用下导通时,第一PMOS管MP1同样导通。
在本发明实施例中,控制信号可以为VG。当控制信号VG为低电平信号时,在控制信号VG的作用下,驱动管MPD以及第一PMOS管MP1均处于导通状态。
在具体实施中,第一电流镜电路可以包括第二NMOS管MN2以及第三NMOS管MN3。
第二NMOS管MN2的栅极与第二NMOS管MN2的漏极耦接,也即第二NMOS管MN2的栅极与自身的漏极耦接;第二NMOS管MN2的漏极为第一电流镜电路的电流输入端,与第一NMOS管MN1的源极耦接;第二NMOS管MN2的源极与地耦接。
第三NMOS管MN3的漏极为第一电流镜电路的电流输出端,与基准电流源11的输出端、驱动过流检测电路的判断结果输出端OC的输入端耦接;第三NMOS管MN3的栅极与第二NMOS管MN2的栅极耦接;第三NMOS管MN3的源极与地耦接。
在本发明实施例中,第二NMOS管MN2的宽长比为第三NMOS管MN3的宽长比的N倍,N>1。
在具体实施中,可以预先设置基准电流源11的输出电流。基准电流源11的输出电流的设置可以与以下三者存在关联:驱动管MPD过流的临界电流值Imax、驱动管MPD的宽长比与第一PMOS管MP1的宽长比的比值M、第二NMOS管MN2的宽长比与第三NMOS管MN3的宽长比的比值N。
在本发明实施例中,设定基准电流源11的输出电流为:Imax/(M×N)。当第一电流镜电路的电流输出端的输出电流大于基准电流源11的输出电流时,则可以判定驱动管MPD出现过流情况;反之,则判定驱动管MPD没有出现过流情况。
下面对本发明上述实施例中提供的驱动过流检测电路的工作原理进行说明。
从本发明上述实施例中可知,驱动管MPD与第一PMOS管MP1为相同类型的PMOS管,二者的生产工艺相同,因此,电源电压以及温度的偏差对驱动管MPD和第一PMOS管MP1的影响相同。当驱动管MPD的栅极与第一PMOS管MP1的栅极均输入控制信号VG时,驱动管MPD与第一PMOS管MP1均导通。通过驱动管MPD的宽长比与第一PMOS管MP1的宽长比,可以确定驱动管MPD的电阻值与第一PMOS管MP1的电阻值之间的比值。
在本发明实施例中,驱动管MPD的宽长比为第一PMOS管MP1的宽长比M倍,因此,驱动管MPD的电阻值RMPD与第一PMOS管MP1的电阻值RMP1之间的比值为1/M,也即:RMPD/RMP1=1/M。
当驱动管MPD上流经的电流大小为IL时,由欧姆定律可知,驱动管MPD的输出电压为:
VOUT=VCC-IL×RMPD; (1)
因此,误差放大电路A1的第一输入端的电压为VCC-IL×RMPD。
此时,误差放大电路A1的第二输入端的输入电压为:
V1=VOUT=VCC-IL×RMPD=VCC-I1×RMP1; (2)
其中,I1为第一PMOS管MP1漏极的输出电流。
根据上式(1)与上式(2),可以得知:IL×RMPD=I1×RMP1。
由于RMPD/RMP1=1/M,因此可以得到:I1/IL=1/M。
I1为输入至第一电流镜电路的电流输入端输入电流,也即:第二NMOS管MN2的漏极的电流为I1。根据第二NMOS管MN2与第三NMOS管MN3的镜像关系,由于第二NMOS管MN2的宽长比为第三NMOS管MN3的宽长比的N倍,因此,第三NMOS管MN3的漏极的电流为I1/N。
当驱动过流检测电路中没有设置触发器12时,若第三NMOS管MN3的漏极的电流大于基准电流源11的输出电流IR,也即当I1/N>IR时,则驱动过流检测电路的判断结果输出端OC输出的结果为逻辑高电平。此时,判定驱动管MPD出现过流情况。
反之,若第三NMOS管MN3的漏极的电流小于基准电流源11的输出电流,则驱动过流检测电路的判断结果输出端OC输出的结果为逻辑低电平,此时,判定驱动管MPD没有出现过流情况。
在具体实施中,由于电流源的输出阻抗较高,因此,若基准电流源11输出的电流大于第三NMOS管MN3的漏极输出的电流,则在基准电流源11与第三NMOS管MN3组成的回路中,电流的方向为从基准电流源11流向地。电流通过电流镜阻抗后,第三NMOS管MN3的漏极被抬高至电源电压VCC。此时,输出端OC输出的结果为逻辑低电平。
反之,若基准电流源11输出的电流小于第三NMOS管MN3的漏极输出的电流,则第三NMOS管MN3的漏极被下拉至地。此时,输出端OC输出的结果为逻辑高电平。
在具体实施中,驱动管MPD上流经的电流可能会存在毛刺的情况,导致最终电流检测电路的判断结果输出端OC输出的判断结果存在误差。因此,为避免驱动管MPD上的电流的毛刺对判断结果的影响,在本发明实施例中,还可以在第一电流镜电路的电流输出端与判断结果输出端OC之间设置触发器12。由于触发器12的触发需要一定的门限和迟滞,因此,能够有效避免驱动管MPD上的电流的毛刺对判断结果的影响。
在本发明实施例中,触发器12可以为施密特触发器。
在本发明实施例中,当在第一电流镜电路的电流输出端与判断结果输出端OC之间设置触发器12时,触发器12的输出信号的电平与判断结果输出端OC输出信号的电平相反。当判断结果输出端OC输出信号的电平为逻辑低电平时,触发器12的输出信号的电平为逻辑高电平;当判断结果输出端OC输出信号的电平为逻辑高电平时,触发器12的输出信号的电平为逻辑低电平。
因此,当增加触发器12时,当判断结果输出端OC输出信号的电平为逻辑高电平时,判定驱动管MPD出现过流的情况;当判断结果输出端OC输出信号的电平为逻辑低电平时,判定驱动管MPD没有出现过流的情况。
在具体实施中,基准电流源11为输出电流可调的电流源,也即基准电流源11的输出电流的大小可调。由于基准电流源11的输出电流与M、N相关,因此,基准电流源11的输出电流可调时,M、N的取值可以更加灵活。
在具体实施中,误差放大电路A1还可以包括偏置电流输入端,驱动过流检测电路还可以包括第一偏置电流源13(如图2所示),其中:
第一偏置电流源13,电流输出端与误差放大电路A1的偏置电流输入端耦接,输入端输入电源电压VCC。
误差放大电路A1还可以包括第一电流镜偏置,第一电流镜偏置的电流输入端为误差放大电路A1的偏置电流输入端,也即第一电流镜偏置的电流输入端与第一偏置电流源13的电流输出端耦接;第一电流镜偏置的电流输出端为误差放大电路A1的输出端。第一电流镜偏置可以将第一偏置电流源13输出的第一偏置电流镜像至误差放大电路A1的输出端并输出。
参照图2,给出了本发明实施例中的另一种驱动过流检测电路的电路结构图。
图2中,误差放大电路A1包括:第二PMOS管MP2、第三PMOS管MP3、第四NMOS管MN4、第五NMOS管MN5以及第六NMOS管MN6,其中:
第二PMOS管MP2的栅极与漏极耦接,第二PMOS管MP2的源极与驱动管MPD的漏极耦接,第二PMOS管MP2的漏极与第四NMOS管MN4的漏极耦接;第二PMOS管MP2的源极为误差放大电路A1的第一输入端;
第三PMOS管MP3的源极与第一PMOS管MP1的漏极耦接,第三PMOS管MP3的栅极与第二PMOS管MP2的栅极耦接,第三PMOS管MP3的漏极与第五NMOS管MN5的漏极耦接;第三PMOS管MP3的源极为误差放大电路A1的第二输入端;
第四NMOS管MN4的栅极与第五NMOS管MN5的栅极耦接,第四NMOS管MN4的源极与地耦接;
第五NMOS管MN5的栅极与第四NMOS管MN4的栅极耦接,第五NMOS管MN5的漏极为误差放大电路A1的输出端以及第一电流镜偏置的电流输出端;第五NMOS管MN5的源极与地耦接;
第六NMOS管MN6的漏极为第一电流镜偏置的电流输入端,第六NMOS管MN6的栅极与第六NMOS管MN6的漏极以及第四NMOS管MN4的栅极、第五NMOS管MN5的栅极耦接,第六NMOS管MN6的源极与地耦接。
在具体实施中,第一偏置电流源13的输出电流为IB。在本发明实施例中,第一偏置电流源13的输出电流IB为μA级别。
在设置第一偏置电流源13之后,第六NMOS管MN6可以将第一偏置电流源13的输出电流镜像到第五NMOS管MN5的漏极。此时,IB+IL=(IB+I1)×M,从而得到流经第二NMOS管MN2的电流为:
I1=[IL-(M-1)×IB]=IL/M-(M-1)/M×IB (3)。
式(3)中,(M-1)/M×IB通常可以忽略。
例如,设定驱动管MPD上流经的电流为500mA时判定驱动管MPD出现过流的情况,M=1000,IB=1μA,则I1存在0.2%的误差,也即IL的误差为0.2%。
为降低上述误差,在本发明实施例中,还可以设置第二偏置电流源14(如图3所示),第二偏置电流源14的电流输出端的输出电流也为IB。第二偏置电流源14的电流输出端与第一电流镜电路的电流输入端耦接,第二偏置电流源14的另一端输入电源电压VCC。
参照图3,给出了本发明实施例中的又一种驱动过流检测电路的电路结构图。在设置第二偏置电流源14之后,流经第二NMOS管MN2的电流为:
I1+IB=IL/M-(M-1/M)×IB+IB=IL/M+IB/M。
继续以上述例子进行说明,此时,IL引入的误差仅为0.0002%,可以忽略不计。
下面对驱动管为NMOS管时的驱动过流检测电路进行详细说明。
参照图4,本发明实施例提供了另一种驱动过流检测电路。驱动管为NMOS管MND,MOS管为第七NMOS管MN7。驱动管MND的栅极与第七NMOS管MN7的栅极均输入控制信号VG。当控制信号VG为高电平时,驱动管MND以及第七NMOS管MN7均处于导通状态。
图4中,运算放大电路包括误差放大电路A1以及第四PMOS管MP4,其中:
误差放大电路的第一输入端“-”为运算放大电路的第一输入端,与驱动管MND的漏极耦接;误差放大电路的第二输入端“+”为运算放大电路的第二输入端,与第七NMOS管MN7的漏极耦接;误差放大电路的输出端与第四PMOS管MP4的栅极耦接;
第四PMOS管MP4,栅极与误差放大电路的输出端耦接;漏极与误差放大电路的第二输入端“+”耦接;源极为运算放大电路的输出端。
第四PMOS管MP4与误差放大电路组成负反馈回路。
第七NMOS管MN7的源极与地耦接,栅极输入控制信号,漏极与误差放大电路的第二输入端“+”耦接;
第一电流镜电路,电流输入端与运算放大电路中的反馈电路的输出端耦接,电流输出端与基准电流源11的输出端耦接;
基准电流源11,一端与地耦接,输出端与第一电流镜电路的电流输出端耦接。
在本发明实施例中,基准电流源11适于输出恒定电流IR。
在具体应用中,驱动管MPD的漏极为驱动管的输出OUT,可以连接驱动负载。
在具体实施中,驱动管MND与第七NMOS管MN7为相同类型的NMOS管,且放置在同一芯片的相邻位置,从而可以确保工艺、温度、电源电压的偏差对第七NMOS管MN7与驱动管MND的影响相同。
在具体实施中,驱动管MND的宽长比与第七NMOS管MN7的宽长比不同,且驱动管MND的宽长比大于第七NMOS管MN7的宽长比。在本发明实施例中,驱动管MND的宽长比为第七NMOS管MN7的宽长比的M倍,M>1。
在具体应用中,驱动管MND的宽长比可以超出第七NMOS管MN7的宽长比数个数量级。换而言之,驱动管MND的宽长比可以为第七NMOS管MN7的宽长比的数十倍甚至更多倍。在本发明一实施例中,驱动管MND的宽长比为第七NMOS管MN7的宽长比的5000倍。
在具体实施中,驱动管MND的栅极可以与第七NMOS管MN7的栅极耦接,控制信号输入至驱动管MND的栅极以及第七NMOS管MN7的栅极。通过控制信号,可以控制驱动管MND断开或导通、第七NMOS管MN7断开和导通。
由于驱动管MND与第七NMOS管MN7为同一类型的NMOS管,因此,当驱动管MND在控制信号的作用下断开时,第七NMOS管MN7同样断开;反之,当驱动管MND在控制信号的作用下导通时,第七NMOS管MN7同样导通。
在本发明实施例中,控制信号可以为高电平信号VG。在高电平信号VG的作用下,驱动管MND以及第七NMOS管MN7均处于导通状态。
在具体实施中,第一电流镜电路可以包括第五PMOS管MP5以及第六PMOS管MP6。
第五PMOS管MP5的栅极与第五PMOS管MP5的漏极耦接,也即第五PMOS管MP5的栅极与自身的漏极耦接;第五PMOS管MP5的漏极为第一电流镜电路的电流输入端,与第四PMOS管MP4的源极耦接;第五PMOS管MP5的源极输入电源电压VCC。
第六PMOS管MP6的漏极为第一电流镜电路的电流输出端,与基准电流源11的输出端、驱动过流检测电路的判断结果输出端OC的输入端耦接;第六PMOS管MP6的栅极与第五PMOS管MP5的栅极耦接;第六PMOS管MP6的源极输入电源电压VCC。
在本发明实施例中,第五PMOS管MP5的宽长比为第六PMOS管MP6的宽长比的N倍,N>1。
在具体实施中,可以预先设置基准电流源11的输出电流。基准电流源11的输出电流的设置可以与以下三者存在关联:驱动管MND过流的临界电流值Imax、驱动管MND的宽长比与第七NMOS管MN7的宽长比的比值M、第五PMOS管MP5的宽长比与第六PMOS管MP6的宽长比的比值N。
在本发明实施例中,设定基准电流源11的输出电流为:Imax/(M×N)。当第一电流镜电路的电流输出端的输出电流大于基准电流源11的输出电流时,则可以判定驱动管MND出现过流情况;反之,则判定驱动管MND没有出现过流情况。
下面对本发明上述实施例中提供的驱动过流检测电路的工作原理进行说明。
从本发明上述实施例中可知,驱动管MND与第七NMOS管MN7为相同类型的NMOS管,二者的生产工艺相同,因此,电源电压以及温度的偏差对驱动管MND和第七NMOS管MN7的影响相同。当驱动管MND的栅极与第七NMOS管MN7的栅极均输入高电平信号VG时,驱动管MND与第七NMOS管MN7均导通。通过驱动管MND的宽长比与第七NMOS管MN7的宽长比,可以确定驱动管MND的电阻值与第七NMOS管MN7的电阻值之间的比值。
在本发明实施例中,驱动管MND的宽长比为第七NMOS管MN7的宽长比M倍,因此,驱动管MND的电阻值RMND与第七NMOS管MN7的电阻值RMN7之间的比值为1/M,也即:RMND/RMN7=1/M。
当驱动管MND上流经的电流大小为IL时,由欧姆定律可知,驱动管MND的输出电压为:
VOUT=VCC-IL×RMND; (4)
因此,误差放大电路的第一输入端的电压为VCC-IL×RMND。
此时,误差放大电路的第二输入端的输入电压为:
V1=VOUT=VCC-IL×RMND=VCC-I1×RMN7; (5)
其中,I1为第七NMOS管MN7漏极的输出电流。
根据上式(4)与上式(5),可以得知:IL×RMND=I1×RMN7。
由于RMND/RMN7=1/M,因此可以得到:I1/IL=1/M。
I1为输入至第一电流镜电路的电流输入端输入电流,也即:第五PMOS管MP5的漏极的电流为I1。根据第五PMOS管MP5与第六PMOS管MP6的镜像关系,由于第五PMOS管MP5的宽长比为第六PMOS管MP6的宽长比的N倍,因此,第六PMOS管MP6的漏极的电流为I1/N。
当第六PMOS管MP6的漏极的电流大于基准电流源11的输出电流IR时,也即当I1/N>IR时,驱动过流检测电路的判断结果输出端OC输出的结果为逻辑高电平。此时,判定驱动管MND出现过流情况。
反之,当第六PMOS管MP6的漏极的电流小于基准电流源11的输出电流时,驱动过流检测电路的判断结果输出端OC输出的结果为逻辑低电平,此时,判定驱动管MND没有出现过流情况。
在具体实施中,驱动管MND上流经的电流可能会存在毛刺的情况,导致最终电流检测电路的判断结果输出端OC输出的判断结果存在误差。因此,为避免驱动管MND上的电流的毛刺对判断结果的影响,在本发明实施例中,还可以在第一电流镜电路的电流输出端与判断结果输出端OC之间设置触发器12。由于触发器12的触发需要一定的门限和迟滞,因此,能够有效避免驱动管MND上的电流的毛刺对判断结果的影响。
在本发明实施例中,触发器12可以为施密特触发器。
在本发明实施例中,当在第一电流镜电路的电流输出端与判断结果输出端OC之间设置触发器12时,触发器12的输出信号的电平与判断结果输出端OC输出信号的电平相反。当判断结果输出端OC输出信号的电平为逻辑低电平时,触发器12的输出信号的电平为逻辑高电平;当判断结果输出端OC输出信号的电平为逻辑高电平时,触发器12的输出信号的电平为逻辑低电平。
因此,当增加触发器12时,当判断结果输出端OC输出信号的电平为逻辑低电平时,判定驱动管MND出现过流的情况;当判断结果输出端OC输出信号的电平为逻辑高电平时,判定驱动管MND没有出现过流的情况。
在具体实施中,基准电流源11为输出电流可调的电流源,也即基准电流源11的输出电流的大小可调。由于基准电流源11的输出电流与M、N相关,因此,基准电流源11的输出电流可调时,M、N的取值可以更加灵活。
在具体实施中,误差放大电路还可以包括偏置电流输入端,驱动过流检测电路还可以包括第三偏置电流源15(如图5所示),其中:
第三偏置电流源15,电流输出端与误差放大电路的偏置电流输入端耦接,另一端与地耦接。
误差放大电路还可以包括第二电流镜偏置,第二电流镜偏置的电流输入端为误差放大电路的偏置电流输入端,也即第二电流镜偏置的电流输入端与第三偏置电流源15的电流输出端耦接;第二电流镜偏置的电流输出端为误差放大电路的输出端。第二电流镜偏置可以将第三偏置电流源15输出的第三偏置电流镜像至误差放大电路的输出端并输出。
参照图5,给出了本发明实施例中的另一种驱动过流检测电路的电路结构图。
图5中,误差放大电路包括:第八NMOS管、第九NMOS管、第七PMOS管MP7、第八PMOS管MP8以及第九PMOS管MP9,其中:
第八NMOS管MN8的栅极与漏极耦接,第八NMOS管MN8的源极与驱动管MND的漏极耦接,第八NMOS管MN8的漏极与第七PMOS管MP7的漏极耦接;第八NMOS管MN8的源极为误差放大电路的第一输入端;
第九NMOS管MN9的源极与第七NMOS管MN7的漏极耦接,第九NMOS管MN9的栅极与第八NMOS管MN8的栅极耦接,第九NMOS管MN9的漏极与第八PMOS管MP8的漏极耦接;第九NMOS管MN9的源极为误差放大电路的第二输入端;
第七PMOS管MP7的栅极与第八PMOS管MP8的栅极耦接,第七PMOS管MP7的源极与电源电压VCC耦接;
第八PMOS管MP8的栅极与第七PMOS管MP7的栅极耦接,第八PMOS管MP8的漏极为误差放大电路的输出端以及第二电流镜偏置的电流输出端;第八PMOS管MP8的源极与电源电压VCC耦接;
第九PMOS管MP9的漏极为第二电流镜偏置的电流输入端,第九PMOS管MP9的栅极与第九PMOS管MP9的漏极以及第七PMOS管MP7的栅极、第八PMOS管MP8的栅极耦接,第九PMOS管MP9的源极输入电源电压VCC。
在具体实施中,第三偏置电流源15的输出电流为IB。在本发明实施例中,第三偏置电流源15的输出电流IB为μA级别。
在设置第三偏置电流源15之后,第九PMOS管MP9可以将第三偏置电流源15的输出电流镜像到第八PMOS管MP8的漏极。此时,IB+IL=(IB+I1)×M,从而得到流经第四PMOS管MP4的电流为:
I1=[IL-(M-1)×IB]=IL/M-(M-1)/M×IB (6)。
式(6)中,(M-1)/M×IB通常可以忽略。
例如,设定驱动管MND上流经的电流为500mA时判定驱动管MND出现过流的情况,M=1000,IB=1μA,则I1存在0.2%的误差,也即IL的误差为0.2%。
为降低上述误差,在本发明实施例中,还可以设置第四偏置电流源16(如图6所示),第四偏置电流源16的电流输出端的输出电流也为IB。第四偏置电流源16的电流输出端与第一电流镜电路的电流输入端耦接,第四偏置电流源16的另一端与地耦接。
参照图6,给出了本发明实施例中的又一种驱动过流检测电路的电路结构图。在设置第四偏置电流源16之后,流经第四PMOS管MP4的电流为:
I1+IB=IL/M-(M-1/M)×IB+IB=IL/M+IB/M。
继续以上述例子进行说明,此时,IL引入的误差仅为0.0002%,可以忽略不计。
在具体实施中,在一些特殊的场景,需要判断结果输出端OC的输出为低压域信号。在本发明实施例中,还可以设置第二电流镜电路。参照图7,给出了本发明实施例中的又一种驱动过流检测电路的电路结构图。
图7中,第二电流镜电路包括第十NMOS管MN10以及第十一NMOS管MN11,其中:
第十NMOS管MN10的栅极与第十NMOS管MN10的漏极耦接,第十NMOS管MN10的漏极为第二电流镜电路的电流输入端,第十NMOS管MN10的栅极与第十一NMOS管MN11的栅极耦接,第十NMOS管MN10的源极与地耦接;
第十一NMOS管MN11的漏极为第二电流镜电路的电流输出端,第十一NMOS管MN11的栅极与第十NMOS管MN10的栅极耦接,第十一NMOS管MN11的源极与地耦接。
通过第二电流镜电路,将第一电流镜电路的输出电流等比例或以一定的倍数镜像,再去与基准电流源11的输出电流进行比较。基准电流源11的输出电流是从低压域输出的电流,触发器12由低压电源供电,从而使得判断结果输出端OC输出最高电位为低压电源的电位。
在图7中,基准电流源11的输出端与第二电流镜电路的电流输出端耦接,基准电流源的另一端与电源电压VCC连接。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种驱动过流检测电路,其特征在于,包括:驱动管、与所述驱动管相同类型的MOS管、运算放大电路、第一电流镜电路以及基准电流源,其中:
所述运算放大电路,第一输入端与所述驱动管的漏极耦接,第二输入端与所述MOS管的漏极耦接,输出端与所述第一电流镜电路的电流输入端耦接;所述运算放大电路包括:第一NMOS管以及误差放大电路,其中:所述误差放大电路,第一输入端为所述运算放大电路的第一输入端,第二输入端为所述运算放大电路的第二输入端,输出端与所述第一NMOS管的栅极耦接;所述第一NMOS管,漏极与所述误差放大电路的第二输入端耦接,源极为所述运算放大电路的输出端;
所述驱动管,栅极输入控制信号;
所述MOS管,栅极输入控制信号;当所述驱动管与所述MOS管均为PMOS管时,所述驱动管的源极与所述MOS管的源极均输入电源电压;当所述驱动管与所述MOS管均为NMOS管时,所述驱动管的源极与所述MOS管的源极均与地耦接;所述运算放大电路的输出电流与所述驱动管上流经的电流相关;
所述第一电流镜电路,电流输出端与所述基准电流源的输出端、所述驱动过流检测电路的判断结果输出端耦接;当所述第一电流镜的电流输出端的输出电流大于所述基准电流源的输出电流时,判定所述驱动管过流;所述第一电流镜电路包括:第二NMOS管以及第三NMOS管,其中:所述第二NMOS管的栅极与漏极耦接,漏极为所述第一电流镜电路的电流输入端,源极与地耦接;所述第三NMOS管,漏极为所述第一电流镜电路的电流输出端,栅极与所述第二NMOS管的栅极耦接,源极与地耦接,所述第二NMOS管的宽长比为所述第三NMOS管的宽长比的N倍,N>1;
第一偏置电流源,电流输出端与所述误差放大电路的偏置电流输入端耦接;所述误差放大电路,还包括第一电流镜偏置;所述第一电流镜偏置,电流输入端为所述误差放大电路的偏置电流输入端,电流输出端为所述误差放大电路的输出端,适于将所述第一偏置电流源输出的第一偏置电流镜像至所述误差放大电路的输出端并输出。
2.如权利要求1所述的驱动过流检测电路,其特征在于,所述驱动管为PMOS管,所述MOS管为第一PMOS管。
3.如权利要求2所述的驱动过流检测电路,其特征在于,所述误差放大电路,包括:第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管以及第六NMOS管,其中:
所述第二PMOS管的栅极与漏极耦接,源极与所述驱动管的漏极耦接,漏极与所述第四NMOS管的漏极耦接;
所述第三PMOS管,源极与所述第一PMOS管的漏极耦接,栅极与所述第二PMOS管的栅极耦接,漏极与所述第五NMOS管的漏极耦接;
所述第四NMOS管,栅极与所述第五NMOS管的栅极耦接,源极与地耦接;
所述第五NMOS管,源极与地耦接,漏极为所述误差放大电路的输出端以及所述第一电流镜偏置的电流输出端;
所述第六NMOS管,漏极为所述第一电流镜偏置的电流输入端,栅极与所述第四NMOS管的栅极、所述第五NMOS管的栅极以及所述第六NMOS管的漏极耦接,源极与地耦接。
4.如权利要求1所述的驱动过流检测电路,其特征在于,还包括:第二偏置电流源,电流输出端与所述第一电流镜电路的电流输入端耦接。
5.如权利要求1所述的驱动过流检测电路,其特征在于,所述驱动管为NMOS管,所述MOS管为第七NMOS管。
6.如权利要求5所述的驱动过流检测电路,其特征在于,所述第一电流镜电路包括:第五PMOS管以及第六PMOS管,其中:
所述第五PMOS管的栅极与漏极耦接,漏极为所述第一电流镜电路的电流输入端,源极输入所述电源电压;
所述第六PMOS管,漏极为所述第一电流镜电路的电流输出端,栅极与所述第五PMOS管的栅极耦接,源极输入所述电源电压。
7.如权利要求6所述的驱动过流检测电路,其特征在于,所述第五PMOS管的宽长比为所述第六PMOS管的宽长比的N倍,N>1。
8.如权利要求5所述的驱动过流检测电路,其特征在于,所述运算放大电路,包括:第四PMOS管以及误差放大电路,其中:
所述误差放大电路,第一输入端为所述运算放大电路的第一输入端,第二输入端为所述运算放大电路的第二输入端,输出端与所述第四PMOS管的栅极耦接;
所述第四PMOS管,漏极与所述误差放大电路的第二输入端耦接,源极为所述运算放大电路的输出端。
9.如权利要求8所述的驱动过流检测电路,其特征在于,所述驱动过流检测电路还包括:第三偏置电流源,其中:
所述第三偏置电流源,电流输出端与所述误差放大电路的偏置电流输入端耦接;
所述误差放大电路,还包括第二电流镜偏置;所述第二电流镜偏置,电流输入端为所述误差放大电路的偏置电流输入端,电流输出端为所述误差放大电路的输出端,适于将所述第三偏置电流源输出的第三偏置电流镜像至所述误差放大电路的输出端并输出。
10.如权利要求9所述的驱动过流检测电路,其特征在于,所述误差放大电路,包括:第八NMOS管、第九NMOS管、第七PMOS管、第八PMOS管以及第九PMOS管,其中:
所述第八NMOS管的栅极与漏极耦接,源极与所述驱动管的漏极耦接,漏极与所述第七PMOS管的漏极耦接;
所述第九NMOS管,源极与所述第七NMOS管的漏极耦接,栅极与所述第八NMOS管的栅极耦接,漏极与所述第八PMOS管的漏极耦接;
所述第七PMOS管,栅极与所述第八PMOS管的栅极耦接,源极输入所述电源电压;
所述第八PMOS管,源极输入所述电源电压,漏极为所述误差放大电路的输出端以及所述第二电流镜偏置的电流输出端;
所述第九PMOS管,漏极为所述第二电流镜偏置的电流输入端,栅极与所述第七PMOS管的栅极、所述第八PMOS管的栅极以及所述第九PMOS管的漏极耦接,源极输入所述电源电压。
11.如权利要求8所述的驱动过流检测电路,其特征在于,还包括:第四偏置电流源,电流输出端与所述第一电流镜电路的电流输入端耦接。
12.如权利要求8所述的驱动过流检测电路,其特征在于,还包括:
第二电流镜电路;所述第二电流镜电路的电流输入端与所述第一电流镜电路的电流输出端耦接,所述第二电流镜电路的电流输出端与所述基准电流源的输出端耦接。
13.如权利要求12所述的驱动过流检测电路,其特征在于,所述第二电流镜电路,包括:第十NMOS管以及第十一NMOS管,其中:
所述第十NMOS管的栅极与漏极耦接,漏极为所述第二电流镜电路的电流输入端,栅极与所述第十一NMOS管的栅极耦接,源极与地耦接;
所述第十一NMOS管,漏极为所述第二电流镜电路的电流输出端,源极与地耦接。
14.如权利要求1所述的驱动过流检测电路,其特征在于,还包括:触发器,输入端与所述第一电流镜电路的电流输出端耦接,输出端与所述驱动过流检测电路的判断结果输出端耦接。
15.如权利要求14所述的驱动过流检测电路,其特征在于,所述触发器包括施密特触发器。
16.如权利要求1所述的驱动过流检测电路,其特征在于,所述驱动管的宽长比为所述MOS管的宽长比的M倍,M>1。
17.如权利要求1所述的驱动过流检测电路,其特征在于,所述基准电流源为输出电流可调的电流源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910272102.1A CN109917176B (zh) | 2019-04-04 | 2019-04-04 | 驱动过流检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910272102.1A CN109917176B (zh) | 2019-04-04 | 2019-04-04 | 驱动过流检测电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109917176A CN109917176A (zh) | 2019-06-21 |
CN109917176B true CN109917176B (zh) | 2023-12-15 |
Family
ID=66968661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910272102.1A Active CN109917176B (zh) | 2019-04-04 | 2019-04-04 | 驱动过流检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109917176B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111901923B (zh) * | 2020-08-03 | 2023-10-03 | 四川遂宁市利普芯微电子有限公司 | 一种共阴led显示行驱动芯片的过流保护电路 |
CN112701663B (zh) * | 2020-12-25 | 2023-10-20 | 上海东软载波微电子有限公司 | 用于功率mos管的过流检测和保护电路、以及功率mos管组件 |
CN113541657A (zh) * | 2021-09-16 | 2021-10-22 | 南京沁恒微电子股份有限公司 | 一种功率开关过流检测电路及电流检测电路 |
CN116224011B (zh) * | 2023-04-25 | 2023-07-21 | 苏州锴威特半导体股份有限公司 | 一种功率管过流检测电路 |
CN116191831B (zh) * | 2023-05-04 | 2023-07-07 | 苏州锴威特半导体股份有限公司 | 开关管电流检测电路和桥式驱动电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101931255A (zh) * | 2010-09-29 | 2010-12-29 | 无锡中星微电子有限公司 | 充电管理电路 |
CN102053198A (zh) * | 2009-10-28 | 2011-05-11 | 凹凸电子(武汉)有限公司 | 电压检测电路、方法及电子*** |
CN108270402A (zh) * | 2018-03-12 | 2018-07-10 | 电子科技大学 | 电压检测及控制电路 |
CN108321773A (zh) * | 2018-02-07 | 2018-07-24 | 上海艾为电子技术股份有限公司 | 检测电路及应用其的电子装置 |
CN209878871U (zh) * | 2019-04-04 | 2019-12-31 | 上海东软载波微电子有限公司 | 驱动过流检测电路 |
-
2019
- 2019-04-04 CN CN201910272102.1A patent/CN109917176B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102053198A (zh) * | 2009-10-28 | 2011-05-11 | 凹凸电子(武汉)有限公司 | 电压检测电路、方法及电子*** |
CN101931255A (zh) * | 2010-09-29 | 2010-12-29 | 无锡中星微电子有限公司 | 充电管理电路 |
CN108321773A (zh) * | 2018-02-07 | 2018-07-24 | 上海艾为电子技术股份有限公司 | 检测电路及应用其的电子装置 |
CN108270402A (zh) * | 2018-03-12 | 2018-07-10 | 电子科技大学 | 电压检测及控制电路 |
CN209878871U (zh) * | 2019-04-04 | 2019-12-31 | 上海东软载波微电子有限公司 | 驱动过流检测电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109917176A (zh) | 2019-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109917176B (zh) | 驱动过流检测电路 | |
US7940036B2 (en) | Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same | |
CN105486912A (zh) | 一种低压差线性稳压器的高精度快速过流检测电路 | |
US8742819B2 (en) | Current limiting circuitry and method for pass elements and output stages | |
KR100715392B1 (ko) | 차동모드 및 싱글모드로 동작하는 출력 구동회로 | |
JP5690469B2 (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
TWI684767B (zh) | 電流檢測電路 | |
CN112701663A (zh) | 用于功率mos管的过流检测和保护电路、以及功率mos管组件 | |
CN114705904A (zh) | 一种高精度过电流检测电路 | |
CN209878871U (zh) | 驱动过流检测电路 | |
JP6445878B2 (ja) | 定電流駆動回路 | |
CN111026226B (zh) | 一种电压调节器 | |
CN114725897B (zh) | 用于开关电源的过流保护电路 | |
CN117040449A (zh) | 一种适用于ab类输出级的过流保护及检测电路 | |
KR100560260B1 (ko) | 바이어스 전압 발생 회로 및 차동 증폭 회로 | |
CN113131886A (zh) | 一种运算放大器 | |
CN108227799B (zh) | 一种稳压电路 | |
CN112558679A (zh) | 一种限流保护电路 | |
CN107228967B (zh) | 电流检测电路 | |
US10006958B2 (en) | Semiconductor device and method of inspecting a semiconductor device | |
CN110635790B (zh) | 一种电压型迟滞比较器 | |
CN112242823B (zh) | 一种差分输入电路及其控制方法以及差分放大器 | |
CN113131885B (zh) | 一种输出级电路和ab类放大器 | |
CN108768352B (zh) | 比较器 | |
TWI658278B (zh) | Current detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |