CN109905306B - 一种低成本多主总线通信控制*** - Google Patents

Abstract

本发明提供了一种低成本多主总线通信控制***，通过主控制器软件实现总线的冲突检测以及仲裁，省去专门的总线控制器，既节省成本又提高效率；在硬件上选择CAN总线驱动器做为总线收发器跨过CAN总线控制器直接与主控制器连接，主控制器输出EN信号控制总线收发器；收发器的两个输出端CANH和CANL与物理总线相连，而CANH端的状态只能是高电平或悬浮状态，CANL端只能是低电平或悬浮状态，这就保证不会出现像在RS－485网络中，当***有错误，出现多节点同时向总线发送数据时，导致总线呈现短路，从而损坏某些节点的现象。

Description

一种低成本多主总线通信控制***

技术领域

本发明涉及通信控制技术领域，特别涉及一种低成本多主总线通信控制***。

背景技术

目前，要实现一个既高效又简单成本低的多点通信架构，现有的RS485总线和CAN总线都不能满足要求，RS485总线效率低，节点多时轮询时间太长，数据更新效率低，CAN总线需要CAN总线控制器芯片，虽然总线通信效率高，但结构复杂，成本高；

并且RS485只能构成主从式结构***，通信方式也只能以主站轮询的方式进行，***的实时性、可靠性较差。主机要轮询每一个节点，被轮询到的节点向主机发送数据，当节点数量庞大时，两次轮询同一节点的时间间隔就很长，上传数据的实时性得不到保证，效率低。

发明内容

本发明提供一种低成本多主总线通信控制***，通过主控制器执行自有通信协议完成总线冲突检测和仲裁机制，实现与CAN总线相同的网络特点，各节点之间的数据通信实时性强，并且容易构成冗余结构，提高***的可靠性和***的灵活性。

本发明提供一种低成本多主总线通信控制***，包括：

至少一个节点，所述各节点能够独立完成相应的数据处理和实现与CAN总线之间的通信功能；

主控制模块，能够监测***的工作状态并且有效地控制***的运行；

所述主控制模块包括：

主控制器，

CAN总线驱动器，与所述主控制器连接，用于总线收发器；

所述CAN总线驱动器的两个输出端CANH和CANL与物理总线相连，所述输出端CANH的状态包括高电平或悬浮状态，输出端CANL端包括低电平或悬浮状态；

当多个节点同时向CAN总线发送数据时，主控制器采用相应的仲裁机制分配节点的发送顺序，从而避免总线短路和节点损坏；

当某一节点发送数据到CAN总线时，其他所有节点都会接收该数据。

可选的，当多个节点同时向CAN总线发送数据时，主控制器采用相应的仲裁机制分配节点的发送顺序包括：

当总线上同时有两个及以上节点向总线发送数据时；

判断按位发出的数据如果与环回接收到的数据是否一致；

若不一致时，如果按位发出的数据是1，而环回收到的数据是0，那么总线被更高优先级的其他节点占用，则该节点发送数据暂存缓冲器内，进入到接收状态，直到高优先级节点数据发送完成，也就是该节点接收完成，再重新判断进入到发送状态把缓冲器内数据发送出去；

如果按位发出去的数据是0，而环回收到的数据是1，那么该节点总线收发器有故障，数据没能体现在总线上，那么程序屏蔽本节点的数据发送功能。

可选的，当CAN总线的空闲时间超过3个位的时间，对各个节点发送校验脉冲并接受各个节点对于所述校验脉冲发送回来的应答脉冲；

将接受的应答脉冲与预存的应答脉冲进行匹配，当匹配不符时，发送复位命令到该节点，该节点接收到复位命令后进行复位；

当某一节点向CAN总线发送数据时，暂停向各个节点发送校验脉冲，当CAN总线的空闲时间再次超过3个位的时间时继续向各个节点发送校验脉冲；

从某一节点向CAN总线发送数据时开始计时，当时间超过一个预设值时，发送强制中断命令到该节点，该节点接收到强制中断命令后将剩余的待发送数据存入报文缓存装置中，当CAN总线空闲时，再将报文缓存装置中的剩余的待发送数据向CAN总线发送；

应答脉冲与预存的应答脉冲进行匹配具体包括：

当CAN总线的空闲时间超过3个位的时间，依次对所有节点均发送校验脉冲,其中，对第i个节点发送的校验脉冲函数为f_i(t)，其中第i个节点均有其对应的传递函数G_i(s)，校验脉冲函数是时域里的函数，传递函数为频域里的函数；将校验脉冲函数进行拉普拉斯变换，然后对应节点频域内的应答脉冲函数为频域内的校验脉冲函数乘以其对应的传递函数，再将求出的频域内的应答脉冲进行拉普拉斯反变换，得到时域内的应答脉冲函数：

其中

为第i个节点对于所述校验脉冲发送回来的应答脉冲函数；

预存的应答脉冲是根据预设的一个标准节点进行上述方法求取得到的，将这个预存的应答脉冲记做

那么对于

与

的匹配，利用抽样的方法将

与

抽样，使其变成两个n维向量记做

和

其中k＝1,2,3,…,n；n是指抽样的总次数；然后计算第i个节点与标准节点向量化后的整体相似度X_i，计算公式如下：

当所述X_i小于第一预设相似度阈值(例如98％)时，判定所述第i个节点的应答脉冲与预存的应答脉冲匹配不相符；

当所述X_i等于或大于所述第一预设相似度阈值(例如98％)时，按照如下公式计算第i个节点对应的应答脉冲抽样后的第k个元素与标准节点抽样后的对应元素的相似程度，记做Y_i(k)，其中，元素是指脉冲中的单个脉冲信号；

当Y_i(k)等于或大于第二预设相似度阈值时，判定所述第i个节点的应答脉冲与预存的应答脉冲匹配相符；其中，第二预设相似度阈值小于第一预设相似度阈值。

可选的，当某一节点发送数据到总线时，其他所有节点都会接收该数据包括：

节点向CAN总线发送数据包括目标报文，所述目标报文包括目标ID信息；

其他节点在接收到该数据时，将数据中的目标ID信息与本节点的ID信息子集进行比对，其中本节点的ID信息子集包括本节点所有设备的ID信息；当在ID信息子集未找到数据中的目标ID信息，丢弃接收到的数据；当在ID信息子集找到数据中的目标ID信息时，将接收到的数据发送给目标设备。

可选的，所述节点包括报文缓存装置；

预先为各个节点报文缓存装置分配编号，并建立报文缓存装置的编号与ID信息子集的对应关系，其中，一个ID信息子集由一个报文缓存装置中所需要缓存的所有CAN总线报文中的ID信息组成；

当待筛选的CAN总线报文存储至报文缓存装置后，提取所述报文缓存装置的编号，依据所述报文缓存装置的编号，以及报文缓存装置的编号与ID信息子集的对应关系，确定ID信息子集；

将所述待筛选CAN总线报文中的ID信息逐一与所述ID信息子集中ID信息进行比较；

当在所述ID信息子集中找到与所述待筛选CAN总线报文中的ID信息相同的ID信息时，确定所述待筛选CAN总线报文为所述节点所需要的CAN总线报文，并停止遍历ID信息子集中未进行比较的ID信息；

当未在所述ID信息子集中找到与所述待筛选CAN总线报文中的ID信息相同的ID信息时，确定所述待筛选CAN总线报文不是所述节点所需要的CAN总线报文。

可选的，主控制器还用于检测各节点的工作状态：

统计同一节点向CAN总线发送数据的时间间隔，当时间间隔大于等于第一预设值时，确定该节点处于异常状态；

或者，

从节点向CAN总线发送数据的时间开始计时，当经过一预设时间后，该节点未向CAN总线发送数据，确定该节点处于异常状态；

或者

统计同一节点向CAN总线发送数据的时间间隔，当时间间隔小于等于第二预设值时，确定该节点处于异常状态。

可选的，节点包括CAN控制器，所述CAN控制器包括：

边缘检测单元，用于检测从CAN串行输入端输入的串行信号的边缘；

控制单元，用于接收边缘检测单元的信号输出，获取输入控制信号的边缘检测信号，确定控制信号是否被输入；

重新同步单元，用于根据CAN协议执行所述控制单元的输出信号，实现重新同步的功能；

所述控制单元包括与非门，用于在具有所述边缘检测信号输入；和逆变器，用于将输入与非门的信号输入到所述重新同步单元；

电源模块以及与所述电源模块连接的ARM模块和FPGA模块，所述ARM模块包括至少一个第一IO端口和至少一个第二IO端口，每个所述第一IO端口与第一光耦隔离电路的一端连接，每个所述第一光耦隔离电路的另一端用于与光纤通讯端口连接；所述FPGA模块与所述ARM模块的第二IO端口连接，所述ARM模块接收所述光纤通讯端口传输的原始数据，并对所述原始数据进行存储与处理，并通过所述第二IO端口发送至所述FPGA模块，以使所述FPGA模块对接收的所述处理数据进行逻辑运算并转发；

所述ARM模块包括：处理芯片以及与所述处理芯片连接的一晶振电路；其中，所述处理芯片包括端口XTAL1和端口XTAL2；所述晶振电路，包括晶振芯片、第一电容、第二电容和第一电阻，所述晶振芯片包括端口OE和端口OUT，所述端口OE、所述第一电容的一端和所述第一电阻的一端均与所述端口XTAL1连接，所述端口OUT、所述第二电容的一端以及所述第一电阻的另一端均与所述端口XTAL2连接，所述第一电容的另一端和第二电容的另一端均接地；

所述电源模块包括第一电压输出端、第二电压输出端和与所述处理芯片连接的一电容滤波电路，所述电容滤波电路，用于滤除所述电源模块输出的高频电压，包括第一电容滤波子电路和第二电容滤波子电路，所述第一电容滤波子电路的一端接所述第一电压输出端和所述处理芯片，另一端接地，所述第二电容滤波子电路的一端接所述第二电压输出端，另一端接地；

所述第一光耦隔离电路包括：第一TLP芯片以及与所述第一TLP芯片连接的第二电阻、第三电阻、第一开关和第二开关，所述第一TLP芯片包括第一VO端口和第一VF-端口，所述第二电阻、所述第一开关和所述第二开关的一端均与所述第一VO端口连接，所述第二电阻的另一端与所述电源模块的第一电压输出端连接，所述第一开关和所述第二开关的另一端与所述ARM模块连接，所述第三电阻的一端与所述第一VF-端口连接，所述第三电阻的另一端通过三个并联的开关与所述光纤通讯端口连接；

所述FPGA模块与第二光耦隔离电路连接，所述第二光耦隔离电路包括：第二TLP芯片以及与所述第二TLP芯片连接的第四电阻和第五电阻，所述第二TLP芯片包括第二VF-端口和第二VO端口，所述第四电阻的一端与所述第二VF-端口连接，另一端与所述FPGA模块连接，所述第五电阻的一端与所述第二VO端口连接，另一端与所述电源模块连接。

可选的，主控制模块包括：

壳体，所述主控制和CAN总线驱动器都设置在所述壳体内，在所述壳体两侧靠近底端位置分别设置有一个空腔，所述空腔两侧分别设置有一个阶梯型孔，阶梯型孔靠近所述空腔一端的直径小于远离所述空腔一端的直径；

两个卷取轴，分别设置在所述壳体两侧的空腔内且所述卷取轴的两端分别套设在其设置的空腔的两侧的阶梯型孔内；

多个卷取弹簧，所述卷取弹簧设置在所述阶梯型孔内且位于所述阶梯型孔远离所述空腔的一端，所述卷取弹簧的一端与所述卷取轴固定连接，另一端与所述阶梯型孔的内壁固定连接；

一对固定带，所述固定带分别与设置在所述壳体两侧空腔内的卷取轴固定连接；一条固定带上设置有公魔术贴，另一条固定带上设置有母魔术贴，所述公魔术贴和所述母魔术贴对应设置。

第一阻隔体，设置于所述空腔开口处；

第二阻隔体，设置在所述固定带的末端，所述第一阻隔体宽度和第二阻隔体厚度之和大于所述空腔开口的宽度。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为本发明实施例中一种低成本多主总线通信控制***的示意图；

图2为本发明实施例中一种主控制和CAN总线驱动器的信号示意图；

图3为本发明实施例中一种冲突检测与仲裁的流程图；

图4为本发明实施例中一种主控制模块的示意图；

图5为本发明实施例中又一种主控制模块的示意图；

图6为图4的A处放大图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

本发明提供一种低成本多主总线通信控制***，如图1所示，包括：

至少一个节点11，所述各节点能够独立完成相应的数据处理和实现与CAN总线之间的通信功能；

主控制模块12，能够监测***的工作状态并且有效地控制***的运行；

所述主控制模块包括：

主控制器，

CAN总线驱动器，与所述主控制器连接，用于总线收发器；

所述CAN总线驱动器的两个输出端CANH和CANL与物理总线相连，所述输出端CANH的状态包括高电平或悬浮状态，输出端CANL端包括低电平或悬浮状态；

当多个节点同时向CAN总线发送数据时，主控制器采用相应的仲裁机制分配节点的发送顺序，从而避免总线短路和节点损坏；

当某一节点发送数据到CAN总线时，其他所有节点都会接收该数据。

上述低成本多主总线通信控制***的工作原理及有益效果为：

通过主控制器软件实现总线的冲突检测以及仲裁，主要冲突检测以及仲裁流程见图3所示，省去专门的总线控制器，既节省成本又提高效率。

在硬件上选择CAN总线驱动器做为总线收发器跨过CAN总线控制器直接与主控制器连接，主控制器输出EN信号控制总线收发器，如图2中的示意图所示。收发器的两个输出端CANH和CANL与物理总线相连，而CANH端的状态只能是高电平或悬浮状态，CANL端只能是低电平或悬浮状态。这就保证不会出现像在RS－485网络中，当***有错误，出现多节点同时向总线发送数据时，导致总线呈现短路，从而损坏某些节点的现象。

可选的，当多个节点同时向CAN总线发送数据时，主控制器采用相应的仲裁机制分配节点的发送顺序包括：

当总线上同时有两个及以上节点向总线发送数据时；

判断按位发出的数据如果与环回接收到的数据是否一致；

若不一致时，如果按位发出的数据是1，而环回收到的数据是0，那么总线被更高优先级的其他节点占用，则该节点发送数据暂存缓冲器内，进入到接收状态，直到高优先级节点数据发送完成，也就是该节点接收完成，再重新判断进入到发送状态把缓冲器内数据发送出去；

如果按位发出去的数据是0，而环回收到的数据是1，那么该节点总线收发器有故障，数据没能体现在总线上，那么程序屏蔽本节点的数据发送功能。

通过上述方法，实现当总线上任何一个节点发送数据到总线上时，其他所有节点都会接收，所以当本节点处于接收状态时，自身是不会发送数据的，也就不会造成总线冲突。

当总线上同时有两个节点向总线发送数据时，就需要冲突检测和仲裁。程序判断按位发出的数据如果与环回接收到的数据一致，那么总线状态正常；如果按位发出的数据是1，而环回收到的数据是0，那么总线被更高优先级的其他节点占用，本节点发送数据暂存缓冲器内，进入到接收状态，直到高优先级节点数据发送完成，也就是本节点接收完成，再重新判断进入到发送状态把缓冲器内数据发送出去；如果按位发出去的数据是0，而环回收到的数据是1，那么说明本节点总线收发器有故障，数据没能体现在总线上，那么程序屏蔽本节点的数据发送功能，防止影响到总线上的其他节点。

可选的，当CAN总线的空闲时间超过3个位的时间，对各个节点发送校验脉冲并接受各个节点对于所述校验脉冲发送回来的应答脉冲；

将接受的应答脉冲与预存的应答脉冲进行匹配，当匹配不符时，发送复位命令到该节点，该节点接收到复位命令后进行复位；

当某一节点向CAN总线发送数据时，暂停向各个节点发送校验脉冲，当CAN总线的空闲时间再次超过3个位的时间时继续向各个节点发送校验脉冲；

从某一节点向CAN总线发送数据时开始计时，当时间超过一个预设值时，发送强制中断命令到该节点，该节点接收到强制中断命令后将剩余的待发送数据存入报文缓存装置中，当CAN总线空闲时，再将报文缓存装置中的剩余的待发送数据向CAN总线发送；

应答脉冲与预存的应答脉冲进行匹配具体包括：

当CAN总线的空闲时间超过3个位的时间，依次对所有节点发送校验脉冲,其中，对第i个节点发送的校验脉冲函数为f_i(t)，其中第i个节点均有其对应的传递函数G_i(s)，校验脉冲函数是时域里的函数，传递函数为频域里的函数；将校验脉冲函数进行拉普拉斯变换，然后对应节点频域内的应答脉冲函数为频域内的校验脉冲函数乘以其对应的传递函数，再将求出的频域内的应答脉冲进行拉普拉斯反变换，得到时域内的应答脉冲函数：

其中

为第i个节点对于所述校验脉冲发送回来的应答脉冲函数；

预存的应答脉冲是根据预设的一个标准节点进行上述方法求取得到的，将这个预存的应答脉冲记做

那么对于

与

的匹配，利用抽样的方法将

与

抽样，使其变成两个n维向量记做

和

其中k＝1,2,3,…,n；n是指抽样的总次数；然后计算第i个节点与标准节点向量化后的整体相似度X_i，计算公式如下：

当所述X_i小于第一预设相似度阈值(例如98％)时，判定所述第i个节点的应答脉冲与预存的应答脉冲匹配不相符；

当所述X_i等于或大于所述第一预设相似度阈值(例如98％)时，按照如下公式计算第i个节点对应的应答脉冲抽样后的第k个元素与标准节点抽样后的对应元素的相似程度，记做Y_i(k)，其中，元素是指脉冲中的单个脉冲信号；

当Y_i(k)等于或大于第二预设相似度阈值(例如95％)时，判定所述第i个节点的应答脉冲与预存的应答脉冲匹配相符；其中，第二预设相似度阈值小于第一预设相似度阈值。

通过利于总线空闲时间对各个节点进行状态确认，有效监控***的有效运行。

可选的，当某一节点发送数据到总线时，其他所有节点都会接收该数据包括：

节点向CAN总线发送数据包括目标报文，所述目标报文包括目标ID信息；

其他节点在接收到该数据时，将数据中的目标ID信息与本节点的ID信息子集进行比对，其中本节点的ID信息子集包括本节点所有设备的ID信息；当在ID信息子集未找到数据中的目标ID信息，丢弃接收到的数据；当在ID信息子集找到数据中的目标ID信息时，将接收到的数据发送给目标设备。

实现节点与节点之间的通讯，当某个节点向总线发送数据时，其他节点通过上述方法确认是不是发送给自己。

可选的，所述节点包括报文缓存装置；

预先为各个节点报文缓存装置分配编号，并建立报文缓存装置的编号与ID信息子集的对应关系，其中，一个ID信息子集由一个报文缓存装置中所需要缓存的所有CAN总线报文中的ID信息组成；

当待筛选的CAN总线报文存储至报文缓存装置后，提取所述报文缓存装置的编号，依据所述报文缓存装置的编号，以及报文缓存装置的编号与ID信息子集的对应关系，确定ID信息子集；

将所述待筛选CAN总线报文中的ID信息逐一与所述ID信息子集中ID信息进行比较；

当在所述ID信息子集中找到与所述待筛选CAN总线报文中的ID信息相同的ID信息时，确定所述待筛选CAN总线报文为所述节点所需要的CAN总线报文，并停止遍历ID信息子集中未进行比较的ID信息；

当未在所述ID信息子集中找到与所述待筛选CAN总线报文中的ID信息相同的ID信息时，确定所述待筛选CAN总线报文不是所述节点所需要的CAN总线报文。

为实现主控制器检测各节点的工作状态，可选的，主控制器还用于检测各节点的工作状态：

统计同一节点向CAN总线发送数据的时间间隔，当时间间隔大于等于第一预设值时，确定该节点处于异常状态；

或者，

从节点向CAN总线发送数据的时间开始计时，当经过一预设时间后，该节点未向CAN总线发送数据，确定该节点处于异常状态；

或者

统计同一节点向CAN总线发送数据的时间间隔，当时间间隔小于等于第二预设值时，确定该节点处于异常状态。

为实现各节点能够独立完成相应的数据处理和实现与CAN总线之间的通信功能，可选的，节点包括CAN控制器，所述CAN控制器包括：

边缘检测单元，用于检测从CAN串行输入端输入的串行信号的边缘；

控制单元，用于接收边缘检测单元的信号输出，获取输入控制信号的边缘检测信号，确定控制信号是否被输入；

重新同步单元，用于根据CAN协议执行所述控制单元的输出信号，实现重新同步的功能；

所述控制单元包括与非门，用于在具有所述边缘检测信号输入；和逆变器，用于将输入与非门的信号输入到所述重新同步单元；

电源模块以及与所述电源模块连接的ARM模块和FPGA模块，所述ARM模块包括至少一个第一IO端口和至少一个第二IO端口，每个所述第一IO端口与第一光耦隔离电路的一端连接，每个所述第一光耦隔离电路的另一端用于与光纤通讯端口连接；所述FPGA模块与所述ARM模块的第二IO端口连接，所述ARM模块接收所述光纤通讯端口传输的原始数据，并对所述原始数据进行存储与处理，并通过所述第二IO端口发送至所述FPGA模块，以使所述FPGA模块对接收的所述处理数据进行逻辑运算并转发；

所述ARM模块包括：处理芯片以及与所述处理芯片连接的一晶振电路；其中，所述处理芯片包括端口XTAL1和端口XTAL2；所述晶振电路，包括晶振芯片、第一电容、第二电容和第一电阻，所述晶振芯片包括端口OE和端口OUT，所述端口OE、所述第一电容的一端和所述第一电阻的一端均与所述端口XTAL1连接，所述端口OUT、所述第二电容的一端以及所述第一电阻的另一端均与所述端口XTAL2连接，所述第一电容的另一端和第二电容的另一端均接地；

所述电源模块包括第一电压输出端、第二电压输出端和与所述处理芯片连接的一电容滤波电路，所述电容滤波电路，用于滤除所述电源模块输出的高频电压，包括第一电容滤波子电路和第二电容滤波子电路，所述第一电容滤波子电路的一端接所述第一电压输出端和所述处理芯片，另一端接地，所述第二电容滤波子电路的一端接所述第二电压输出端，另一端接地；

所述第一光耦隔离电路包括：第一TLP芯片以及与所述第一TLP芯片连接的第二电阻、第三电阻、第一开关和第二开关，所述第一TLP芯片包括第一VO端口和第一VF-端口，所述第二电阻、所述第一开关和所述第二开关的一端均与所述第一VO端口连接，所述第二电阻的另一端与所述电源模块的第一电压输出端连接，所述第一开关和所述第二开关的另一端与所述ARM模块连接，所述第三电阻的一端与所述第一VF-端口连接，所述第三电阻的另一端通过三个并联的开关与所述光纤通讯端口连接；

所述FPGA模块与第二光耦隔离电路连接，所述第二光耦隔离电路包括：第二TLP芯片以及与所述第二TLP芯片连接的第四电阻和第五电阻，所述第二TLP芯片包括第二VF-端口和第二VO端口，所述第四电阻的一端与所述第二VF-端口连接，另一端与所述FPGA模块连接，所述第五电阻的一端与所述第二VO端口连接，另一端与所述电源模块连接。

为方便主控制模块在使用时的安装，可选的，如图4、5和6所示，主控制模块包括：

壳体21，所述主控制和CAN总线驱动器都设置在所述壳体21内，在所述壳体21两侧靠近底端位置分别设置有一个空腔22，所述空腔22两侧分别设置有一个阶梯型孔24，阶梯型孔24靠近所述空腔22一端的直径小于远离所述空腔22一端的直径；

两个卷取轴23，分别设置在所述壳体21两侧的空腔22内且所述卷取轴23的两端分别套设在其设置的空腔22的两侧的阶梯型孔24内；

多个卷取弹簧25，所述卷取弹簧25设置在所述阶梯型孔24内且位于所述阶梯型孔24远离所述空腔23的一端，所述卷取弹簧25的一端与所述卷取轴23固定连接，另一端与所述阶梯型孔24的内壁固定连接；卷取弹簧25为圆形，一端在圆心位置附近，一端在圆的边缘处；卷取轴23与圆心位置附近的一端连接。

一对固定带26，所述固定带26分别与设置在所述壳体21两侧空腔内的卷取轴23固定连接；一条固定带26上设置有公魔术贴，另一条固定带26上设置有母魔术贴，所述公魔术贴和所述母魔术贴对应设置。

第一阻隔体27，设置于所述空腔22开口处；

第二阻隔体28，设置在所述固定带26的末端，所述第一阻隔体27宽度和第二阻隔体28厚度之和大于所述空腔22开口的宽度。

在使用时只需将这一对固定带向外拉，然后绕过设置在安装位置柱子，通过魔术贴将固定带贴在一起。当固定带向外拉时，带动卷取轴旋转，卷取轴带动弹簧，弹簧发生形变；当不需要固定后，弹簧会恢复形变，带动旋转轴转动，将固定带卷到卷取轴上。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种低成本多主总线通信控制***，其特征在于，包括：

至少一个节点，所述各节点能够独立完成相应的数据处理和实现与CAN总线之间的通信功能；

主控制模块，能够监测***的工作状态并且有效地控制***的运行；

所述主控制模块包括：

主控制器，

CAN总线驱动器，与所述主控制器连接，用于总线收发器；

所述CAN总线驱动器的两个输出端CANH和CANL与物理总线相连，所述输出端CANH的状态包括高电平或悬浮状态，输出端CANL端包括低电平或悬浮状态；

当多个节点同时向CAN总线发送数据时，主控制器采用相应的仲裁机制分配节点的发送顺序，从而避免总线短路和节点损坏；

当某一节点发送数据到CAN总线时，其他所有节点都会接收该数据；

当多个节点同时向CAN总线发送数据时，主控制器采用相应的仲裁机制分配节点的发送顺序包括：

当总线上同时有两个及以上节点向总线发送数据时；

判断按位发出的数据如果与环回接收到的数据是否一致；

若不一致时，如果按位发出的数据是1，而环回收到的数据是0，那么总线被更高优先级的其他节点占用，则该节点发送数据暂存缓冲器内，进入到接收状态，直到高优先级节点数据发送完成，也就是该节点接收完成，再重新判断进入到发送状态把缓冲器内数据发送出去；

如果按位发出去的数据是0，而环回收到的数据是1，那么该节点总线收发器有故障，数据没能体现在总线上，那么程序屏蔽本节点的数据发送功能。

2.如权利要求1所述的低成本多主总线通信控制***，其特征在于，当CAN总线的空闲时间超过3个位的时间，对各个节点发送校验脉冲并接受各个节点对于所述校验脉冲发送回来的应答脉冲；

将接受的应答脉冲与预存的应答脉冲进行匹配，当匹配不符时，发送复位命令到该节点，该节点接收到复位命令后进行复位；

当某一节点向CAN总线发送数据时，暂停向各个节点发送校验脉冲，当CAN总线的空闲时间再次超过3个位的时间时继续向各个节点发送校验脉冲；

从某一节点向CAN总线发送数据时开始计时，当时间超过一个预设值时，发送强制中断命令到该节点，该节点接收到强制中断命令后将剩余的待发送数据存入报文缓存装置中，当CAN总线空闲时，再将报文缓存装置中的剩余的待发送数据向CAN总线发送；

应答脉冲与预存的应答脉冲进行匹配具体包括：

当CAN总线的空闲时间超过3个位的时间，依次对所有节点均发送校验脉冲,其中，对第i个节点发送的校验脉冲函数为f_i(t)，其中第i个节点均有其对应的传递函数G_i(s)，校验脉冲函数是时域里的函数，传递函数为频域里的函数；将校验脉冲函数进行拉普拉斯变换，然后对应节点频域内的应答脉冲函数为频域内的校验脉冲函数乘以其对应的传递函数，再将求出的频域内的应答脉冲进行拉普拉斯反变换，得到时域内的应答脉冲函数：

其中

为第i个节点对于所述校验脉冲发送回来的应答脉冲函数；

预存的应答脉冲是根据预设的一个标准节点进行上述方法求取得到的，将这个预存的应答脉冲记做

那么对于

与

的匹配，利用抽样的方法将

与

抽样，使其变成两个n维向量记做

和

其中k＝1,2,3,…,n；n是指抽样的总次数；然后计算第i个节点与标准节点向量化后的整体相似度X_i，计算公式如下：

当所述X_i小于第一预设相似度阈值时，判定所述第i个节点的应答脉冲与预存的应答脉冲匹配不相符；

当所述X_i等于或大于所述第一预设相似度阈值时，按照如下公式计算第i个节点对应的应答脉冲抽样后的第k个元素与标准节点抽样后的对应元素的相似程度，记做Y_i(k)，其中，元素是指脉冲中的单个脉冲信号；

当Y_i(k)等于或大于第二预设相似度阈值时，判定所述第i个节点的应答脉冲与预存的应答脉冲匹配相符；其中，第二预设相似度阈值小于第一预设相似度阈值。

3.如权利要求1所述的低成本多主总线通信控制***，其特征在于，当某一节点发送数据到总线时，其他所有节点都会接收该数据包括：

节点向CAN总线发送数据包括目标报文，所述目标报文包括目标ID信息；

其他节点在接收到该数据时，将数据中的目标ID信息与本节点的ID信息子集进行比对，其中本节点的ID信息子集包括本节点所有设备的ID信息；当在ID信息子集未找到数据中的目标ID信息，丢弃接收到的数据；当在ID信息子集找到数据中的目标ID信息时，将接收到的数据发送给目标设备。

4.如权利要求1所述的低成本多主总线通信控制***，其特征在于，所述节点包括报文缓存装置；

预先为各个节点报文缓存装置分配编号，并建立报文缓存装置的编号与ID信息子集的对应关系，其中，一个ID信息子集由一个报文缓存装置中所需要缓存的所有CAN总线报文中的ID信息组成；

当待筛选的CAN总线报文存储至报文缓存装置后，提取所述报文缓存装置的编号，依据所述报文缓存装置的编号，以及报文缓存装置的编号与ID信息子集的对应关系，确定ID信息子集；

将所述待筛选CAN总线报文中的ID信息逐一与所述ID信息子集中ID信息进行比较；

当在所述ID信息子集中找到与所述待筛选CAN总线报文中的ID信息相同的ID信息时，确定所述待筛选CAN总线报文为所述节点所需要的CAN总线报文，并停止遍历ID信息子集中未进行比较的ID信息；

当未在所述ID信息子集中找到与所述待筛选CAN总线报文中的ID信息相同的ID信息时，确定所述待筛选CAN总线报文不是所述节点所需要的CAN总线报文。

5.如权利要求1所述的低成本多主总线通信控制***，其特征在于，所述主控制器还用于检测各节点的工作状态：

统计同一节点向CAN总线发送数据的时间间隔，当时间间隔大于等于第一预设值时，确定该节点处于异常状态；

或者，

从节点向CAN总线发送数据的时间开始计时，当经过一预设时间后，该节点未向CAN总线发送数据，确定该节点处于异常状态；

或者

统计同一节点向CAN总线发送数据的时间间隔，当时间间隔小于等于第二预设值时，确定该节点处于异常状态。

6.如权利要求1所述的低成本多主总线通信控制***，其特征在于，所述节点包括CAN控制器，所述CAN控制器包括：

边缘检测单元，用于检测从CAN串行输入端输入的串行信号的边缘；

控制单元，用于接收边缘检测单元的信号输出，获取输入控制信号的边缘检测信号，确定控制信号是否被输入；

重新同步单元，用于根据CAN协议执行所述控制单元的输出信号，实现重新同步的功能；

所述控制单元包括与非门，用于在具有所述边缘检测信号输入；和逆变器，用于将输入与非门的信号输入到所述重新同步单元；

电源模块以及与所述电源模块连接的ARM模块和FPGA模块，所述ARM模块包括至少一个第一IO端口和至少一个第二IO端口，每个所述第一IO端口与第一光耦隔离电路的一端连接，每个所述第一光耦隔离电路的另一端用于与光纤通讯端口连接；所述FPGA模块与所述ARM模块的第二IO端口连接，所述ARM模块接收所述光纤通讯端口传输的原始数据，并对所述原始数据进行存储与处理，并通过所述第二IO端口发送至所述FPGA模块，以使所述FPGA模块对接收的所述处理数据进行逻辑运算并转发；

所述ARM模块包括：处理芯片以及与所述处理芯片连接的一晶振电路；其中，所述处理芯片包括端口XTAL1和端口XTAL2；所述晶振电路，包括晶振芯片、第一电容、第二电容和第一电阻，所述晶振芯片包括端口OE和端口OUT，所述端口OE、所述第一电容的一端和所述第一电阻的一端均与所述端口XTAL1连接，所述端口OUT、所述第二电容的一端以及所述第一电阻的另一端均与所述端口XTAL2连接，所述第一电容的另一端和第二电容的另一端均接地；

所述电源模块包括第一电压输出端、第二电压输出端和与所述处理芯片连接的一电容滤波电路，所述电容滤波电路，用于滤除所述电源模块输出的高频电压，包括第一电容滤波子电路和第二电容滤波子电路，所述第一电容滤波子电路的一端接所述第一电压输出端和所述处理芯片，另一端接地，所述第二电容滤波子电路的一端接所述第二电压输出端，另一端接地；

所述第一光耦隔离电路包括：第一TLP芯片以及与所述第一TLP芯片连接的第二电阻、第三电阻、第一开关和第二开关，所述第一TLP芯片包括第一VO端口和第一VF-端口，所述第二电阻、所述第一开关和所述第二开关的一端均与所述第一VO端口连接，所述第二电阻的另一端与所述电源模块的第一电压输出端连接，所述第一开关和所述第二开关的另一端与所述ARM模块连接，所述第三电阻的一端与所述第一VF-端口连接，所述第三电阻的另一端通过三个并联的开关与所述光纤通讯端口连接；

所述FPGA模块与第二光耦隔离电路连接，所述第二光耦隔离电路包括：第二TLP芯片以及与所述第二TLP芯片连接的第四电阻和第五电阻，所述第二TLP芯片包括第二VF-端口和第二VO端口，所述第四电阻的一端与所述第二VF-端口连接，另一端与所述FPGA模块连接，所述第五电阻的一端与所述第二VO端口连接，另一端与所述电源模块连接。

7.如权利要求1所述的低成本多主总线通信控制***，其特征在于，所述主控制模块包括：

壳体，所述主控制和CAN总线驱动器都设置在所述壳体内，在所述壳体两侧靠近底端位置分别设置有一个空腔，所述空腔两侧分别设置有一个阶梯型孔，阶梯型孔靠近所述空腔一端的直径小于远离所述空腔一端的直径；

两个卷取轴，分别设置在所述壳体两侧的空腔内且所述卷取轴的两端分别套设在其设置的空腔的两侧的阶梯型孔内；

多个卷取弹簧，所述卷取弹簧设置在所述阶梯型孔内且位于所述阶梯型孔远离所述空腔的一端，所述卷取弹簧的一端与所述卷取轴固定连接，另一端与所述阶梯型孔的内壁固定连接；

一对固定带，所述固定带分别与设置在所述壳体两侧空腔内的卷取轴固定连接；一条固定带上设置有公魔术贴，另一条固定带上设置有母魔术贴，所述公魔术贴和所述母魔术贴对应设置；

第一阻隔体，设置于所述空腔开口处；

第二阻隔体，设置在所述固定带的末端，所述第一阻隔体宽度和第二阻隔体厚度之和大于所述空腔开口的宽度。

Images