CN109904112B - 半导体装置及其制造方法 - Google Patents

Abstract

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，方法包括：提供衬底结构，衬底结构包括：衬底；在衬底上的层间电介质层，层间电介质层具有延伸到衬底的沟槽，沟槽的侧壁上具有第一间隔物层，沟槽中具有彼此间隔开的第一鳍片和第二鳍片，第一鳍片和第二鳍片的表面上具有栅极电介质层；以及填充沟槽的栅极，栅极包括位于第一鳍片之上用于NMOS器件的第一栅极和位于第二鳍片之上用于PMOS器件的第二栅极；去除第一间隔物位于第二栅极的侧壁上的部分；在第二栅极的侧壁上形成第二间隔物；其中，第一间隔物包括介电常数小于5的电介质材料，第二间隔物包括介电常数大于10的电介质材料。

Description

半导体装置及其制造方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。

背景技术

随着半导体器件的关键尺寸的减小，在集成电路制造工艺中，逐渐采用鳍式场效应晶体管(FinFET)来替代平面器件。

在FinFET中，用于栅极的间隔物很重要。间隔物关系到器件的漏电、驱动电流等性能。

发明内容

本申请的一个目的在于提供一种半导体装置及其制造方法，能够兼顾NMOS器件和PMOS器件的性能。

根据本申请的一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的层间电介质层，所述层间电介质层具有延伸到所述衬底的沟槽，所述沟槽的侧壁上具有第一间隔物层，所述沟槽中具有彼此间隔开的第一鳍片和第二鳍片，所述第一鳍片和所述第二鳍片的表面上具有栅极电介质层；以及填充所述沟槽的栅极，所述栅极包括位于所述第一鳍片之上用于NMOS器件的第一栅极和位于所述第二鳍片之上用于PMOS器件的第二栅极；去除所述第一间隔物位于所述第二栅极的侧壁上的部分；在所述第二栅极的侧壁上形成第二间隔物；其中，所述第一间隔物包括介电常数小于5的电介质材料，所述第二间隔物包括介电常数大于10的电介质材料。

在一个实施例中，所述方法还包括：通过回刻工艺去除所述栅极的一部分，以形成凹槽；在所述凹槽中填充绝缘帽层。

在一个实施例中，所述方法还包括：去除所述第一间隔物的剩余部分，以形成用于第一栅极的空气间隔物。

在一个实施例中，所述绝缘帽层包括硅的氮化物。

在一个实施例中，通过旋涂的方式形成所述第二间隔物。

在一个实施例中，所述栅极包括金属栅极。

根据本申请的另一方面，提供了一种半导体装置，包括：衬底；在所述衬底上的层间电介质层，所述层间电介质层具有延伸到所述衬底的沟槽，所述沟槽中具有彼此间隔开的第一鳍片和第二鳍片，所述第一鳍片和所述第二鳍片的表面上具有栅极电介质层；以及填充所述沟槽的栅极，所述栅极包括位于所述第一鳍片之上的用于NMOS器件的第一栅极和位于所述第二鳍片之上用于PMOS器件的第二栅极；位于所述第一栅极与所述沟槽的侧壁之间的第一间隔物；位于所述第二栅极与所述沟槽的侧壁之间的第二间隔物；其中，所述第一间隔物包括介电常数小于5的电介质材料，所述第二间隔物包括介电常数大于10的电介质材料。

在一个实施例中，所述装置还包括在所述栅极上的绝缘帽层；所述第一间隔物还位于所述绝缘帽层与所述沟槽的侧壁之间，所述第二间隔物还位于所述绝缘帽层与所述沟槽的侧壁之间。

在一个实施例中，所述绝缘帽层包括硅的氮化物。

在一个实施例中，所述栅极包括金属栅极。

根据本申请的又一方面，提供了一种半导体装置，包括：衬底；在所述衬底上的层间电介质层，所述层间电介质层具有延伸到所述衬底的沟槽，所述沟槽中具有彼此间隔开的第一鳍片和第二鳍片，所述第一鳍片和所述第二鳍片的表面上具有栅极电介质层；以及填充所述沟槽的栅极，所述栅极包括位于所述第一鳍片之上的用于NMOS器件的第一栅极和位于所述第二鳍片之上用于PMOS器件的第二栅极；位于所述第一栅极与所述沟槽的侧壁之间的空气间隔物；位于所述第二栅极与所述沟槽的侧壁之间的第二间隔物；其中，所述第二间隔物包括介电常数大于10的电介质材料。

在一个实施例中，所述装置还包括在所述栅极上的绝缘帽层；所述空气间隔物还位于所述绝缘帽层与所述沟槽的侧壁之间，所述第二间隔物还位于所述绝缘帽层与所述沟槽的侧壁之间。

在一个实施例中，所述绝缘帽层包括硅的氮化物。

在一个实施例中，所述栅极包括金属栅极。

本申请实施例的制造方法在用于NMOS器件的第一栅极的侧壁上形成了介电常数小于5的第一间隔物，在用于PMOS器件的第二栅极的侧壁上形成了介电常数大于10的第二间隔物。第一间隔物有利于减小NMOS器件的寄生电容，第二间隔物有利于减小PMOS器件的串联电阻，提高PMOS器件的驱动电流。

通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：

图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图；

图2A示出了根据本申请一个实施例的衬底结构的俯视示意图；

图2B示出了沿着图2A所示B-B’截取的截面示意图；

图3A示出了根据本申请一个实施例的去除第一间隔物位于第二栅极的侧壁上的部分的俯视示意图；

图3B示出了沿着图3A所示B-B’截取的截面示意图；

图4A示出了根据本申请一个实施例的形成第二间隔物的俯视示意图；

图4B示出了沿着图4A所示B-B’截取的截面示意图；

图5A示出了根据本申请另一个实施例的半导体装置的制造方法的一个阶段的俯视示意图；

图5B示出了沿着图5A所示B-B’截取的截面示意图；

图6A示出了根据本申请另一个实施例的半导体装置的制造方法的一个阶段的俯视示意图；

图6B示出了沿着图6A所示B-B’截取的截面示意图；

图7A示出了根据本申请另一个实施例的半导体装置的制造方法的一个阶段的俯视示意图；

图7B示出了沿着图7A所示B-B’截取的截面示意图。

具体实施方式

现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。

以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。

应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。

图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图。

如图1所示，首先，在步骤102，提供衬底结构。

图2A示出了根据本申请一个实施例的衬底结构的俯视示意图。图2B示出了沿着图2A所示B-B’截取的截面示意图。

参见图2A和图2B，衬底结构包括衬底201和在衬底201上的层间电介质层202。

衬底201例如可以是硅衬底、锗衬底等元素半导体衬底，或者可以是砷化镓等化合物半导体衬底等。层间电介质层202例如可以是硅的氧化物等。

层间电介质层202具有延伸到衬底201的沟槽203。沟槽203的侧壁上具有第一间隔物层204。这里，第一间隔物204包括介电常数小于5(例如2、3、4)的电介质材料。沟槽203中具有彼此间隔开的第一鳍片和第二鳍片，第一鳍片和第二鳍片的表面上具有栅极电介质层，例如硅的氧化物等。注意，为了突出本申请的重点，图2A和图2B并未示出第一鳍片、第二鳍片以及栅极电介质层。

衬底结构还包括填充沟槽203的栅极205，例如金属栅极。栅极205可以包括位于第一鳍片之上用于NMOS器件的第一栅极215和位于第二鳍片之上用于PMOS器件的第二栅极225。应理解，第一栅极215和第二栅极225可以一体设置。在一个实施例中，第一鳍片和第二鳍片可以基本平行，栅极205可以同时横跨在第一鳍片和第二鳍片上。

接下来，在步骤104，去除第一间隔物204位于第二栅极225的侧壁上的部分，如图3A和图3B所示。

图3A示出了根据本申请一个实施例的去除第一间隔物位于第二栅极的侧壁上的部分的俯视示意图。图3B示出了沿着图3A所示B-B’截取的截面示意图。在去除第一间隔物204位于第二栅极225的侧壁上的部分后，在层间电介质层202和第二栅极225之间形成了间隙。

之后，在步骤106，在第二栅极225的侧壁上(也即，层间电介质层202和第二栅极225之间的间隙中)形成第二间隔物401，如图4A和图4B所示。

图4A示出了根据本申请一个实施例的形成第二间隔物的俯视示意图。图4B示出了沿着图4A所示B-B’截取的截面示意图。

这里，第二间隔物401包括介电常数大于10(例如12、14、16、20等)的电介质材料。优选地，为了避免在第二间隔物401中形成空洞，可以通过旋涂(spin on)的方式形成第二间隔物401。

本实施例的制造方法在用于NMOS器件的第一栅极的侧壁上形成了第一间隔物，在用于PMOS器件的第二栅极的侧壁上形成了第二间隔物。第一间隔物有利于减小NMOS器件的寄生电容，第二间隔物有利于减小PMOS器件的串联电阻，提高PMOS器件的驱动电流。

图5A-图7B示出了根据本申请另一个实施例的半导体装置的制造方法的各个阶段的示意图。

在执行图2A-图4B所示工艺之后，还可以进行图5A-图7B所示工艺。

首先，如图5A和图5B所示，可以通过回刻工艺去除栅极205的一部分，以形成凹槽501。

之后，如图6A和图6B所示，在凹槽501中填充绝缘帽层601。绝缘帽层601优选包括硅的氮化物，例如氮化硅等。绝缘帽层601可以避免后续在源区和漏区形成的接触孔与栅极205相连，从而更好地避免短路现象的发生。

之后，如图7A和图7B所示，还可以去除第一间隔物204的剩余部分，以形成用于第一栅极215的空气间隔物701。空气间隔物701有助于增大NMOS器件的驱动电流。

本申请还提供了一种半导体装置，参见图4A和图4B，半导体装置包括：

衬底201；

在衬底201上的层间电介质层202，层间电介质层202具有延伸到衬底201的沟槽203，沟槽203中具有彼此间隔开的第一鳍片和第二鳍片，第一鳍片和第二鳍片的表面上具有栅极电介质层；以及

填充沟槽203的栅极205(例如金属栅极)，栅极205包括位于第一鳍片之上的用于NMOS器件的第一栅极215和位于第二鳍片之上用于PMOS器件的第二栅极225；

位于第一栅极215与沟槽203的侧壁之间的第一间隔物204，第一间隔物204包括介电常数小于5的电介质材料；以及

位于第二栅极225与沟槽203的侧壁之间的第二间隔物401，第二间隔物401包括介电常数大于10的电介质材料。

在一个实施例中，半导体装置还可以包括在栅极205上的绝缘帽层601，例如硅的氮化物等，参见图6A和图6B所示。第一间隔物204还位于绝缘帽层601与沟槽203的侧壁之间，并且第二间隔物401还位于绝缘帽层601与沟槽203的侧壁之间。

本申请还提供了另一种半导体装置，参见图7A和图7B，半导体装置包括：

衬底201；

在衬底201上的层间电介质层202，层间电介质层具有延伸到衬底201的沟槽203，沟槽203中具有彼此间隔开的第一鳍片和第二鳍片，第一鳍片和第二鳍片的表面上具有栅极电介质层；以及

填充沟槽203的栅极205(例如金属栅极)，栅极205包括位于第一鳍片之上的用于NMOS器件的第一栅极215和位于第二鳍片之上用于PMOS器件的第二栅极225；

位于第一栅极215与沟槽203的侧壁之间的空气间隔物701，第一间隔物204包括介电常数小于5的电介质材料；以及

位于第二栅极215与沟槽203的侧壁之间的第二间隔物401，第二间隔物401包括介电常数大于10的电介质材料。

在一个实施例中，半导体装置还可以包括在栅极205上的绝缘帽层601，例如硅的氮化物等，参见图7A和图7B所示。第一间隔物204还位于绝缘帽层601与沟槽203的侧壁之间，第二间隔物401还位于绝缘帽层601与沟槽203的侧壁之间。

至此，已经详细描述了根据本申请实施例的半导体装置及其制造方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。

Claims (14)

1.一种半导体装置的制造方法，其特征在于，包括：

提供衬底结构，所述衬底结构包括：

衬底；

在所述衬底上的层间电介质层，所述层间电介质层具有延伸到所述衬底的沟槽，所述沟槽的侧壁上具有第一间隔物，所述沟槽中具有彼此间隔开的第一鳍片和第二鳍片，所述第一鳍片和所述第二鳍片的表面上具有栅极电介质层；以及

填充所述沟槽的栅极，所述栅极包括位于所述第一鳍片之上用于NMOS器件的第一栅极和位于所述第二鳍片之上用于PMOS器件的第二栅极，其中，所述第一间隔物包括彼此邻接的位于所述第一栅极的侧壁上的部分和位于所述第二栅极的侧壁上的部分；

去除所述第一间隔物位于所述第二栅极的侧壁上的部分；

在所述第二栅极的侧壁上形成位于所述第二栅极和所述沟槽的侧壁之间的第二间隔物；

其中，所述第一间隔物包括介电常数小于5的电介质材料，所述第二间隔物包括介电常数大于10的电介质材料。

2.根据权利要求1所述的方法，其特征在于，还包括：

通过回刻工艺去除所述栅极的一部分，以形成凹槽；

在所述凹槽中填充绝缘帽层。

3.根据权利要求2所述的方法，其特征在于，还包括：

去除所述第一间隔物的剩余部分，以形成用于第一栅极的空气间隔物。

4.根据权利要求2所述的方法，其特征在于，所述绝缘帽层包括硅的氮化物。

5.根据权利要求1所述的方法，其特征在于，通过旋涂的方式形成所述第二间隔物。

6.根据权利要求1所述的方法，其特征在于，

所述栅极包括金属栅极。

7.一种半导体装置，其特征在于，包括：

衬底；

在所述衬底上的层间电介质层，所述层间电介质层具有延伸到所述衬底的沟槽，所述沟槽中具有彼此间隔开的第一鳍片和第二鳍片，所述第一鳍片和所述第二鳍片的表面上具有栅极电介质层；以及

填充所述沟槽的栅极，所述栅极包括位于所述第一鳍片之上的用于NMOS器件的第一栅极和位于所述第二鳍片之上用于PMOS器件的第二栅极；

位于所述第一栅极的侧壁上、且位于所述第一栅极与所述沟槽的侧壁之间的第一间隔物；

位于所述第二栅极的侧壁上、且位于所述第二栅极与所述沟槽的侧壁之间的第二间隔物；

其中，所述第一间隔物包括介电常数小于5的电介质材料，所述第二间隔物包括介电常数大于10的电介质材料。

8.根据权利要求7所述的装置，其特征在于，还包括在所述栅极上的绝缘帽层；

所述第一间隔物还位于所述绝缘帽层与所述沟槽的侧壁之间，所述第二间隔物还位于所述绝缘帽层与所述沟槽的侧壁之间。

9.根据权利要求8所述的装置，其特征在于，所述绝缘帽层包括硅的氮化物。

10.根据权利要求7所述的装置，其特征在于，

所述栅极包括金属栅极。

11.一种半导体装置，其特征在于，包括：

衬底；

在所述衬底上的层间电介质层，所述层间电介质层具有延伸到所述衬底的沟槽，所述沟槽中具有彼此间隔开的第一鳍片和第二鳍片，所述第一鳍片和所述第二鳍片的表面上具有栅极电介质层；以及

填充所述沟槽的栅极，所述栅极包括位于所述第一鳍片之上的用于NMOS器件的第一栅极和位于所述第二鳍片之上用于PMOS器件的第二栅极；

位于所述第一栅极与所述沟槽的侧壁之间的空气间隔物；

位于所述第二栅极的侧壁上、且位于所述第二栅极与所述沟槽的侧壁之间的第二间隔物；

其中，所述第二间隔物包括介电常数大于10的电介质材料。

12.根据权利要求11所述的装置，其特征在于，还包括在所述栅极上的绝缘帽层；

所述空气间隔物还位于所述绝缘帽层与所述沟槽的侧壁之间，所述第二间隔物还位于所述绝缘帽层与所述沟槽的侧壁之间。

13.根据权利要求12所述的装置，其特征在于，所述绝缘帽层包括硅的氮化物。

14.根据权利要求11所述的装置，其特征在于，

所述栅极包括金属栅极。

Images