CN109902492B - 集成电路外部存储器中写加密信息集合的方法和集成电路 - Google Patents

集成电路外部存储器中写加密信息集合的方法和集成电路 Download PDF

Info

Publication number
CN109902492B
CN109902492B CN201811333225.3A CN201811333225A CN109902492B CN 109902492 B CN109902492 B CN 109902492B CN 201811333225 A CN201811333225 A CN 201811333225A CN 109902492 B CN109902492 B CN 109902492B
Authority
CN
China
Prior art keywords
address
integrated circuit
external memory
encryption
encrypted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811333225.3A
Other languages
English (en)
Other versions
CN109902492A (zh
Inventor
D·达维德斯卡
N·安奎特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Rousset SAS
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS, STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN109902492A publication Critical patent/CN109902492A/zh
Application granted granted Critical
Publication of CN109902492B publication Critical patent/CN109902492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/14—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms
    • H04L9/16—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms the keys or algorithms being changed during operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2125—Just-in-time application of countermeasures, e.g., on-the-fly decryption, just-in-time obfuscation or de-obfuscation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

本文公开了集成电路外部存储器中写加密信息集合的方法和集成电路。一种用于将用于由集成电路的处理单元处理的信息集合写入集成电路外部的外部存储器中的方法，包括：在集成电路内生成加密密钥；针对旨在被写入外部存储器的地址处的每个信息项，首先使用加密密钥通过第一加密/解密电路来在集成电路内加密地址，以获得加密的地址；其次使用加密的地址使用第二加密/解密电路来在集成电路内加密信息项，以获得加密的信息项；以及将加密的信息项写入外部存储器的地址，其中外部存储器在写入过程期间不能在同一地址被写入两次。

Description

集成电路外部存储器中写加密信息集合的方法和集成电路
相关申请的交叉引用
本申请要求于2017年12月11日提交的法国申请No.1761921的权益，该申请通过引用并入本文。
技术领域
本公开总体上涉及信息的加密和解密，并且在特定实施例中涉及用于在集成电路的外部存储器中写入加密信息集合(例如，程序代码)的方法和相应的集成电路。
背景技术
将加密的程序代码存储在包含处理单元的集成电路外部的外部存储器中使得加密和存储过程更容易受到特别地尝试取回加密密钥的故障注入攻击的影响。
因此，需要使这种加密和存储过程在面对这种攻击时更加鲁棒。
此外，期望鲁棒性增加以与加密过程的低延迟兼容，尤其是当该过程在运行中(onthe fly)被执行时。
发明内容
根据一个实施例，提供了满足这种鲁棒性需求同时提供低延迟的措施。
根据一个方面，因此提供了一种用于写入特别是在运行中的信息的方法，该信息例如是旨在由集成电路的处理单元(例如，微控制器)运行的程序代码，写入操作在集成电路外部的外部存储器中执行。
该方法包括，在开始写入信息的过程之前，在集成电路内例如但非限制地是随机地生成加密密钥。
该方法还包括在写入过程期间，针对旨在被写入存储器的地址处的每个信息项(例如，代码数据)，使用密钥通过第一加密/解密电路(例如，执行AES类型的对称加密算法的电路)来在集成电路内加密该地址以获得加密分析的第一操作。
该方法还包括使用加密的地址使用第二加密/解密电路来在集成电路内加密信息项的第二操作、以及将加密的信息项写入该地址处的操作，存储器不能够在写入过程期间在同一地址处被写入两次。
因此，通过在写入信息(例如，程序代码)的过程期间防止存储器在同一地址处被写入两次，可以防止恶意第三方修改写入过程以在同一地址处连续写入多个不同数据以获得加密密钥。
因此，可以在运行中写入鲁棒地加密的信息集合(例如，程序代码)，这种生成地址的操作被配置为使得存储器在写入过程期间不能在同一地址处被写入两次，以对写入过程的延迟影响很小或甚至没有影响。
在写入过程期间防止存储器在同一地址处被写入两次的一种特别简单的方法包括：在初始地址处写入第一信息项，然后在每个写入数据的操作之后递增地址。
然而，以严格递增模式写入存储器仅是一个非限制性示例。
例如，完全可能提供存储所使用的连续地址的表和在当前地址处寻址存储器之前检查该地址是否已在表中的电路。
此外，当该信息集合(例如，程序代码)旨在被写入存储器的地址范围中时，特别有利的是，一旦在写入过程中使用了该范围的所有地址，则禁止使用刚才使用过的加密密钥在存储器中写入的任何新的操作。
除了可以有利地随机生成加密密钥的这一事实之外，优选的是，仍然为了增加写入该信息集合(例如，程序代码)稳健性，在每个新的写入过程之前(例如，当程序代码要被修改或更新时)生成新的加密密钥。
外部存储器可以是易失性存储器或非易失性存储器，例如闪存。
此外，有利的是，为了解密该信息集合(例如，存储器代码)，将加密密钥存储在集成电路内部的内部存储器中，例如存储在受保护的存储器中。
根据另一方面，提供了一种用于处理特别是在运行中的信息集合的方法，例如，一种用于由集成电路的处理单元运行程序代码的方法，该信息集合(例如，程序代码的代码数据)已经根据如上定义的方法被写入集成电路外部的外部存储器中。
然后，针对存储在外部存储器的地址处并且旨在被加载到处理单元中的每个信息项，该处理方法包括使用密钥通过第一加密/解密电路来在集成电路内加密该地址以获得加密的地址的第一操作、读取在外部存储器中存储在该地址处的加密的信息项的操作、使用加密的地址使用第二加密/解密电路来在集成电路内解密加密的信息项的操作、以及将解密的数据加载到处理单元的寄存器中的操作。如果信息项是数据，则该寄存器可以是数据寄存器，或者如果信息项是程序代码的指令或代码数据，则该寄存器可以是指令寄存器。
根据另一方面，提供了一种设备，其包括包含处理单元的集成电路和在集成电路外部的外部存储器。该集成电路包括：用于接收信息集合(例如，程序代码)的信息输入，该信息集合旨在被写入外部存储器中以便稍后由处理单元处理，例如运行；被配置为生成加密密钥的生成电路；被配置为针对旨在被写入存储器中的每个信息项而生成存储器的地址并且在写入程序代码的过程中不生成同一地址两次的寻址电路；被配置为执行使用密钥来加密地址以获得加密的地址的第一操作的第一加密/解密电路；被配置为执行使用加密的地址来加密信息项的第二操作的第二加密/解密电路；以及被配置为在该地址处写入加密的信息项的写入电路。
根据一个实施例，在写入过程期间，寻址电路被配置为生成初始地址并且在写入信息项的每个操作之后递增地址。
根据一个实施例，寻址电路被配置为将该信息集合写入存储器的地址范围中，并且一旦在写入过程中已使用了该范围的所有地址，就防止任何新的寻址。
根据一个实施例，生成电路被配置为以随机方式生成加密密钥。
根据一个实施例，生成电路被配置为在每个新的写入过程之前生成新的加密密钥。
根据一个实施例，第二加密/解密电路包括异或运算器。
根据一个实施例，第二加密/解密电路包括被配置为根据加扰码来修改异或运算器的输入的加扰电路。
根据一个实施例，该设备进一步包括在集成电路内部的被配置为存储加密密钥的内部存储器(例如，受保护的存储器)。
根据一个实施例，当外部存储器包含信息项(例如，加密的代码数据)时，第一加密/解密电路被配置为从内部存储器中提取加密密钥并且使用加密密钥来加密要读取信息项的每个地址，该集成电路包括被配置为在外部存储器中在该地址处读取加密的信息项的读取电路，并且第二加密/解密电路被配置为利用加密的地址来对所读取的加密的信息项进行解密，并且向处理单元的指令寄存器传送解密的信息项。
附图说明
通过研究完全非限制性实现模式和实施例的详细描述以及附图，本发明的其他优点和特征将变得很清楚，在附图中：
图1至图6示意性地示出了本发明的实现和实施例。
具体实施方式
在下文中，作为非限制性示例，假定旨在加密存储在外部存储器中的信息的集合是程序代码，尽管该信息也可以是数据。
在图1中，附图标记1表示包括集成电路10和在集成电路10外部的存储器11的设备。
存储器11旨在存储旨在由集成电路的处理单元100运行的加密程序代码110。该处理单元可以例如是微控制器，诸如由STMicroelectronics销售的系列的微控制器。
外部存储器11可以是随机存取存储器或只读存储器，例如闪存。
集成电路10包括用于接收要加密写入外部存储器11中的程序代码的代码输入107。
设备1还在集成电路10内包括被配置为生成加密密钥的生成电路101。该加密密钥RD可以在写入程序代码的过程开始时随机生成。在这种情况下，优选地，每当重复写入程序代码的过程时，例如在修改或更新程序代码时，有利地可以生成针对当前正在进行的写入过程有效的新的加密密钥。
这种生成电路101在结构上是常规的并且是在本领域中已知的结构。
集成电路10还包括寻址电路102，寻址电路102被配置为针对旨在写入存储器11中的每个代码数据而生成存储器的地址，并且在写入程序代码的过程中不生成同一地址两次。
下面将更详细地重新讨论寻址电路102的示例性结构。
集成电路10还包括第一加密/解密电路103，例如执行AES或DES类型的对称加密算法的电路，第一加密/解密电路103被配置为执行使用密钥来加密要写入代码数据的地址以获得加密地址的第一操作。
集成电路10还包括被配置为执行通过使用加密地址来加密代码数据的第二操作的第二加密/解密电路104。
如上所述，下面将详细描述这种第二加密/解密电路104的示例性结构。
集成电路10还包括被配置为将加密代码数据写入相应的地址的写入电路105，写入电路105在结构上是常规的并且本身是已知的。
在将程序代码加载到处理单元100的指令寄存器1000中的上下文中，集成电路10还包括被配置为读取包含在外部存储器11中的加密的程序代码数据110的读取电路106，读取电路106在结构上是常规的并且本身是已知的。
现在更具体地参考图2来描述用于在外部存储器11中加密和存储程序代码的方法的一种实现模式。
这里假定代码数据MCi(其可以是数字字)将在外部存储器中被存储在地址ADRi处。
在步骤S20中，生成电路101例如随机地生成加密密钥RD。
加密密钥RD可以有利地被存储(步骤S27)在集成电路10的内部存储器109(图1)中，例如受保护的只读存储器。
应当注意，该存储操作可以在将程序代码写入外部存储器11中的过程的开始、期间或结束时被执行。
在步骤S21中，第一加密/解密电路103使用加密密钥RD来加密地址ADRi以提供加密的地址ADRCi。
接下来，在步骤S22中，第二加密/解密电路104利用加密的地址ADRCi来加密代码数据MCi以提供加密的代码数据MCCi。
然后，写入电路105将加密的数据MCCi写入(步骤S23)存储器11中的地址ADRi。
针对下一地址重复上述过程，直到针对存储程序代码而提供的地址范围已经填满(步骤S24和S26)。
相反地，在已经到达在步骤S24中由针对索引i的值N表示的地址范围的结束的情况下，写入过程停止，并且使用刚才使用过的加密密钥RD在外部存储器11中写入的任何新的操作被禁止。
此外，在步骤S26中，从地址ADRi移动到下一地址ADRi+1，生成下一地址，使得存储器不能在同一地址写入两次。
如图3所示，执行该功能的一种特别简单的方法包括使用硬件计数器用于寻址电路102的结构，使得地址ADRi+1等于例如地址ADRi递增1(步骤S30)。一旦计数器已达到与地址范围的结束相对应的其计数值，处理单元就防止在外部存储器中写入的任何新的操作。
因此，如果恶意第三方尝试使用上述加密过程在存储器中的同一地址处连续地存储多个数据，则恶意第三方将不成功，因为不可能在同一地址处写入两个连续的数据项，如上所述。
因此，恶意第三方尝试获得加密密钥将更加困难或甚至不可能。
现在参考图4来描述用于运行存储在外部存储器11中的程序代码的方法。
更具体地，针对存储在存储器11中的地址ADRi处的加密的代码数据MCCi，读取电路在步骤S40中提取该数据。
此外，第一加密电路103使用在步骤S41中从受保护存储器109中提取的加密密钥RD来加密地址ADRi。
然后获得加密的地址ADRCi，解密电路104使用该加密的地址ADRCi来在S43处对加密的代码数据MCCi进行解密，以便传送未加密的代码数据MCi。
然后，由第二加密/解密电路104向处理单元的指令寄存器1000直接传送该代码数据(步骤S44)。
如图5所示，第二加密/解密电路104可以包括异或运算器1040，其接收每个代码数据MCi(或每个加密的代码数据MCCi)的比特和相应的加密的地址ADRCi的比特作为输入，以传送加密的代码字MCCi(或未加密的代码字MCi)。
作为变型，如图6所示，第二加密/解密电路104可以包括加扰电路1041，其被配置为根据加扰码CDS来修改异或运算器1040的输入。

Claims (21)

1.一种用于将信息集合写入集成电路外部的外部存储器中的方法，所述信息集合用于由所述集成电路的处理单元处理，所述方法包括：
在所述集成电路内生成加密密钥；
针对旨在被写入所述外部存储器的地址处的每个信息项，首先使用所述加密密钥通过第一加密/解密电路来在所述集成电路内加密所述地址，以获得加密的地址；
其次使用所述加密的地址使用第二加密/解密电路来在所述集成电路内加密所述信息项，以获得加密的信息项；以及
将所述加密的信息项写入所述外部存储器的所述地址处，其中所述外部存储器在写入过程期间不能在同一地址处被写入两次。
2.根据权利要求1所述的方法，其中在所述写入过程期间，多个信息项中的第一信息项被写入所述外部存储器的初始地址处，并且其中所述方法进一步包括：在写入所述多个信息项中的每个后续信息项的每个操作之后，递增所述地址。
3.根据权利要求1所述的方法，其中所述信息集合要被写入所述外部存储器的地址范围中，并且其中所述方法进一步包括：响应于确定所述地址范围的所有地址已经在所述写入过程中被使用而禁止写入所述外部存储器中的任何新的操作。
4.根据权利要求1所述的方法，其中生成所述加密密钥包括：随机生成所述加密密钥。
5.根据权利要求1所述的方法，进一步包括：在每个新的写入过程之前生成新的加密密钥。
6.根据权利要求1所述的方法，其中所述处理单元包括微控制器。
7.根据权利要求1所述的方法，其中所述信息集合包括由所述处理单元运行的程序代码。
8.根据权利要求1所述的方法，进一步包括：将所述加密密钥存储在所述集成电路内部的内部存储器中。
9.一种用于由集成电路的处理单元处理信息集合的方法，所述信息集合包括已经被写入所述集成电路外部的外部存储器中的加密的信息项，所述方法包括：
针对存储在所述外部存储器的地址处并且旨在被加载到所述处理单元中的每个加密的信息项，首先使用加密密钥通过第一加密/解密电路来在所述集成电路内加密所述地址，以获得加密的地址；
读取在所述外部存储器中存储在所述地址处的所述加密的信息项；
使用所述加密的地址、使用第二加密/解密电路来在所述集成电路内解密所述加密的信息项，以获得解密的信息项；以及
将所述解密的信息项加载到所述处理单元的寄存器中。
10.根据权利要求9所述的方法，其中所述信息集合包括包含代码数据的程序代码，并且其中所述方法进一步包括：通过所述处理单元将每个解密的代码数据加载到所述处理单元的指令寄存器中来运行所述程序代码。
11.一种集成电路设备，包括集成电路和在所述集成电路外部的外部存储器，所述集成电路包括：
处理单元；
信息输入，用于接收要被写入所述外部存储器并且要由所述处理单元处理的信息集合；
生成电路，被配置为生成加密密钥；
寻址电路，被配置为针对旨在被写入所述外部存储器的每个信息项生成所述外部存储器的地址，并且在将所述信息集合写入所述外部存储器的过程中不生成同一地址两次；
第一加密/解密电路，被配置为使用所述加密密钥来对所述地址执行第一加密以获得加密的地址；
第二加密/解密电路，被配置为使用所述加密的地址对所述信息项执行第二加密以获得加密的信息项；以及
写入电路，被配置为将所述加密的信息项写入所述外部存储器的所述地址处。
12.根据权利要求11所述的集成电路设备，其中在写入过程期间，所述寻址电路被配置为生成初始地址，并且在将信息项写入到所述外部存储器的每个操作之后递增所述地址。
13.根据权利要求11所述的集成电路设备，其中所述寻址电路被配置为将所述信息集合写入所述外部存储器的地址范围中，并且响应于确定所述地址范围的所有地址已经在写入过程中被使用而禁止任何新的寻址。
14.根据权利要求11所述的集成电路设备，其中所述生成电路被配置为以随机方式生成所述加密密钥。
15.根据权利要求11所述的集成电路设备，其中所述生成电路被配置为在每个新的写入过程之前生成新的加密密钥。
16.根据权利要求11所述的集成电路设备，其中所述第二加密/解密电路包括异或运算器。
17.根据权利要求16所述的集成电路设备，其中所述第二加密/解密电路包括被配置为根据加扰码来修改所述异或运算器的输入的加扰电路。
18.根据权利要求11所述的集成电路设备，其中所述处理单元包括微控制器。
19.根据权利要求11所述的集成电路设备，其中所述信息集合包括程序代码，所述程序代码包括代码数据并且旨在由所述处理单元运行。
20.根据权利要求11所述的集成电路设备，其中所述集成电路进一步包括被配置为存储所述加密密钥的内部存储器。
21.根据权利要求20所述的集成电路设备，其中响应于所述外部存储器包含加密的信息项，所述第一加密/解密电路被配置为从所述内部存储器中提取所述加密密钥并且使用所述加密密钥来加密要读取信息项的每个地址，其中所述集成电路进一步包括被配置为读取在所述外部存储器中的所述地址处的所述加密的信息项的读取电路，并且其中所述第二加密/解密电路被配置为利用所述加密的地址解密所读取的加密的信息项，并且向所述处理单元的寄存器传送所解密的代码数据。
CN201811333225.3A 2017-12-11 2018-11-09 集成电路外部存储器中写加密信息集合的方法和集成电路 Active CN109902492B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1761921A FR3074936B1 (fr) 2017-12-11 2017-12-11 Procede d'ecriture d'un ensemble d'informations, par exemple un code programme, cryptees dans une memoire externe d'un circuit integre et circuit integre correspondant
FR1761921 2017-12-11

Publications (2)

Publication Number Publication Date
CN109902492A CN109902492A (zh) 2019-06-18
CN109902492B true CN109902492B (zh) 2023-08-01

Family

ID=61750299

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201821845409.3U Withdrawn - After Issue CN209103293U (zh) 2017-12-11 2018-11-09 电子设备
CN201811333225.3A Active CN109902492B (zh) 2017-12-11 2018-11-09 集成电路外部存储器中写加密信息集合的方法和集成电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201821845409.3U Withdrawn - After Issue CN209103293U (zh) 2017-12-11 2018-11-09 电子设备

Country Status (3)

Country Link
US (1) US20190179773A1 (zh)
CN (2) CN209103293U (zh)
FR (1) FR3074936B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3074936B1 (fr) * 2017-12-11 2020-08-14 Stmicroelectronics (Grenoble 2) Sas Procede d'ecriture d'un ensemble d'informations, par exemple un code programme, cryptees dans une memoire externe d'un circuit integre et circuit integre correspondant

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734475A (zh) * 2004-07-07 2006-02-15 索尼株式会社 半导体集成电路和信息处理设备
CN104811580A (zh) * 2014-01-29 2015-07-29 佳能株式会社 能够有效地删除存储的数据的图像处理装置及其控制方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996725B2 (en) * 2001-08-16 2006-02-07 Dallas Semiconductor Corporation Encryption-based security protection for processors
WO2005076515A1 (en) * 2004-02-05 2005-08-18 Research In Motion Limited On-chip storage, creation, and manipulation of an encryption key
DE602004017417D1 (de) * 2004-03-18 2008-12-11 St Microelectronics Res & Dev Vorrichtung mit einer Schlüsselauswahleniheit und ein Mechanismus zur Aktualisierung der Schüssel für die verschlüsselung/Entschlüsselung von daten die in einen Speicher geschrieben/gelesen werden.
EP1615369A1 (fr) * 2004-07-06 2006-01-11 Proton World International N.V. Chiffrement par blocs du contenu d'une mémoire externe à un processeur
US20060059372A1 (en) * 2004-09-10 2006-03-16 International Business Machines Corporation Integrated circuit chip for encryption and decryption having a secure mechanism for programming on-chip hardware
JP2007004338A (ja) * 2005-06-22 2007-01-11 Renesas Technology Corp データ処理装置
JP4372061B2 (ja) * 2005-07-01 2009-11-25 パナソニック株式会社 機密情報実装システム及びｌｓｉ
KR100836758B1 (ko) * 2006-09-11 2008-06-10 삼성전자주식회사 메모리 카드의 암호화 장치 및 그것에 따른 데이터 기입 및독출 방법
US9336160B2 (en) * 2008-10-30 2016-05-10 Qualcomm Incorporated Low latency block cipher
US8745410B2 (en) * 2009-03-18 2014-06-03 Atmel Corporation Method and apparatus to scramble data stored in memories accessed by microprocessors
US9600421B2 (en) * 2009-05-20 2017-03-21 Conexant Systems, Inc. Systems and methods for low-latency encrypted storage
US20110181396A1 (en) * 2010-01-25 2011-07-28 Hilla Jr Ralph Rfid information data on external memory
US8843767B2 (en) * 2011-07-06 2014-09-23 The Boeing Company Secure memory transaction unit
US9792439B2 (en) * 2012-09-19 2017-10-17 Nxp B.V. Method and system for securely updating firmware in a computing device
US10169618B2 (en) * 2014-06-20 2019-01-01 Cypress Semiconductor Corporation Encryption method for execute-in-place memories
US9483664B2 (en) * 2014-09-15 2016-11-01 Arm Limited Address dependent data encryption
FR3074936B1 (fr) * 2017-12-11 2020-08-14 Stmicroelectronics (Grenoble 2) Sas Procede d'ecriture d'un ensemble d'informations, par exemple un code programme, cryptees dans une memoire externe d'un circuit integre et circuit integre correspondant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734475A (zh) * 2004-07-07 2006-02-15 索尼株式会社 半导体集成电路和信息处理设备
CN104811580A (zh) * 2014-01-29 2015-07-29 佳能株式会社 能够有效地删除存储的数据的图像处理装置及其控制方法

Also Published As

Publication number Publication date
FR3074936A1 (fr) 2019-06-14
FR3074936B1 (fr) 2020-08-14
US20190179773A1 (en) 2019-06-13
CN209103293U (zh) 2019-07-12
CN109902492A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
JP6267207B2 (ja) 物理的クローン不能関数として使用されるメモリから暗号化キーを生成するためのシステム
US10855478B2 (en) Method and apparatus for protecting embedded software
US9483664B2 (en) Address dependent data encryption
EP2294529B1 (en) Electronic device and method of software or firmware updating of an electronic device
US8452984B2 (en) Message authentication code pre-computation with applications to secure memory
US8428251B2 (en) System and method for stream/block cipher with internal random states
US8045712B2 (en) Stream ciphering of the content of a memory external to a processor
CN106487497B (zh) 对rijndael算法的dpa保护
JP2010509690A (ja) 記憶装置のセキュリティを確保する方法とシステム
JP4758904B2 (ja) 機密情報処理方法
CN109902492B (zh) 集成电路外部存储器中写加密信息集合的方法和集成电路
US9003201B2 (en) Hardware protection for encrypted strings and protection of security parameters
CN102224508B (zh) 在存储器装置中存储数据的方法及处理该数据的处理装置
US10880082B2 (en) Rekeying keys for encrypted data in nonvolatile memories
US11050575B2 (en) Entanglement and recall system using physically unclonable function technology
US10892890B2 (en) Hash offset based key version embedding
US20210143978A1 (en) Method to secure a software code performing accesses to look-up tables
JP2007193800A (ja) カード認証システムのセキュリティレベルを向上させる装置及び方法
US11061996B2 (en) Intrinsic authentication of program code
CN107908980B (zh) 一种存储器数据加密保护的实现方法
JP2007226525A (ja) マイクロコンピュータのデータ保護システムおよび保護方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant