CN109889834B - 一种cabac算术解码方法及装置 - Google Patents
一种cabac算术解码方法及装置 Download PDFInfo
- Publication number
- CN109889834B CN109889834B CN201910027102.5A CN201910027102A CN109889834B CN 109889834 B CN109889834 B CN 109889834B CN 201910027102 A CN201910027102 A CN 201910027102A CN 109889834 B CN109889834 B CN 109889834B
- Authority
- CN
- China
- Prior art keywords
- context information
- register
- updating
- context
- subset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Advance Control (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种CABAC算术解码方法及装置,该方法包括加载步骤,从上下文存储介质中加载上下文信息;更新步骤,对所加载的上下文信息进行语法元素解析,并缓存语法元素解析过程的上下文信息更新值;写回步骤,将上下文更新值进行写回至上下文存储介质;加载、更新、写回三个步骤通过使用流水线方式实现CABAC算术解码完整流程,以使得加载步骤、更新步骤、写回步骤不存在计算路径的相互依赖。本发明的提供CABAC算术解码方法,将原有的上下文信息获取与更新的闭合回路拆分为上下文信息加载、上下文信息更新、上下文信息写回三个部分,有效的切断上下文信息获取与更新的闭环回路,可以有效减小CABAC算术解码过程的计算路径,显著提升CABAC算术解码的电路性能。
Description
技术领域
本发明涉及解码技术,具体涉及一种CABAC算术解码方法及装置。
背景技术
H.264引入上下文自适应算术编码(Context-Adaptive Binary ArithmeticCoding,CABAC)技术。相对于变长编码,由于对语法元素相关性的充分利用,语法元素的部分信息隐含在其邻域信息当中,可以在解码过程根据相关规则推导出来,所以CABAC具有更高的压缩率。但其缺点是算法复杂,计算逻辑较多,硬件电路实现较为复杂。其中上下文索引生成,bin值解析与上下文信息更新等的计算迭代层次较多,并且在CABAC算术解码过程中存在与存储介质的频繁交互,如图1-2所示,交互过程中形成上下文信息获取与更新的闭合回路,这些因素导致其硬件电路性能的提升较为困难,对于为流畅解析高清/超高清视频而需求的兼顾CABAC算术解码高频、多bin解析技术,其硬件电路的高性能实现更为困难。
发明内容
本发明一方面在于提供一种CABAC算术解码方法,以减小CABAC算术解码过程的计算路径,提升CABAC算术解码的电路性能。
为实现上述目的,本发明的技术方案是:
一种CABAC算术解码方法,包括
加载步骤,从上下文存储介质中加载上下文信息;
更新步骤,对所加载的上下文信息进行语法元素解析,并缓存语法元素解析过程的上下文信息更新值;
写回步骤,将所述上下文更新值进行写回至上下文存储介质;
所述加载、更新、写回三个步骤通过使用流水线方式实现CABAC算术解码完整流程,以使得所述加载步骤、更新步骤、写回步骤不存在计算路径的相互依赖。
进一步地,所述流水线方式包含两级流水,第一级流水为加载步骤,第二级流水包括更新步骤与写回步骤;上下文信息的加载独立于上下文信息更新与写回,单独存在于一个流水级,为第一级流水;上下文信息的写回穿插在上下文信息更新的过程中,为第二级流水。
进一步地,所述加载步骤包括在语法元素解析过程中根据需求从上下文存储介质加载上下文信息并缓存于第一寄存器组;
所述更新步骤包括使用所述第一寄存器组的上下文信息进行语法元素解析,并设置第二寄存器组缓存语法元素解析过程的上下文信息更新值,第二寄存器组的上下文信息更新值反馈到第一寄存器组;
所述写回步骤包括直接使用第一寄存器组的上下文信息更新值写回所述上下文存储介质。
进一步地,所述加载上下文信息包括预测下一阶段需要加载的上下文信息,并完成其从上下文存储介质到第一寄存器组的搬运。
进一步地,所述预测下一阶段包括语法元素解析开始前、语法元素解析过程中对应的下一阶段需要解析的语法元素的预测。
进一步地,所述第一寄存器组包括第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集,所述第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集采用乒乓的方式存储所述上下文信息。
进一步地,所述第二寄存器组包括第二寄存器组第一寄存器子集和第二寄存器组第二寄存器子集;第二寄存器组第一寄存器子集用于缓存来自第一寄存器组的上下文信息;第二寄存器组第二寄存器子集用于缓存语法元素解析过程的上下文信息更新值,其缓存的上下文信息更新值作为部分语法元素内部bin值解析的上下文信息来源。
进一步地,对于部分存在当前bin值与后续紧邻的第二个bin值对应的上下索引可能相等的语法元素,当前bin值解析后暂停一个周期的bin值解析,暂停的一个周期用于将第二寄存器组第二寄存器子集的上下文信息更新值写入第一寄存器组。
本发明另一方面在于提供一种CABAC算术解码装置,包括第一寄存器和第二寄存器组;其中,
所述第一寄存器组用于缓存在语法元素解析过程中根据需求从上下文存储介质加载的上下文信息;
所述第二寄存器组用于缓存语法元素解析过程的上下文信息更新值,并将所述上下文信息更新值反馈到所述第一寄存器组;
所述第一寄存器组还用于将所述上下文信息更新值写回所述上下文存储介质。
本发明与现有技术相比,其有益效果在于:
本发明的提供CABAC算术解码方法,将原有的上下文信息获取与更新的闭合回路拆分为上下文信息加载、上下文信息更新、上下文信息写回三个部分,有效的切断上下文信息获取与更新的闭环回路,可以有效减小CABAC算术解码过程的计算路径,显著提升CABAC算术解码的电路性能。
附图说明
图1是CABAC熵解码框架;
图2是现有技术中上下文信息获取与更新的闭合回路;
图3是CABAC算术解码结构框图;
图4是CABAC算术解码流水结构;
图5是上下文信息加载结构框图;
图6是上下文信息更新结构框图;
图7是上下文信息写回结构框图。
具体实施方式
下面结合附图和具体实施方式对本发明的内容做进一步详细说明。
实施例1:
本实施例提供的CABAC算术解码方法,包括
加载步骤,从上下文存储介质中加载上下文信息;
更新步骤,对所加载的上下文信息进行语法元素解析,并缓存语法元素解析过程的上下文信息更新值;
写回步骤,将所述上下文更新值进行写回至上下文存储介质;
所述加载、更新、写回三个步骤通过使用流水线方式实现CABAC算术解码完整流程,以使得所述加载步骤、更新步骤、写回步骤不存在计算路径的相互依赖。
由此可知,本实施例提供提供CABAC算术解码方法,通过采用流水线的方式,通过对其进行上下文信息加载、上下文信息更新、上下文信息写回的拆解,切断了上下文信息获取与更新闭环回路,经过上述拆解,CABAC算术解码过程涉及的计算路径得到了有效的减小,相对于传统CABAC算术解码的硬件电路,在单bin值与多bin值解码时具有更高的综合频率,可以获得更高的解码性能。
作为本实施例的一种优选,上述的流水线方式包含两级流水,第一级流水为加载步骤,第二级流水包括更新步骤与写回步骤;也就是说,上下文信息的加载独立于上下文信息更新与写回,单独存在于一个流水级,为第一级流水;上下文信息的写回穿插在上下文信息更新的过程中,为第二级流水。上下文信息更新为CABAC算术解码的主要耗时模块,通过使用高位宽的上下文存储介质,读写上下文的时间较短,在上下文信息更新过程的间隙进行上下文信息更新值的写回,即使使用单端口SRAM作为上下文信息存储介质,对于单端口SRAM的读写冲突的规避比较简单。
具体地,上述的加载步骤包括在语法元素解析过程中根据需求从上下文存储介质加载上下文信息并缓存于第一寄存器组;该更新步骤包括使用所述第一寄存器组的上下文信息进行语法元素解析,并设置第二寄存器组缓存语法元素解析过程的上下文信息更新值,第二寄存器组的上下文信息更新值反馈到第一寄存器组;该写回步骤包括直接使用第一寄存器组的上下文信息更新值写回所述上下文存储介质。也就是说,作为本实施例的另一种优选,本方法在上下文信息更新阶段通过增加寄存器组的方式进行上下文信息更新值的缓存,进一步缩短上下文信息更新时的计算路径,相对于传统CABAC算术解码的硬件电路,在单bin值或多bin值解码时具有更高的综合频率,可以获得更高的解码性能。
作为本实施例的再一种优选,上述的加载上下文信息包括预测下一阶段需要加载的上下文信息,并完成其从上下文存储介质到第一寄存器组的搬运。如此,在CABAC算术解码的过程中实现上下文信息的提前加载,保证上下文信息的连续供应,使得算术解码连贯进行。具体的,该预测下一阶段包括语法元素解析开始前、语法元素解析过程中对应的下一阶段需要解析的语法元素的预测。
作为本实施例的又再一种优选,该第一寄存器组包括第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集,该第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集采用乒乓的方式存储所述上下文信息。如此,上下文信息在第一寄存器组的乒乓存储,避免上下文信息加载与更新、写回的冲突,该乒乓操作是本发明流水线处理的保证。
进一步地,该第二寄存器组包括第二寄存器组第一寄存器子集和第二寄存器组第二寄存器子集;第二寄存器组第一寄存器子集用于缓存来自第一寄存器组的上下文信息;第二寄存器组第二寄存器子集用于缓存语法元素解析过程的上下文信息更新值,其缓存的上下文信息更新值作为部分语法元素内部bin值解析的上下文信息来源。如此,第二寄存器组第二寄存器子集作为作为部分语法元素内部bin值解析的上下文信息来源,保证连续两个使用相同上下文信息索引进行bin值解析的bin值可以正确解码而不影响上下文的延迟更新
更进一步地,对于部分存在当前bin值与后续紧邻的第二个bin值对应的上下索引可能相等如coded_block_pattern、rem_intraNxN_pred_mode、significant_coeff_flag等特殊语法元素,当前bin值解析后暂停一个周期的bin值解析,暂停的一个周期用于将第二寄存器组第二寄存器子集的上下文信息更新值写入第一寄存器组。
也就是说,coded_block_pattern、rem_intraNxN_pred_mode、significant_coeff_flag等特殊语法元素存在间隔两个bin值可能使用相同上下文信息进行bin值解析的可能,暂停时间为一个有效时间周期,使得上下文信息更新值正确的传递给其后续紧邻第二个bin值使用,保证了相对顺序上第1、3个bin值的上下文信息相同时bin值的正确解析
实施例2:
参照图3,图3为本实施例提供的CABAC算术解码装置的结构框图,包括第一寄存器组102和第二寄存器组103。其中,具体应用时,上下文信息存储介质101存储上下文信息,为算术解码提供信息源;第一寄存器组102根据实际需求从上下文存储介质批量加载上下文信息,根据语法元素解析状态筛选对应的上下文信息输出供语法元素bin值解析使用,bin值更新过程的上下文信息更新值缓存于第二寄存器组103,在上下文信息更新阶段,通过内部电路的时序调节,上下文信息更新值经由第二寄存器组103反馈至第一寄存器组102;当前筛选出的上下文信息使用完毕时,第一寄存器组102发起写回操作,将该上下文信息更新值写回至上下文存储介质101。
参照图4,针对图3所述CABAC算术解码结构,使用两级流水的方式进行硬件架构设置。第一级流水为加载步骤,在CABAC算术解码过程中,根据语法元素解析状态,预测下一阶段需要加载的上下文信息,并完成其从上下文存储介质到第一寄存器组102的搬运。第一级流水在进行如上所述的上下文信息加载过程还包括对各语法元素对应的上下文信息依次排序,并将排序信息传递给第二级流水使用。第二级流水执行上下文信息更新与写回步骤,通过获取第一寄存器组102的上下文信息,进行语法元素解析并计算出上下文信息更新值缓存于第二寄存器组103,每当一个语法元素解析完毕时,将第二寄存器组103的上下文信息更新值更新至第一寄存器组102,若当前类别语法元素解析完毕,则将上下文信息更新值由第一寄存器组102写回至上下文存储介质101。
参照图5,图5为上下文信息加载结构框图,对应如图4所示的第一级流水实现从上下文存储介质到第一寄存器组102的加载。在语法元素解析开始前以及语法元素解析过程中,预测要加载的上下文信息,据此向上下文存储介质发出读数据申请,第一寄存器组102完成对读出的上下文信息的接收。预测即预判下一阶段需要解析的语法元素,例如在语法元素解析开始前,将条带数据类别的语法元素上下文信息加载至第一寄存器组102,条带数据类别语法元素解析过程中将宏块层级类别语法元素加载至第一寄存器组102。对于预判加载的语法元素,本实施例按照该H.264规定的该区域的语法元素的解析顺序,依次标号排序,并将排序信息传递给上下文信息更新阶段。将上下文信息加载至第一寄存器组102进行使用,缩小了上下文信息更新阶段上下文信息的检索范围,对上下文更新的整体计算路径起到较大的减小作用。
要实现本实施例所述的流水线硬件实现方式,需将第一寄存器组102拆分为第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集,使用乒乓的方式进行上下文信息的缓存、写回,拆分带来的好处是使得语法元素解析过程对上下文信息的使用以及上下文信息加载分别交替作用于不用的寄存器子集,两者对上下文信息的使用互不影响,保证CABAC算术解码的流水操作不卡顿。
参照图6,图6为上下文信息更新结构框图,处于本实施例第二级流水级。其中上下文信息选择301即在语法元素解析过程中依据解析的语法元素,在第一寄存器组102中索引到对应的上下文信息,对索引到的上下文信息进行寄存后再使用其进行解析。由于上下文信息加载阶段已经将上下文信息的索引范围变小,并且从第一寄存器组索引出来的上下文信息经过寄存至第二寄存器组103第二寄存器组第一寄存器子集缓存后再供后续解析使用,上下文信息更新的计算路径进一步与算术解码涉及的上下文信息写回隔断,电路综合频率更高、性能更好。上下文信息更新302,使用第二寄存器组第一寄存器子集缓存的上下文信息进行语法元素bin值解析,并在解析的过程中计算上下文信息更新值,上下文更新值计算完毕后立即缓存至第二寄存器组第二寄存器子集;
对于具有相同的上下文索引的相邻两个bin值的解析,后一个bin值对应的上下文信息已经存放在第二寄存器组第二寄存器子集,此时使用第二寄存器组第二寄存器子集的上下文信息进行该bin值的解析,该过程更新的上下文信息同样缓存至第二寄存器组第二寄存器子集。
对于部分存在当前bin值与后续紧邻的第二个bin值对应的上下索引可能相等的如coded_block_pattern、rem_intraNxN_pred_mode、significant_coeff_flag等特殊语法元素,由于第二寄存器组103到第一寄存器组102更新时存在一个周期的延迟,按照常规流程在第一寄存器组102筛选出上下文信息供后续紧邻的第二个bin值进行解析,会出现未能及时获取更新的上下文信息的情况,进而导致该bin值解析失败。对于这种类别的语法元素,当前bin值解析后暂停一个周期的bin值解析,暂停的一个周期用于将第二寄存器组第二寄存器子集的上下文信息更新值写入第一寄存器组102,该暂停周期结束后继续进行开启后续bin值的解析,当前bin值后续第二个bin值解析时便可重第一寄存器组102获取正确的上下文信息,从而保证了该bin值的正确解析。由于coded_block_pattern、rem_intraNxN_pred_mode所含bin值不多,significant_coeff_flag涉及的bin值也只有零散几个,该暂停算术解码的策略对CABAC算术解码的性能的影响很小,可以忽略不计。而且这种方式实现简单,对整体硬件电路实现较为有利。
由上可见,上下文更新的计算路径为:起始点(第二寄存器组第一寄存器子集或第二寄存器组第二寄存器子集)——算术解码组合逻辑——结束点(第二寄存器组第二寄存器子集),该计算路径不涉及于上下文存储介质101的交互,相对而言计算路径较短,在支持每周期解析1个或多个bin值解析的CABAC算术解码方案中,可以获得更高的综合频率,计算性能可以更高。
上下文信更新值缓存303实现将第二寄存器组第二寄存器子集的上下文更新值写回第一寄存器组,该过程在每个语法元素的单个bin值解析完毕后触发一次,其计算逻辑仅涉及对第一寄存器组相应写入位置的选择,并且选择标记信号由上下文信息更新302阶段寄存输出,计算路径极短,对CABAC算术解码的整体性能不会造成影响。
参照图7,图7是本实施例所述的上下文信息写回结构框图,该流程对应如图4所示的第二级流水阶段。这里更新的上下文信息401指的是第一寄存器组第一寄存器子集或第一寄存器组第二寄存器子集缓存的上下文更新值,每完成一个语法元素所有的bin值解析即触发上下文信息写回存储介质402的准备信号,准备信号到达时记录并累计当前可写回存储介质的上下文信息的数量,待可写回存储介质的上下文信息的数量到达设定的阈值时即发出上下文信息写回的指令,上下文信息存储介质101与第一寄存器组102之间设置握手模块接收该指令,完成对应上下文信息的写回。
当然,本发明不限于上述实例的实现方式,本领域技术人员对本发明提出的方法引入的任何变型,也应在本发明的保护范围内。同样的,本发明不限于H.264标准,其他按照H.264方式进行CABAC算术解码的标准同样适用于本发明。
Claims (9)
1.一种CABAC算术解码方法,其特征在于,包括
加载步骤,从上下文存储介质中加载上下文信息;
更新步骤,对所加载的上下文信息进行语法元素解析,并缓存语法元素解析过程的上下文信息更新值;
写回步骤,将所述上下文更新值进行写回至上下文存储介质;
所述加载、更新、写回三个步骤通过使用流水线方式实现CABAC算术解码完整流程,以使得所述加载步骤、更新步骤、写回步骤不存在计算路径的相互依赖;
所述加载步骤包括在语法元素解析过程中根据需求从上下文存储介质加载上下文信息并缓存于第一寄存器组;
所述更新步骤包括使用所述第一寄存器组的上下文信息进行语法元素解析,并设置第二寄存器组缓存语法元素解析过程的上下文信息更新值,第二寄存器组的上下文信息更新值反馈到第一寄存器组;
所述写回步骤包括直接使用第一寄存器组的上下文信息更新值写回所述上下文存储介质。
2.如权利要求1所述的CABAC算术解码方法,其特征在于,所述流水线方式包含两级流水,第一级流水为加载步骤,第二级流水包括更新步骤与写回步骤;上下文信息的加载独立于上下文信息更新与写回,单独存在于一个流水级,为第一级流水;上下文信息的写回穿插在上下文信息更新的过程中,为第二级流水。
3.如权利要求1所述的CABAC算术解码方法,其特征在于,所述加载上下文信息包括预测下一阶段需要加载的上下文信息,并完成其从上下文存储介质到第一寄存器组的搬运。
4.如权利要求3所述的CABAC算术解码方法,其特征在于,所述预测下一阶段包括语法元素解析开始前、语法元素解析过程中对应的下一阶段需要解析的语法元素的预测。
5.如权利要求1所述的CABAC算术解码方法,其特征在于,所述第一寄存器组包括第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集,所述第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集采用乒乓的方式存储所述上下文信息。
6.如权利要求1所述的CABAC算术解码方法,其特征在于,所述第二寄存器组包括第二寄存器组第一寄存器子集和第二寄存器组第二寄存器子集;第二寄存器组第一寄存器子集用于缓存来自第一寄存器组的上下文信息;第二寄存器组第二寄存器子集用于缓存语法元素解析过程的上下文信息更新值,其缓存的上下文信息更新值作为部分语法元素内部bin值解析的上下文信息来源。
7.如权利要求6所述的CABAC算术解码方法,其特征在于,对于部分存在当前bin值与后续紧邻的第二个bin值对应的上下索引相等的语法元素,当前bin值解析后暂停一个周期的bin值解析,暂停的一个周期用于将第二寄存器组第二寄存器子集的上下文信息更新值写入第一寄存器组。
8.一种CABAC算术解码装置,其特征在于,包括第一寄存器和第二寄存器组;其中,
所述第一寄存器组用于缓存在语法元素解析过程中根据需求从上下文存储介质加载的上下文信息;
所述第二寄存器组用于缓存语法元素解析过程的上下文信息更新值,并将所述上下文信息更新值反馈到所述第一寄存器组;
所述第一寄存器组还用于将所述上下文信息更新值写回所述上下文存储介质。
9.如权利要求8所述的CABAC算术解码装置,其特征在于,所述第一寄存器组包括第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集,所述第一寄存器组第一寄存器子集和第一寄存器组第二寄存器子集采用乒乓的方式存储所述上下文信息;
所述第二寄存器组包括第二寄存器组第一寄存器子集和第二寄存器组第二寄存器子集;第二寄存器组第一寄存器子集用于缓存来自第一寄存器组的上下文信息;第二寄存器组第二寄存器子集用于缓存语法元素解析过程的上下文信息更新值,其缓存的上下文信息更新值作为部分语法元素内部bin值解析的上下文信息来源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910027102.5A CN109889834B (zh) | 2019-01-11 | 2019-01-11 | 一种cabac算术解码方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910027102.5A CN109889834B (zh) | 2019-01-11 | 2019-01-11 | 一种cabac算术解码方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109889834A CN109889834A (zh) | 2019-06-14 |
CN109889834B true CN109889834B (zh) | 2021-07-13 |
Family
ID=66925816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910027102.5A Active CN109889834B (zh) | 2019-01-11 | 2019-01-11 | 一种cabac算术解码方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109889834B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061410B1 (en) * | 2005-07-18 | 2006-06-13 | Lsi Logic Corporation | Method and/or apparatus for transcoding between H.264 CABAC and CAVLC entropy coding modes |
CN101087410A (zh) * | 2007-06-21 | 2007-12-12 | 北京中星微电子有限公司 | 算术编码电路和算术编码控制方法 |
CN101771879A (zh) * | 2010-01-28 | 2010-07-07 | 清华大学 | 基于cabac的并行归一化编码实现电路及编码方法 |
CN102231830A (zh) * | 2010-11-23 | 2011-11-02 | 浙江大学 | 用于上下文算术编解码的运算单元 |
CN102801974A (zh) * | 2012-07-19 | 2012-11-28 | 西安电子科技大学 | 基于cabac的图像压缩熵编码器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4962476B2 (ja) * | 2008-11-28 | 2012-06-27 | ソニー株式会社 | 算術復号装置 |
US8319672B2 (en) * | 2010-04-09 | 2012-11-27 | Korea Electronics Technology Institute | Decoding device for context-based adaptive binary arithmetic coding (CABAC) technique |
-
2019
- 2019-01-11 CN CN201910027102.5A patent/CN109889834B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061410B1 (en) * | 2005-07-18 | 2006-06-13 | Lsi Logic Corporation | Method and/or apparatus for transcoding between H.264 CABAC and CAVLC entropy coding modes |
CN101087410A (zh) * | 2007-06-21 | 2007-12-12 | 北京中星微电子有限公司 | 算术编码电路和算术编码控制方法 |
CN101771879A (zh) * | 2010-01-28 | 2010-07-07 | 清华大学 | 基于cabac的并行归一化编码实现电路及编码方法 |
CN102231830A (zh) * | 2010-11-23 | 2011-11-02 | 浙江大学 | 用于上下文算术编解码的运算单元 |
CN102801974A (zh) * | 2012-07-19 | 2012-11-28 | 西安电子科技大学 | 基于cabac的图像压缩熵编码器 |
Also Published As
Publication number | Publication date |
---|---|
CN109889834A (zh) | 2019-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10528539B2 (en) | Optimized selection of hash collision chains | |
US11016790B2 (en) | Overflow detection and correction in state machine engines | |
US20120278291A1 (en) | Avoiding three-valued logic in predicates on dictionary-encoded data | |
US8125364B2 (en) | Data compression/decompression method | |
US20030131216A1 (en) | Apparatus for one-cycle decompression of compressed data and methods of operation thereof | |
US8059016B2 (en) | Data compression apparatus and method | |
CN109643237B (zh) | 分支目标缓冲器压缩 | |
CN102176750B (zh) | 高性能自适应二进制算术编码器 | |
US6891976B2 (en) | Method to decode variable length codes with regular bit pattern prefixes | |
US8370309B1 (en) | Revision-tolerant data de-duplication | |
US9665590B2 (en) | Bitmap compression for fast searches and updates | |
US7714753B2 (en) | Scalable context adaptive binary arithmetic coding | |
US20240086371A1 (en) | Hardware-Implemented File Reader | |
CN107801044B (zh) | 后向适应装置与相关方法 | |
CN111291037A (zh) | 一种数据存储和查询方法、装置、设备及计算机存储介质 | |
US7769954B2 (en) | Data processing system and method for processing data | |
CN109889834B (zh) | 一种cabac算术解码方法及装置 | |
Pibiri et al. | On optimally partitioning variable-byte codes | |
Shcherbakov et al. | A parallel adaptive range coding compressor: algorithm, FPGA prototype, evaluation | |
US7205915B2 (en) | Method of decoding variable length prefix codes | |
US11604738B2 (en) | Device and method for data compression using a metadata cache | |
CN113038140A (zh) | 视频解码方法与视频解码装置 | |
CN113507625B (zh) | 一种自适应视频修复方法 | |
KR100509009B1 (ko) | 소프트웨어 및 하드웨어 루프 압축 기능을 갖는 선입선출기록/후입선출 판독 트레이스 버퍼 | |
US20110071990A1 (en) | Fast History Based Compression in a Pipelined Architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |