CN109889307B - 一种基于组合极化码的打孔方法 - Google Patents

Abstract

本发明公开了一种基于组合极化码的打孔方法，在编码上使用由大小为2×2和3×3的两种核构成的组合极化码，生成的母码码长为M＝3×2ⁿ，其中n表示幂次，可取任意正整数；然后针对目标码长N(N≤M)，在该母码结构上应用等容量分割原理生成对应的打孔图样，打去(M‑N)个比特；本方法可以实现任意码长；同时，为实现目标码长N时，本发明相较于现有技术，需打孔的比特数较少，保留了极化码编码的极化性能。因此，与传统极化码构造下的BR打孔方法相比，本发明提出的打孔方法误组率性能更优。

Description

一种基于组合极化码的打孔方法

技术领域

本发明涉及信道编码技术领域，尤其涉及一种基于组合极化码的打孔方法。

背景技术

传统的极化码由一个固定大小为2×2的二进制核作克罗内克积构成。这种结构的生成矩阵限制了码长只能为2的幂次方。而在实际***中，混合自动重传请求传输等技术要求编码码率可以通过改变码长而进行灵活的配置。

在不改变编码结构的情况下，最直接的解决方案是在编码后加一个打孔操作，即在对编码后得到的码长为M＝2ⁿ的编码比特序列基础上(其中n为幂次，可取任意正整数)，选择一部分(M-N)个比特不经过信道传输，直接丢弃。其中N为***需求码长。打孔操作需要确定待打孔比特的位置图样。一种简易的方法为比特反序重排(Bit-reversedReordering，BR)打孔方法。该方法先将2的幂次方码长的极化码作为母码，然后初始化一个M长，取值为的0或1的序列，其中1表示对应元素位置的比特需要被打孔，0表示保留该位置的比特信息。对该序列的元素比特反序重排列即可得到需要打孔的比特位置，从而得到目标码长的码字序列。然而，打孔比特数的增加会减弱极化码的极化性能，进而降低误组率性能。

另外一种获取不同码长的方法为多核极化码构造方法。该方法不需要打孔，主要通过混合不同大小的核来生成对应的码长。但是，该方法只在码长相对较短时，误组率性能优于基于2的幂次方的打孔极化码，且依然不能实现码长多样化，如码长为一个素数。此外，随着码长的增加，这种编码方法会带来较高的编码和译码复杂度。

发明内容

发明目的：针对现有技术存在的问题，本发明的目的在于提供一种基于组合极化码的打孔(puncturing based on compound polar codes，PCPC)方法，该方法不仅可以实现任意码长，而且具有较低的编译码复杂度。

技术方案：一种基于组合极化码的打孔方法，其特征在于，包括如下步骤：

(1)构造生成矩阵G_M：

其中，M为G_M的阶数，即母码码长，M＝3×2ⁿ；n为幂次；T₃、T₂分别表示大小为3×3和2×2的二进制核矩阵，

表示克罗内克积；由G_M生成的坦纳图共包含(n+1)个阶段，第(n+1)个阶段由M/2个T₃核构成，其他n个阶段各由M/3个T₂核构成。

(2)确定打孔图样；设目标码长为N，则需要从母码码字中打去(M-N)个比特，具体包括如下内容：

(2.1)初始化输入变量N_c＝M，N_d＝M-N；输出为打孔图样，用一个长度为N_c的序列p表示；用p_i表示序列p中第个i元素，1≤i≤N_c；p_i的取值为0或1；p_i＝1表示该位置的比特需要被打孔，否则保留该位置的比特信息。

(2.2)当N_d＝0时，初始化一个长度为N_c的全零序列p，返回p；否则，转入步骤(2.3)；

(2.3)当N_d＝1时，初始化一个长度为N_c的序列p，设置p中第一个元素为1，其余元素为0，返回p；否则，转入步骤(2.4)；

(2.4)当N_c＝3时，初始化一个长度为N_c的序列p，设置p中前N_d个元素为1，其余元素为0，返回p；否则，转入步骤(2.5)；

(2.5)设置变量N_{d_left}＝N_d/2+mod(N_d/2)，N_{d_right}＝N_d/2，N_c＝N_c/2，其中，mod(·)表示取余数，转入步骤(2.6)；

(2.6)令N_d＝N_{d_left}，转入步骤(2.2)，执行后续步骤直至得到输出序列p，初始化序列p_left＝p；

(2.7)令N_d＝N_{d_right}，转入步骤(2.2)，执行后续步骤直至得到输出序列p，初始化序列p_right＝p；

(2.8)合并序列p_left和p_right，生成序列p＝[p_left,p_right]，返回p。

有益效果：和现有技术相比，本发明具有如下显著进步：1、使用了两种核来构造极化码，与传统的极化码相比，在实际应用中可以减少打孔比特数，保留极化效果，从而降低误组率；其次，在译码时，T₃核的使用也可以减少所需计算的对数似然比的数目，降低了译码复杂度。2、本发明提出的组合极化码在坦纳图中只有一个阶段使用了维度较低的T₃核，与不采用打孔技术的多核极化码构造方法相比，该方法不仅可以实现任意码长，而且具有较低的编译码复杂度。3、按照等容量的分割模式产生打孔图样，与基于2的幂次方的极化码BR打孔方法相比，同样具有较低的实现复杂度，且该方法可以提升误组率性能。

附图说明

图1为组合极化码生成矩阵的坦纳图；

图2为打孔图样生成流程图；

图3为打孔图样生成示例；

图4为本发明提出的PCPC方法与BR打孔方法的误组率性能比较。

具体实施方式

以下结合附图和具体实施例对本发明中的关键技术和具体实现方法进行详细说明。

以目标码长N＝45，信息比特数K＝22，母码码长M＝3×2⁴＝48为例来进行本发明中PCPC打孔方法的说明。

步骤一：构造生成矩阵G_M，如图1所示：

上式中，G_M的大小为48×48，n＝4。T₃、T₂分别表示大小为3×3和2×2的二进制核矩阵，

表示克罗内克积；由G_M生成的坦纳图共包含5个阶段。第5个阶段由24个T₃核构成，其它4个阶段各由16个T₂核构成。

步骤二：确定打孔图样。流程图如图2所示，本步骤包括如下流程：

(1)初始化输入变量N_c＝M，N_d＝M-N。输出为打孔图样，用一个长度为N_c的序列p表示。用p_i表示序列p中第个i元素，1≤i≤N_c。p_i的取值只能为0或1。p_i＝1表示该位置的比特需要被打孔，否则保留该位置的比特信息。

(2)当N_d＝0时，初始化一个长度为N_c的全零序列p，返回p；否则，转入步骤(3)。

(3)当N_d＝1时，初始化一个长度为N_c的序列p，设置p中第一个元素为1，其余元素为0，返回p；否则，转入步骤(4)。

(4)当N_c＝3时，初始化一个长度为N_c的序列p，设置p中前N_d个元素为1，其余元素为0，返回p；否则，转入步骤(5)。

(5)设置变量N_{d_left}＝N_d/2+mod(N_d/2)，N_{d_right}＝N_d/2，N_c＝N_c/2，其中，mod(·)表示取余数，转入步骤(6)。

(6)令N_d＝N_{d_left}，转入步骤(2)，执行后续步骤直至得到输出序列p，初始化序列p_left＝p。

(7)令N_d＝N_{d_right}，转入步骤(2)，执行后续步骤直至得到输出序列p，初始化序列p_right＝p。

(8)合并序列p_left和p_right，生成序列p＝[p_left,p_right]，返回p。

下面运用图3的打孔图样生成示例对步骤(2)-(8)进行详细阐释：由于N_d＝3，因此转入步骤(5)计算出N_{d_left}＝2，N_{d_right}＝1，N_c＝24，后划分为两个并行的计算步骤：

当转入步骤(6)时，N_d＝2，因此转入步骤(5)计算出N_{d_left}＝1，N_{d_right}＝1，N_c＝12，继续转入步骤(6)，N_d＝1，因此转入步骤(3)，输出序列p_left＝[100000000000]，此时步骤(7)输出的序列为p_right＝[100000000000]。执行步骤(8)，即可得到N_c＝24，N_{d_left}＝2时的打孔图样p_left。

当转入步骤(7)时，N_d＝1，因此转入步骤(3)，输出序列p_right＝[100000000000000000000000]。

由步骤(8)，合并N_c＝24的两个打孔图样p_left和p_right，可得到最终N_c＝48的打孔图样p。从打孔图样中可知，为了获得目标N＝45的码长，需打去第1、13和25个比特。

将本发明提出的PCPC方法与BR打孔方法进行误组率性能比较，结果如图4所示。其中，极化码的构造方法为高斯近似，码字构造信噪比为2.5分贝，采用了两种译码方法，分别为串行抵消(Successive Cancellation，SC)译码方法和SC列表(SCList，SCL)译码方法，列表长度为4。为了实现码长为45，传统的极化码构造的母码码长为64，因此需打去19个比特。图4表明本发明提出的PCPC打孔方法最大具有0.5分贝的性能增益。

Claims (3)

1.一种基于组合极化码的打孔方法，其特征在于，包括如下步骤：

(1)构造生成矩阵G_M：

其中，M为G_M的阶数，即母码码长，M＝3×2ⁿ；n为幂次；T₃、T₂分别表示大小为3×3和2×2的二进制核矩阵，

表示克罗内克积；

(2)在上述母码结构上，应用等容量分割原理生成对应的打孔图样；设目标码长为N，则需要从母码码字中打去(M-N)个比特，具体包括如下内容：

(2.1)初始化输入变量N_c＝M，N_d＝M-N；输出为打孔图样，用一个长度为N_c的序列p表示；用p_i表示序列p中第个i元素，1≤i≤N_c；

(2.2)当N_d＝0时，初始化一个长度为N_c的全零序列p，返回p；否则，转入步骤(2.3)；

(2.3)当N_d＝1时，初始化一个长度为N_c的序列p，设置p中第一个元素为1，其余元素为0，返回p；否则，转入步骤(2.4)；

(2.4)当N_c＝3时，初始化一个长度为N_c的序列p，设置p中前N_d个元素为1，其余元素为0，返回p；否则，转入步骤(2.5)；

(2.5)设置变量N_{d_left}＝N_d/2+mod(N_d/2)，N_{d_right}＝N_d/2，N_c＝N_c/2，其中，mod(·)表示取余数，转入步骤(2.6)；

(2.6)令N_d＝N_{d_left}，转入步骤(2.2)，执行后续步骤直至得到输出序列p，初始化序列p_left＝p；

(2.7)令N_d＝N_{d_right}，转入步骤(2.2)，执行后续步骤直至得到输出序列p，初始化序列p_right＝p；

(2.8)合并序列p_left和p_right，生成序列p＝[p_left,p_right]，返回p。

2.根据权利要求1所述的基于组合极化码的打孔方法，其特征在于，所述步骤(1)中，由G_M生成的坦纳图共包含(n+1)个阶段，第(n+1)个阶段由M/2个T₃核构成，其他n个阶段各由M/3个T₂核构成。

3.根据权利要求1所述的基于组合极化码的打孔方法，其特征在于，所述步骤(2.1)中，p_i的取值为0或1，p_i＝1表示序列p的第i个元素位置的比特需要被打孔，否则保留该位置的比特信息。

Images