CN109871275A - 多处理器***及其处理器管理方法 - Google Patents
多处理器***及其处理器管理方法 Download PDFInfo
- Publication number
- CN109871275A CN109871275A CN201711250217.8A CN201711250217A CN109871275A CN 109871275 A CN109871275 A CN 109871275A CN 201711250217 A CN201711250217 A CN 201711250217A CN 109871275 A CN109871275 A CN 109871275A
- Authority
- CN
- China
- Prior art keywords
- thread
- par
- processor
- instantaneity
- preferential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 title claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 9
- 230000001052 transient effect Effects 0.000 claims description 7
- 229910002056 binary alloy Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
本发明提供一多处理器***及其处理器管理方法。一暂存器中记录有一特定处理器对于一共用周边中断请求的接受度。一执行绪产生电路接收多个请求,据以产生多个执行绪。每当执行绪产生电路接收到该多个请求之一时,一标记决定电路根该执行绪的属性为该执行绪决定一即时性标记。一排程器选择该特定处理器将执行的一优先执行绪。一调整电路根据优先执行绪的即时性标记,至暂存器设定该特定处理器于执行优先执行绪时对于该共用周边中断请求的接受度。一中断控制器在分派中断请求时将该暂存器所记录的该接受度纳入考虑。
Description
技术领域
本发明与多处理器***相关。
背景技术
为了提高效能,除了个人电脑与笔记型电脑,近年有愈来愈多的消费性电子产品采用包含多个独立中央处理器的电路架构。这些处理器通常被设计为受到单一作业***控制,并且能够支持多个应用程序同时运作。图1呈现一个此类型多处理器***的示意图。多处理器***100包含N个处理器(标示为1101、1102、…、110N,统称处理器110,N为大于一的整数)、一执行绪(thread)产生电路120、一总排程器130、N个排程器(标示为1401、1402、…、140N,统称排程器140)与一中断控制器(interrupt controller)150。
执行绪产生电路120负责接收来自应用程序191~194的请求,将各应用程序须交由处理器110执行的任务包装为相对应的多个执行绪。总排程器130会根据各个处理器目前的工作量,决定应如何将执行绪产生电路120产生的执行绪分配至这些处理器各自的伫列(queue)。每一个处理器110各自搭配的排程器140用以自其伫列中挑选出优先程度最高的执行绪来,令处理器110执行。
中断控制器150负责接收存储器、计时器、影像处理器等电路(未绘示)发出的中断请求(interrupt request,IRQ),并传达给处理器110。在一多处理器***内,通常有数种中断请求,包含针对性(per-processor)中断请求与共用周边(shared peripheral)中断请求。针对性中断请求系指针对一个特定处理器发出的中断请求,只能由该特定处理器处理,例如是处理器本身的计时器发出的中断请求或者是两两处理器之间的沟通所产生的中断请求(inter-processor interrupt)。相对地,共用周边中断请求则是N个处理器110中任一个处理器都可以处理的。
在一般作业***的运作逻辑中,中断请求的优先顺序高于所有的执行绪。每当出现一个针对性中断请求,相对应的特定处理器会暂停原本正在进行中的执行绪,开始处理这个针对性中断请求。另一方面,每当出现一个共用周边中断请求,则是任何一个当时并未正在处理其他中断请求的处理器110,都会加入竞争的行列,争取这个共用周边中断请求的处理权。随后,赢得处理权的处理器110便会开始处理这个共用周边中断请求;原本由该处理器110正在进行中的执行绪会被暂停(即使此工作周期尚未结束),置回其伫列中等待,直到下一次被该处理器110的排程器140选中,才会被重新执行。
上述做法的缺点在于,某些执行绪若因中断请求介入的关系被处理器中途暂停过久,会造成问题。一经典的情况发生于当某处理器正在处理某个高即时性的执行绪时,又接收了一中断请求,使得该执行绪的停滞时间长度超过一预设时间长度,造成执行绪的数据漏失或其他错误。以音乐播放程序的执行绪为例,如果正在进行中的执行绪被中途放弃,原本在播放当中的乐曲可能会出现不连续的中断情况,导致不良的使用者经验。
发明内容
为解决上述问题,本发明提出一种新的多处理器***及其处理器管理方法。
根据本发明之一具体实施例为一种多处理器***,其中包含多个处理器、一暂存器、一执行绪产生电路、一标记决定电路、一排程器、一调整电路以及一中断控制器。该暂存器中记录有该多个处理器中一特定处理器对于一共用周边中断请求的接受度。该执行绪产生电路用以接收多个请求,据以产生将交由该多个处理器执行的多个执行绪,其中该多个执行绪对应于多个应用程序。每当该执行绪产生电路接收到该多个请求之一时,该标记决定电路至少根据对应的该执行绪的一属性决定该执行绪的一即时性标记以提供给该执行绪产生电路。该排程器用以自分派给该特定处理器的多个执行绪中选择该特定处理器将执行的一优先执行绪。该调整电路根据该优先执行绪的该即时性标记,至该暂存器设定该特定处理器于执行该优先执行绪时对于该共用周边中断请求的接受度。该中断控制器用以将多个中断请求分派给该多个处理器,并且在分派该多个中断请求时将该暂存器所记录的该接受度纳入考虑。
根据本发明的另一具体实施例为一种处理器管理方法,用以配合一多处理器***中的一处理器。该管理方法包含:(a)接收对应于多个应用程序的多个请求,据以产生多个执行绪,并针对每一执行绪的一属性为该执行绪决定一即时性标记;(b)自分派给该特定处理器的多个执行绪中选择一优先执行绪,并根据该优先执行绪的该即时性标记,设定该特定处理器于执行该优先执行绪时对于一共用周边中断请求的接受度;以及(c)根据该特定处理器对于该共用周边中断请求的接受度,决定是否将该共用周边中断请求分派给该特定处理器。
根据本发明的又一具体实施例为一种非暂态电脑可读取储存媒体,应用于一多处理器***,其中储存有能由一处理器读取并执行的一程序码。该程序码用以管理该多处理器***中的一处理器。于该程序码中,一第一程序码用以接收对应于多个应用程序的多个请求,据以产生多个执行绪,并针对每一执行绪的一属性为该执行绪决定一即时性标记。一第二程序码用以自分派给该特定处理器的多个执行绪中选择一优先执行绪,并根据该优先执行绪的该即时性标记,设定该特定处理器于执行该优先执行绪时对于一共用周边中断请求的接受度。一第三程序码用以根据该特定处理器对于该共用周边中断请求的接受度,决定是否将该共用周边中断请求分派给该特定处理器。
关于本发明的优点与精神可以藉由以下发明详述及附图得到进一步的了解。
附图说明
图1为一现行多处理器***的示意图。
图2为根据本发明的一实施例中的多处理器***的示意图。
图3(A)与图3(B)为对应于一处理器的中断遮罩暂存器的示意图。
图4为根据本发明的一实施例中的处理器管理方法的流程图。
符号说明
100、200:多处理器***
110、210:处理器
120、220:执行绪产生电路
130、230:总排程器
140、240:排程器
150、250:中断控制器
2521:暂存器
260:标记决定电路
270:调整电路
191~194、291~294:应用程序
S41~S43:流程步骤
须说明的是,本发明的附图包含呈现多种彼此关联的功能性模组的功能方块图。这些附图并非细部电路图,且其中的连接线仅用以表示信号流。功能性元件及/或程序间的多种互动关系不一定要透过直接的电性连结始能达成。此外,个别元件的功能不一定要如附图中绘示的方式分配,且分散式的区块不一定要以分散式的电子元件实现。
具体实施方式
根据本发明的一具体实施例为一种多处理器***,其示意图绘示于图2。多处理器***200包含N个处理器(标示为2101、2102、…、210N,统称处理器210,N为大于一的整数)、一执行绪产生电路220、一总排程器230、N个排程器(标示为2401、2402、…、240N,统称排程器240)、一中断控制器250、一标记决定电路260,以及一调整电路270。
以下会详述标记决定电路260的功用。执行绪产生电路220负责接收来自多个应用程序291~294的执行绪请求,并据此产生将交由处理器210执行的执行绪。在多处理器***200中,每当执行绪产生电路220接收到为某一个应用程序产生执行绪的请求时,会收到上述应用程序的属性,或者该执行绪本身属性等相关资讯,并将此资讯提供给标记决定电路260。标记决定电路260根据上述属性至少其一为这个执行绪决定一即时性标记,以标记出此新执行绪在开始被执行后需要被即时完成、不宜中断的迫切程度。实务上,该即时性标记可以是一个二进制旗标。举例而言,标记决定电路260可设定:该旗标的内容为二进制一表示此执行绪具有高即时性、该旗标的内容为二进制零表示此执行绪具有低即时性。例如,以应用程序属性搭配执行绪本身属性而产生的即时性标记可以采用一个范围在0到1之间的数字,数值愈大表示有愈高的即时性。
在一实施例中,标记决定电路260据以判断的应用程序属性可以是应用程序主要处理的数据类型,而标记决定电路260可被设计为:只要是用于连续播放多媒体数据的应用程序(例如电影播放程序、歌曲伴唱程序……),便赋予其执行绪对应于高即时性的标记。或者,应用程序291~294的编写者与标记决定电路260的电路设计者可事先达成共识,由应用程序编写者主动在一应用程序的基本资讯中载明此应用程序的执行绪在开始被执行后是否需要被即时完成、不宜中断,让标记决定电路260在判读一应用程序的基本资讯后即可得知应赋予此应用程序的执行绪哪一种即时性标记。另一实施例中,由于同一应用程序在不同时间点处理的数据类型可能不尽相同,则标记决定电路260可依照执行绪属性对同一应用程序的个别执行绪进行标记。
标记决定电路260所决定的即时性标记会被传送给执行绪产生电路220。在收到标记决定电路260提供的即时性标记后,执行绪产生电路220便会产生并送出包含此即时性标记的新执行绪(例如将即时性标记写入新执行绪的一个特定栏位),交由总排程器230进行分配。总排程器230根据各个处理器210的伫列中的工作量、处理器的特性等等来决定应如何分配执行绪,其运作逻辑为本发明所属应用领域中具有通常知识者所知,于此不赘述,亦不对本发明的范畴构成限制。每个处理器210各自的排程器240会定时自其伫列中选择一个执行绪(以下称优先执行绪)交由该处理器执行,例如以固定的工作周期为单位,每隔一个工作周期重新选择一优先执行绪。在不需要处理任何中断请求的情况下,各处理器210便是听从其排程器240的安排,在每一段工作周期中,执行排程器240为该工作周期选出的优先执行绪。
中断控制器250负责接收存储器、计时器、影像处理器等电路(未绘示)发出的中断请求,并传达给处理器210。如先前所述,针对性中断请求针对特定处理器发出的中断请求,只能由该特定处理器处理,而共用周边中断请求则是N个处理器210中任一个处理器都可以处理的。不同于图1的中断控制器150,中断控制器250内设有一个暂存器2521,用以记录处理器2101对于共用周边中断请求的接受度。在分派中断请求的处理权时,中断控制器250会参考暂存器2521的内容。更具体地说,当暂存器2521储存的内容显示处理器2101目前不适合接受共用周边中断请求,中断控制器250便不会将共用周边中断请求的处理权分派给处理器2101。
请参阅图2,调整电路270耦接于排程器2401与中断控制器250之间。每当排程器2401为处理器2101选出一个优先执行绪,调整电路270便根据该优先执行绪的即时性标记来设定暂存器2521的内容,亦即设定处理器2101于执行该优先执行绪期间对于共用周边中断请求的接受度。举例而言,电路设计者可令暂存器2521的内容为二进制一表示处理器2101无法接受共用周边中断请求、二进制零表示处理器2101能够接受共用周边中断请求。若标记决定电路260同样采用二进制一来表示高即时性、二进制零来表示低即时性,则调整电路270可直接采用优先执行绪的即时性标记来设定暂存器2521的内容。意即,正在处理具有高即时性标记的优先执行绪的处理器无法接受共同周边中断请求、正在处理具有低即时性标记的优先执行绪的处理器能够接受共用周边中断请求。于一实施例中,调整电路270考量该即时性标记是否指出优先执行绪的即时性高于一预设门槛值。举例而言,若标记决定电路260采用一个范围在0到1之间的数字做为即时性标记,且数值愈大表示有愈高的即时性,则调整电路270可将即时性标记高于0.5的优先执行绪视为具有高即时性,因此将暂存器2521的内容设定为二进制一。反之,即时性标记低于或等于0.5的优先执行绪会被调整电路270视为具有低即时性,因此将暂存器2521的内容设定为二进制零。
藉由标记决定电路260、调整电路270与暂存器2521的合作,处理器2101所处理的具有高即时性的执行绪便不会遭遇因共用周边中断请求介入而被暂停的问题。换句话说,当暂存器2521储存的内容显示处理器2101目前不适合接受共用周边中断请求,中断控制器250便会对处理器2101遮蔽共用周边中断请求,只允许指向处理器2101的针对性中断请求打断处理器2101正在处理的执行绪。
实务上,中断控制器250可利用中断遮罩暂存器(interrupt mask register)来记录处理器210对于各种中断请求的接受度,而暂存器2521的功能可被整合在对应于处理器2101的中断遮罩暂存器中。举例而言,假设处理器2101可能接收到的中断请求共有十五种,其中有三种为针对性中断请求、十二种为共用周边中断请求。对应于处理器2101的中断遮罩暂存器可包含十五个位元(以下称遮罩位元)的储存空间,用来记录这十五种中断请求是否能被处理器2101回应。当处理器2101能接受某一种中断请求时,对应于该中断请求的遮罩位元被设定为二进制零。反之,当处理器2101不能接受某一种中断请求时,对应于该中断请求的遮罩位元被设定为二进制一。
调整电路270可被赋予修改对应于处理器2101的中断遮罩暂存器的内容的能力。图3(A)与图3(B)为对应于处理器2101的中断遮罩暂存器的示意图。当调整电路270判定排程器2401选出的优先执行绪具有高即时性,调整电路270可将对应于十二种共用周边中断请求的遮罩位元的内容皆设定为二进制一,如图3(A)所示,藉此遮蔽这些中断请求。直到处理器2101对此优先执行绪的工作周期结束、排程器2401将重新选择优先执行绪时,调整电路270才将这十二个遮罩位元重新设定为二进制零。反之,当调整电路270判定排程器2401选出的优先执行绪具有低即时性,调整电路270可以不动作,令这十二个遮罩位元的内容保持在二进制零,如图3(B)所示。在这个情况下,出现任一种共用周边中断请求时,处理器2101都会去争取这个中断请求的处理权。
于一实施例中,不同种类的共用周边中断请求可被赋予高低不同的优先性。某些类型的共用周边中断请求的优先性可能高于上述高即时性的执行绪。举例而言,假设已知上述十二种共用周边中断请求中有四种具有较高的优先性,则调整电路270在判定排程器2401选出的优先执行绪具有高即时性后,可以只将另外八种共用周边中断请求的遮蔽位元的内容设定为二进制一,而非将所有共用周边中断请求的遮蔽位元的内容皆设定为二进制一。在这个情况下,藉由标记决定电路260、调整电路270与暂存器2521的合作,处理器2101所处理的具有高即时性的执行绪因共用周边中断请求介入而被暂停的机率可被降低,而非完全消除。
实务上,中断控制器250本身在处理各种中断请求的过程中,亦可能修改中断遮罩暂存器的内容,例如在处理器2101正在处理某一种中断请求的过程中将相对应的遮蔽位元的内容设定为二进制一,其详细运作方式为本发明所属技术领域中具有通常知识者所知,于此不赘述。
须说明的是,利用调整电路270来调节中断请求接受度的做法,可被套用在不只一个处理器上。举例来说,电路设计者亦可为处理器2102另设置一个耦接于排程器2402与中断控制器250之间的调整电路270,藉此降低具有高即时性的执行绪被处理器2102暂停的机率。理想上,在多处理器***200包含N个处理器210的情况下,可设置N个调整电路270,让每个处理器210都搭配有一调整电路270。为了保留至少一个处理器210可供处理共用周边中断请求,排程器240可被设计为具有彼此沟通协调的机制,藉由适当选择优先执行绪,令同一时间点至多有(N-1)个处理器在处理具高即时性的优先执行绪。或者,总排程器230可被设计为在分派执行绪时会参考各伫列的状态,不让N个伫列在同一时间都排有具高即时性的执行绪。实务上,电路设计者可根据经验法则与实际应用场合,决定调整电路270的数量。
在实际应用中,标记决定电路260与调整电路270可被实现为固定式及/或可程序化数位逻辑电路,包含可程序化逻辑门阵列、特定应用集成电路、微控制器、微处理器、数位信号处理器,与其他必要电路。
此外,本发明的范畴并不限于以某种特定型态的作业***来控制多处理器***200。
根据本发明的另一具体实施例为一种处理器管理方法,用以配合一多处理器***中的一处理器,其流程图绘示于图4。首先,步骤S41为接收对应于多个应用程序的多个请求,据以产生多个执行绪,并针对每一执行绪的一属性为该执行绪决定一即时性标记。步骤S42则是自分派给该特定处理器的多个执行绪中选择一优先执行绪,并根据该优先执行绪的该即时性标记,设定该特定处理器于执行该优先执行绪时对于一共用周边中断请求的接受度。随后,步骤S43为根据该特定处理器对于该共用周边中断请求的接受度,决定是否将该共用周边中断请求分派给该特定处理器。
本发明所属技术领域中具有通常知识者可理解,先前在介绍多处理器***200时描述的各种操作变化亦可应用至图4中的处理器管理方法,其细节不再赘述。
根据本发明的又一具体实施例为一种非暂态电脑可读取储存媒体,应用于一多处理器***,其中储存有能由一处理器读取并执行的一程序码。该程序码系用以管理该多处理器***中的一处理器。于该程序码中,一第一程序码用以接收对应于多个应用程序的多个请求,据以产生多个执行绪,并针对每一执行绪的一属性为该执行绪决定一即时性标记。一第二程序码用以自分派给该特定处理器的多个执行绪中选择一优先执行绪,并根据该优先执行绪的该即时性标记,设定该特定处理器于执行该优先执行绪时对于一共用周边中断请求的接受度。一第三程序码用以根据该特定处理器对于该共用周边中断请求的接受度,决定是否将该共用周边中断请求分派给该特定处理器。
实务上,上述非暂态电脑可读取媒体可为电子、磁性及光学储存装置,例如只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、DVD、磁带、软碟、硬碟。举例而言,上述程序码可以被编写为一作业***的程序码的一部份。此外,该程序码可利用各种程序语言实现。
本发明所属技术领域中具有通常知识者可理解,先前在介绍多处理器***200时描述的各种操作变化亦可应用至上述非暂态电脑可读取媒体,其细节不再赘述。
藉由以上具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所揭示的具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
Claims (9)
1.一种多处理器***,包含:
多个处理器;
一暂存器,其中记录有该多个处理器中一特定处理器对于一共用周边中断请求的接受度;
一执行绪产生电路,用以接收多个请求,据以产生将交由该多个处理器执行的多个执行绪,该多个执行绪对应于多个应用程序;
一标记决定电路,耦接于该执行绪产生电路,每当该执行绪产生电路接收到该多个请求之一时,该标记决定电路至少根据对应该执行绪的一属性决定将包含在该执行绪中的一即时性标记;
一排程器,用以自分派给该特定处理器的多个执行绪中选择该特定处理器将执行的一优先执行绪;
一调整电路,耦接于该排程器与该中断控制器之间,用以根据该优先执行绪的该即时性标记,至该暂存器设定该特定处理器于执行该优先执行绪时对于该共用周边中断请求的接受度;以及
一中断控制器,用以将多个中断请求分派给该多个处理器,并且在分派该多个中断请求时将该暂存器所记录的该接受度纳入考虑。
2.如权利要求1所述的多处理器***,其特征在于,若该即时性标记指出该优先执行绪的即时性高于一预设门槛值,该调整电路至该暂存器将该特定处理器对于该共用周边中断请求的接受度调整为:该特定处理器于执行该优先执行绪时不接受任何共用周边中断请求。
3.如权利要求1所述的多处理器***,其特征在于,若该即时性标记指出该优先执行绪的即时性低于一预设门槛值,该调整电路至该暂存器将该特定处理器对于中断的该接受度调整为:该特定处理器于执行该优先执行绪时可接受该共用周边中断请求。
4.一种处理器管理方法,用以配合一多处理器***中的一特定处理器,该管理方法包含:
(a)接收对应于多个应用程序的多个请求,据以产生多个执行绪,并针对每一执行绪的一属性为该执行绪决定一即时性标记;
(b)自分派给该特定处理器的多个执行绪中选择一优先执行绪,并根据该优先执行绪的该即时性标记,设定该特定处理器于执行该优先执行绪时对于一共用周边中断请求的接受度;以及
(c)根据该特定处理器对于该共用周边中断请求的接受度,决定是否将该共用周边中断请求分派给该特定处理器。
5.如权利要求4所述的管理方法,其特征在于,步骤(c)包含:
若该即时性标记指出该优先执行绪的即时性高于一预设门槛值,将该特定处理器对于该共用周边中断请求的接受度调整为:该特定处理器于执行该优先执行绪时不接受任何共用周边中断请求。
6.如权利要求4所述的管理方法,其特征在于,步骤(c)包含:
若该即时性标记指出该优先执行绪的即时性低于一预设门槛值,将该特定处理器对于该共用周边中断请求的接受度调整为:该特定处理器于执行该优先执行绪时接受所有种类的共用周边中断请求。
7.一种非暂态电脑可读取储存媒体,应用于一多处理器***,其中储存有能由一处理器读取并执行的一程序码,该程序码用以管理该多处理器***中的一特定处理器且包含:
一第一程序码,用以接收对应于多个应用程序的多个请求,据以产生多个执行绪,并针对每一执行绪的一属性为该执行绪决定一即时性标记;
一第二程序码,用以自分派给该特定处理器的多个执行绪中选择一优先执行绪,并根据该优先执行绪的该即时性标记,设定该特定处理器于执行该优先执行绪时对于一共用周边中断请求的接受度;以及
一第三程序码,用以根据该特定处理器对于该共用周边中断请求的接受度,决定是否将该共用周边中断请求分派给该特定处理器。
8.如权利要求7所述的非暂态电脑可读取储存媒体,其特征在于,该第三程序码被编写为:
若该即时性标记指出该优先执行绪的即时性高于一预设门槛值,将该特定处理器对于该共用周边中断请求的接受度调整为:该特定处理器于执行该优先执行绪时不接受任何共用周边中断请求。
9.如权利要求7所述的非暂态电脑可读取储存媒体,其特征在于,该第三程序码被编写为:
若该即时性标记指出该优先执行绪的即时性低于一预设门槛值,将该特定处理器对于该共用周边中断请求的接受度调整为:该特定处理器于执行该优先执行绪时接受所有种类的共用周边中断请求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711250217.8A CN109871275A (zh) | 2017-12-01 | 2017-12-01 | 多处理器***及其处理器管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711250217.8A CN109871275A (zh) | 2017-12-01 | 2017-12-01 | 多处理器***及其处理器管理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109871275A true CN109871275A (zh) | 2019-06-11 |
Family
ID=66913661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711250217.8A Pending CN109871275A (zh) | 2017-12-01 | 2017-12-01 | 多处理器***及其处理器管理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109871275A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11327690B2 (en) | 2019-11-13 | 2022-05-10 | Google Llc | Enhanced input of machine-learning accelerator activations |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1720503A (zh) * | 2002-10-15 | 2006-01-11 | 沙桥技术有限公司 | 在多线程处理器中用于高速线程间中断的方法和设备 |
CN101002176A (zh) * | 2004-07-23 | 2007-07-18 | 松下电器产业株式会社 | 实时处理软件控制装置及方法 |
US20100242041A1 (en) * | 2009-03-17 | 2010-09-23 | Qualcomm Incorporated | Real Time Multithreaded Scheduler and Scheduling Method |
CN101911019A (zh) * | 2008-01-18 | 2010-12-08 | 库卡罗伯特有限公司 | 计算机***,用于机器、特别是工业机器人的控制装置及工业机器人 |
CN103677997A (zh) * | 2012-09-21 | 2014-03-26 | 宏达国际电子股份有限公司 | 多核心装置以及其多线程调度方法 |
CN106371894A (zh) * | 2016-08-31 | 2017-02-01 | 华为技术有限公司 | 一种配置方法、装置和数据处理服务器 |
US9830187B1 (en) * | 2015-06-05 | 2017-11-28 | Apple Inc. | Scheduler and CPU performance controller cooperation |
-
2017
- 2017-12-01 CN CN201711250217.8A patent/CN109871275A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1720503A (zh) * | 2002-10-15 | 2006-01-11 | 沙桥技术有限公司 | 在多线程处理器中用于高速线程间中断的方法和设备 |
CN101002176A (zh) * | 2004-07-23 | 2007-07-18 | 松下电器产业株式会社 | 实时处理软件控制装置及方法 |
CN101911019A (zh) * | 2008-01-18 | 2010-12-08 | 库卡罗伯特有限公司 | 计算机***,用于机器、特别是工业机器人的控制装置及工业机器人 |
US20100242041A1 (en) * | 2009-03-17 | 2010-09-23 | Qualcomm Incorporated | Real Time Multithreaded Scheduler and Scheduling Method |
CN102341780A (zh) * | 2009-03-17 | 2012-02-01 | 高通股份有限公司 | 实时多线程调度器及调度方法 |
CN103677997A (zh) * | 2012-09-21 | 2014-03-26 | 宏达国际电子股份有限公司 | 多核心装置以及其多线程调度方法 |
US9830187B1 (en) * | 2015-06-05 | 2017-11-28 | Apple Inc. | Scheduler and CPU performance controller cooperation |
CN106371894A (zh) * | 2016-08-31 | 2017-02-01 | 华为技术有限公司 | 一种配置方法、装置和数据处理服务器 |
Non-Patent Citations (1)
Title |
---|
周密等: "基于Windows NT开放式数控***实时扩展技术研究", 《计算机工程与应用》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11327690B2 (en) | 2019-11-13 | 2022-05-10 | Google Llc | Enhanced input of machine-learning accelerator activations |
TWI767310B (zh) * | 2019-11-13 | 2022-06-11 | 美商谷歌有限責任公司 | 處理器、運算方法及電腦程式產品 |
US11762602B2 (en) | 2019-11-13 | 2023-09-19 | Google Llc | Enhanced input of machine-learning accelerator activations |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3690648B1 (en) | Resource scheduling method, scheduling server, cloud computing system and storage medium | |
CN101160565B (zh) | 无操作***干预情况下调度os隔离定序器上的线程的机制 | |
US3079082A (en) | Electronic computer with interrupt feature | |
CN101980169B (zh) | 信息处理装置及信息处理方法 | |
US20080201561A1 (en) | Multi-threaded parallel processor methods and apparatus | |
CN103019810A (zh) | 具有不同执行优先级的计算任务的调度和管理 | |
US20090222830A1 (en) | Methods for Multi-Tasking on Media Players | |
CN111831410A (zh) | 任务处理方法、装置、存储介质及电子设备 | |
CN101238442A (zh) | 进程控制程序以及进程控制方法 | |
CN109840149B (zh) | 任务调度方法、装置、设备及存储介质 | |
JP2010044784A (ja) | システムにおける要求のスケジューリング | |
JP2009238024A (ja) | 仮想マルチプロセッサ、システムlsi、携帯電話機器、及び仮想マルチプロセッサの制御方法 | |
JP2009238197A (ja) | 共有メモリの制御回路、制御方法及び制御プログラム | |
CN110134215A (zh) | 数据处理方法、装置、电子设备及可读存储介质 | |
WO2013035246A1 (ja) | 仮想計算機制御装置、仮想計算機制御方法、仮想計算機制御プログラム、及び集積回路 | |
CN109871275A (zh) | 多处理器***及其处理器管理方法 | |
WO2024103927A1 (zh) | 混合部署场景下的作业调度方法、装置及电子设备 | |
WO2019178178A1 (en) | Thread scheduling for multithreaded data processing environments | |
JP2004038967A (ja) | バスの使用頻度を制御できる方法及び装置 | |
TWI639955B (zh) | 多處理器系統及其處理器管理方法 | |
CN110221861A (zh) | 一种cpu新型寄存器体系结构及其中断处理方法 | |
WO2019196277A1 (zh) | 刷新任务分配方法、电子设备及存储介质 | |
CN115756866A (zh) | 负载均衡方法、装置及存储介质 | |
US7984446B1 (en) | Method and system for multitasking BIOS initialization tasks | |
CN115564635A (zh) | 一种gpu资源调度方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190611 |