CN109842416B - 发送装置 - Google Patents
发送装置 Download PDFInfo
- Publication number
- CN109842416B CN109842416B CN201811650016.1A CN201811650016A CN109842416B CN 109842416 B CN109842416 B CN 109842416B CN 201811650016 A CN201811650016 A CN 201811650016A CN 109842416 B CN109842416 B CN 109842416B
- Authority
- CN
- China
- Prior art keywords
- signal
- coupled
- common mode
- input
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开一种发送装置。所述装置包括：电流模式逻辑单元，输出差分信号对；共模信号采样单元，采集所述差分信号对的共模信号；共模信号调整单元，根据所述共模信号调整所述差分信号对的信号幅度。本发明应用在内核电压较小的CMOS工艺，主要解决传统发送电路输出的最小信号幅度无法满足当前USB3.0协议的实质性缺陷。
Description
技术领域
本发明涉及电路及信号处理领域，具体而言，涉及一种应用在高速 SerDes的发送装置。
背景技术
SerDes技术是点对点的串行通信技术，主要组成部分包括高速时钟发生模块、高速发送***及高速接收模块。传统的高速发送电路如图1所示，发送端的差分输出信号波幅如图2所示；其中，单端Vop/Von的最大输出幅度为vcc-1/4*I0*R，最小输出幅度为vcc-3/4*I0*R。
在USB3.0协议要求，正常的最大输出幅度和最小输出幅度的差值1/2 ×I0*R为0.5V，I0*R＝1V
对于如图1的高速发送电路而，在最新的小尺寸工艺，如22nm/10nm工艺中，内核电压Vcc最小为0.8V。单端的Vop/Von的最大输出幅度为0.55V，最小输出幅度为0.05V。在最小输出幅度为0.05V时，此时尾电流源会无法工作，导致整个SerDes的发送电路无法工作。
发明内容
本发明实施例至少公开一种发送装置，能够应用在小尺寸工艺并且符合USB3.0协议要求的高速发送电路，提高差分输出信号的信号幅度。
所述装置包括：
所述装置包括：
电流模式逻辑单元，输出差分信号对；
共模信号采样单元，采集所述差分信号对的共模信号；
共模信号调整单元，根据所述共模信号调整所述差分信号对的信号幅度。
在本发明公开的一些实施例中，所述共模信号采样单元包括串联在所述差分信号对之间的至少两个采样电阻，
任意两个相邻的所述采样电阻之间被配置为采样节点，
采样节点通过采样电容接地，以及输出共模信号。
在本发明公开的一些实施例中，所述共模信号调整单元包括：
信号比较电路，比较所述共模信号与至少一参考信号，输出反馈信号；
幅度调整单元，根据所述反馈信号调整所述信号幅度。
在本发明公开的一些实施例中，所述信号比较电路包括放大器，所述放大器的反向输入端输入所述参考电压，正向输入端输入所述共模信号，输出端输出所述反馈信号。
在本发明公开的一些实施例中，所述幅度调整单元包括两个反馈PMOS 管，两个所述反馈PMOS管的栅极输入所述反馈信号，源极耦接反馈电压源，漏极分别耦合所述电流模式逻辑单元的两个输出端。
在本发明公开的一些实施例中，所述电流模式逻辑单元包括两个第一 PMOS管，两个所述第一PMOS管的栅极分别输入差分输入信号对的两个差分输入信号，源极耦接标准电压源，漏极耦接一恒流源电路的输入端。
在本发明公开的一些实施例中，所述恒流源电路包括两个第二NMOS 管，两个所述第二NMOS管的栅极耦接一恒流源的输出端，源极接地；一所述第二NMOS管的漏极耦接所述恒流源的输出端，另一所述第二NMOS管的漏极与两个所述第一PMOS管的漏极耦接。
在本发明公开的一些实施例中，所述电流模式逻辑单元包括两个第三 PMOS管；
所述标准电压源分别通过一所述第三PMOS管与所述第二NMOS管的漏极耦接，两个所述第三MOS管的栅极输入使能信号。
针对上述方案，本发明通过以下参照附图对公开的示例性实施例作详细描述，亦使本发明实施例的其它特征及其优点清楚。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术中电流模式逻辑电路的电路图；
图2为实施例发送装置的电路图；
图3为电流模式逻辑电路的输出波幅；
图4为实施例发送装置的输出波幅；
图5为单端电路的交流等效电路。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中公开的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本实施例公开一种发送电路，应用在内核电压较小的CMOS工艺，主要解决传统发送电路输出的最小信号幅度无法满足当前USB3.0协议的实质性缺陷。
请参照图2，本实施例的发送装置提供电流模式逻辑单元、共模信号采样单元及共模信号调整单元。
本实施例的电流模式逻辑单元用于根据一对差分输入信号(Vin及 Vip)生成并且输出一对差分输出信号(Von及Vop)；具体的，电流模式逻辑单元包括NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管 M5及PMOS管M6。
PMOS管M5及PMOS管M6的源极均耦接一标准电源VCC，栅极均耦合外部输入的使能信号enb；PMOS管M5的漏极通过电阻R1与PMOS管M3的输入耦接，PMOS管M6通过电阻R2与PMOS管M4的输入耦接。
PMOS管M3的栅极耦合外部输入的差分输入信号Vin，PMOS管M4的栅极耦合外部输入的差分输入信号Vip。PMOS管M3及PMOS管M4的漏极耦接 NMOS管M2的漏极，
NMOS管M2及NMOS管M1的栅极耦接一恒流源的输出端，NMOS管M2及 NMOS管M1的源极接地，NMOS管M1的漏极耦合恒流源的输出端。
本实施例的电流模式逻辑单元通过PMOS管M3的输入作为第一输出节点，输出差分输出信号Vop；通过PMOS管M4的输入作为第二输出节点，输出差分输出信号Von。
第一输出节点通过一电容C1及电阻R4接地，第二输出节点通过一电容C1及电阻R3接地。
通过上述方案，本实施例根据输入的一对差分输入信号(Vin及Vip) 能够输出一对差分输出信号(Von及Vop)；那么，在使本实施例的电阻 R1、电阻R2、电阻R3及电阻R4的阻值相同后差分输出信号(Von及Vop) 的波幅如图3，最大波幅为VCC-1/4*I0*R，最小波幅为VCC-3/4*I0*R，中间波幅为VCC-1/2*I0*R；其中，I0为经过MOS管M2的电流，R为电阻R1、电阻R2、电阻R3及电阻R4的阻值。
本实施例的共模信号采样单元用于采集差分输出信号(Von及Vop) 的共模信号；具体的，共模信号采样单元包括电阻RC1、电阻RC2及电容 C2。
电阻RC1及电阻RC2串联在PMOS管M3的输入及PMOS管M4的输入之间。电阻RC1及电阻RC2之间作为采样节点并且通过电容C接地。采样节点输出差分输出信号(Von及Vop)的共模信号。
通过上述方案，本实施例在使电阻RC1与电阻RC2的阻值相同后，共模信号的取值为(Vop+Von)/2。
本实施例的共模信号调整单元用于根据共模信号的取值调整差分输出信号(Von及Vop)在图2中的波幅；具体的，共模信号调整单元信号比较电路及幅度调整单元。
信号比较电路用于比较共模信号与一参考信号Vref0后输出反馈信号；具体的，信号比较电路选用放大器A1，放大器A1的正向输入端耦接采样节点，反向输入端耦合外部输入的参考信号Vref0，输出端用于输出高电平或低电平的反馈信号到幅度调整单元。
幅度调整单元用于根据反馈信号在本实施例中提高差分输出信号 (Von及Vop)的波幅；具体的，幅度调整单元包括PMOS管Mp1及PMOS管 Mp2。
PMOS管Mp1及PMOS管Mp2的源极耦接一反馈电压源VCChv，栅极均耦接放大器A1的输出端，PMOS管Mp1的漏极与MOS管M3的源极耦接，PMOS 管Mp2的漏极与PMOS管M4的源极耦接。
通过上述方案，在使本实施例的差分输出信号(Von及Vop)的波幅如图4，最大波幅为VCC-1/4*I0*R+I1*R，最小波幅为VCC-3/4*I0*R+I1*R，中间波幅为VCC-1/2*I0*R+I1*R；其中，I1为经过PMOS管Mp1的电流。
本实施例对最小波幅、中间波幅及最大波幅的计算过程如下。
首先根据基尔霍夫电流定律方程取得(VCC-Vcm)/R+I1＝I0/2。
其中，Vcm为差分输出信号的中间波幅；Vcm＝VCC-1/2*I0*R+I1*R。
再根据戴维南定理，取得如图5所示的单端电路的交流等效电路。
根据图5的交流等效电路取得Vac＝I0*(R||R)＝I0*R/2；
其中，Vac为Vop/Von的交流幅度。
那么取得最大波幅为Vcm+1/2*Vac＝Vcc-1/2*I0*R+I1*R+1/4*I0*R
＝VCC-1/4*I0*R+I1*R；
最小波幅为Vcm-1/2*Vac＝Vcc-1/2*I0*R+I1*R-1/4*I0*R
＝VCC-3/4*I0*R+I1*R。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种发送装置，其特征在于，
所述装置包括电流模式逻辑单元、共模信号采样单元及共模信号调整单元；
所述电流模式逻辑单元包括两个第一PMOS管，两个所述第一PMOS管的栅极分别输入差分输入信号对的两个差分输入信号，源极耦接标准电压源，漏极耦接一恒流源电路的输入端；
所述共模信号采样单元包括串联在所述差分信号对之间的至少两个采样电阻，任意两个相邻的所述采样电阻之间被配置为采样节点，采样节点通过采样电容接地，以及输出共模信号；
所述共模信号调整单元包括信号比较电路及幅度调整单元；
所述信号比较电路包括放大器，所述放大器的反向输入端输入一参考电压，正向输入端输入所述共模信号，输出端输出所述反馈信号；
所述幅度调整单元包括两个反馈PMOS管，两个所述反馈PMOS管的栅极输入所述反馈信号，源极耦接反馈电压源，漏极分别耦合所述电流模式逻辑单元的两个输出端。
2.如权利要求1所述的发送装置，其特征在于，
所述恒流源电路包括两个第二NMOS管，两个所述第二NMOS管的栅极耦接一恒流源的输出端，源极接地；
一所述第二NMOS管的漏极耦接所述恒流源的输出端，另一所述第二NMOS管的漏极与两个所述第一PMOS管的漏极耦接。
3.如权利要求2所述的发送装置，其特征在于，
所述电流模式逻辑单元包括两个第三PMOS管；
所述标准电压源分别通过一所述第三PMOS管与所述第二NMOS管的漏极耦接，两个所述第三PMOS管的栅极输入使能信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811650016.1A CN109842416B (zh) | 2018-12-31 | 2018-12-31 | 发送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811650016.1A CN109842416B (zh) | 2018-12-31 | 2018-12-31 | 发送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109842416A CN109842416A (zh) | 2019-06-04 |
| CN109842416B true CN109842416B (zh) | 2024-02-23 |
Family
ID=66883523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811650016.1A Active CN109842416B (zh) | 2018-12-31 | 2018-12-31 | 发送装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109842416B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116401192B (zh) * | 2023-06-08 | 2023-09-29 | 牛芯半导体(深圳)有限公司 | 一种检测电路及终端设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098590A (ja) * | 2008-10-17 | 2010-04-30 | Kawasaki Microelectronics Inc | 差動出力バッファ |
| CN101867363A (zh) * | 2010-05-25 | 2010-10-20 | 中国电子科技集团公司第二十四研究所 | 具有稳定差分共模电压的lvds驱动电路 |
| CN102403967A (zh) * | 2010-09-14 | 2012-04-04 | 孙茂友 | 一种高精度cmos单端输入到差分输出转换器 |
| CN103427823A (zh) * | 2012-05-23 | 2013-12-04 | 上海华虹Nec电子有限公司 | 低电压差分信号传输驱动器电路 |
| US9407268B1 (en) * | 2015-04-29 | 2016-08-02 | Integrated Device Technology, Inc. | Low voltage differential signaling (LVDS) driver with differential output signal amplitude regulation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580324B2 (en) * | 2001-09-12 | 2003-06-17 | Agere Systems, Inc. | Apparatus, method and system for common-mode stabilization in circuits having differential operation |
| US6924668B2 (en) * | 2003-09-25 | 2005-08-02 | Infineon Technologies Ag | Differential to single-ended logic converter |
| US7394283B2 (en) * | 2006-08-25 | 2008-07-01 | International Business Machines Corporation | CML to CMOS signal converter |
| US8633756B2 (en) * | 2011-07-21 | 2014-01-21 | National Semiconductor Corporation | Low voltage differential signaling (LVDS) circuitry and method for dynamically controlling common mode voltage at input |
-
2018
- 2018-12-31 CN CN201811650016.1A patent/CN109842416B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098590A (ja) * | 2008-10-17 | 2010-04-30 | Kawasaki Microelectronics Inc | 差動出力バッファ |
| CN101867363A (zh) * | 2010-05-25 | 2010-10-20 | 中国电子科技集团公司第二十四研究所 | 具有稳定差分共模电压的lvds驱动电路 |
| CN102403967A (zh) * | 2010-09-14 | 2012-04-04 | 孙茂友 | 一种高精度cmos单端输入到差分输出转换器 |
| CN103427823A (zh) * | 2012-05-23 | 2013-12-04 | 上海华虹Nec电子有限公司 | 低电压差分信号传输驱动器电路 |
| US9407268B1 (en) * | 2015-04-29 | 2016-08-02 | Integrated Device Technology, Inc. | Low voltage differential signaling (LVDS) driver with differential output signal amplitude regulation |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109842416A (zh) | 2019-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10447427B2 (en) | Baseline wander correction | |
| JP6705013B2 (ja) | レプリカ回路およびフィードバック制御を介してコモンモード電圧を制御するためのシステムおよび方法 | |
| CN107276869B (zh) | 电子设备、用于数据传输的方法和电子*** | |
| TWI580187B (zh) | 加法放大器及其方法 | |
| JP2013026959A (ja) | 信号変換回路、その信号変換回路を備えるアイソレータ回路及び信号変換方法 | |
| EP1548944B1 (en) | Receiving device | |
| CN101789780A (zh) | 阻抗调整电路 | |
| JPH09232987A (ja) | パルス受信機 | |
| CN109842416B (zh) | 发送装置 | |
| CN110703010A (zh) | 测试电路 | |
| US9136828B2 (en) | Current mode logic latch | |
| JP4928290B2 (ja) | 差動信号比較器 | |
| CN110912842B (zh) | 一种包络检测电路 | |
| CN109921783B (zh) | 三态输入解码电路及其解码方法 | |
| CN105827235A (zh) | 差分输出缓冲器 | |
| CN106843349B (zh) | 差分驱动器电路和用于控制差分驱动器电路的方法 | |
| CN110460308B (zh) | 一种宽范围的环形压控振荡器电路 | |
| CN109213262B (zh) | 偏移补偿电路 | |
| CN108449082B (zh) | 一种cml电平转cmos电平的电路结构 | |
| JP2009296123A (ja) | バッファ回路及びこれを用いた信号伝達装置 | |
| US6781420B2 (en) | Symmetric differential logic circuits | |
| CN106953618B (zh) | 一种增强型cmos施密特电路 | |
| JP2004112424A (ja) | レシーバ回路 | |
| CN210693996U (zh) | 包络检测电路 | |
| JP5038738B2 (ja) | デューティ調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211124 Address after: 519000 room 901-9011, Hengqin international business center, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Applicant after: Core microelectronics technology (Zhuhai) Co.,Ltd. Address before: 430000, No.1, floor 1-5, building 14, No.7, financial port 1st Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province Applicant before: INNOSILICON TECHNOLOGY Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |