CN109841256B - 闪存参考电路 - Google Patents
闪存参考电路 Download PDFInfo
- Publication number
- CN109841256B CN109841256B CN201711230684.4A CN201711230684A CN109841256B CN 109841256 B CN109841256 B CN 109841256B CN 201711230684 A CN201711230684 A CN 201711230684A CN 109841256 B CN109841256 B CN 109841256B
- Authority
- CN
- China
- Prior art keywords
- current
- temperature coefficient
- pmos tube
- tube
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种闪存参考电路,包括:正温度系数电流模块用于产生第一电流,第一电流为正温度系数电流;负温度系数电流模块用于产生第二电流,第二电流为负温度系数电流;控制模块的第一端与正温度系数电流模块的第一端电连接,控制模块的第二端与负温度系数电流模块的第一端电连接,控制模块的第三端与负温度系数电流模块的第二端电连接,控制模块用于根据第一电流和第二电流,产生参考电流由控制模块的第四端输出,参考电流的温度系数为正温度系数、负温度系数或者零温度系数。本发明实施例提供了一种闪存参考电路,通过正温度系数电流模块、负温度系数电流模块和控制模块,以获得不同温度系数的参考电流。
Description
技术领域
本发明实施例涉及非易失性存储器技术领域,尤其涉及一种闪存参考电路。
背景技术
随着消费电子产品市场的发展,闪存作为主要的存储器在手机、数码相机等产品中得到了广泛应用,市场规模在不断的扩大。
现有技术中的读操作实际上是选中要读的存储单元,在其栅极上加一定的电压,在漏极上加一定的电压,再将存储单元的漏极电流和参考电路产生的参考电流作对比,从而得到存储单元是编程状态和擦除状态。而现有技术中由于温度或者读取电路和参考电路中包括的器件不同等诸多因素,会造成参考电路产生的参考电流的温度系数和存储单元读取的漏极电流的温度系数不匹配,那么在读操作时,将存储单元的漏极电流和参考电路产生的参考电流作对比,得到存储单元是编程状态和擦除状态也会和存储单元实际的状态有偏差。
亟需一种参考电路,可以产生不同温度系数的参考电流,例如既能产生正温度系数的参考电流,又能产生负温度系数的参考电流,还能产生零温度系数的参考电流,这样的参考电路可以产生不同温度系数的参考电流,以便和存储单元读取的漏极电流的温度系数相匹配,使得对于存储单元的读取操作更加准确。
发明内容
有鉴于此,本发明实施例提供了一种闪存参考电路,可以获得不同温度系数的参考电流,以使在对存储单元进行读取操作时,参考电流的温度系数和读取电流的温度系数能够保持一致。
本发明实施例提供了一种闪存参考电路,正温度系数电流模块,所述正温度系数电流模块用于产生第一电流,所述第一电流为正温度系数电流;
负温度系数电流模块,所述负温度系数电流模块用于产生第二电流,所述第二电流为负温度系数电流;
控制模块,所述控制模块的第一端与所述正温度系数电流模块的第一端电连接,所述控制模块的第二端与所述负温度系数电流模块的第一端电连接,所述控制模块的第三端与所述负温度系数电流模块的第二端电连接,所述控制模块用于根据所述第一电流和所述第二电流,产生参考电流并由所述控制模块的第四端输出,所述参考电流的温度系数为正温度系数、负温度系数或者零温度系数。
可选的,所述控制模块包括第一电流镜像单元、第二电流镜像单元、第三电流镜像单元和运算单元;
所述第一电流镜像单元包括第一PMOS管和第二PMOS管;
所述第二电流镜像单元包括第三PMOS管和第四PMOS管;
所述第三电流镜像单元包括所述第一PMOS管和第五PMOS管;
所述运算单元包括所述第四PMOS管和所述第五PMOS管;
所述第一PMOS管的栅极和所述第二PMOS的栅极电连接;
所述第三PMOS管的栅极和所述第四PMOS管的栅极电连接;
所述第一PMOS管的栅极和所述第五PMOS管的栅极电连接;
所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极和所述第五PMOS管的源极分别与第一电源电连接;
所述第一PMOS管的漏极作为所述控制模块的第一端,与所述正温度系数电流模块的第一端电连接;
所述第二PMOS管的漏极作为所述控制模块的第二端,与所述负温度系数电流模块的第一端电连接;
所述第三PMOS管的漏极作为所述控制模块的第三端,与所述负温度系数电流模块的第二端电连接;
所述第四PMOS管的漏极和所述第五PMOS管的漏极电连接,作为所述控制模块的第四端,用于输出所述参考电流;
所述第五PMOS管的沟道对应的宽长比与所述第一PMOS管的沟道对应的宽长比的比值为第一权重值;
所述第四PMOS管的沟道对应的宽长比与所述第三PMOS管的沟道对应的宽长比的比值为第二权重值;
所述参考电流为所述第一电流与所述第一权重值的乘积和所述第二电流与所述第二权重值的乘积之和。
可选的,所述正温度系数电流模块包括第一电阻和第一NMOS管;
所述第一NMOS管的漏极分别与所述第一PMOS管的漏极和栅极电连接;
所述第一NMOS管的源极与所述第一电阻的第一端电连接;
所述第一电阻的第二端接地;
所述第一NMOS管的栅极与基准电压源电连接,所述基准电压源为零温度系数电压源,所述基准电压源提供的基准电压使得所述第一NMOS管处于亚阈值区。
可选的,所述负温度系数电流模块包括第二NMOS管、第三NMOS管和第二电阻;
所述第二NMOS管的源极接地,所述第二NMOS管的漏极分别与所述第二PMOS管的漏极和所述第三NMOS管的栅极电连接;
所述第三NMOS管的漏极分别与所述第三PMOS管的栅极和漏极电连接;
所述第三NMOS管的源极分别与所述第二NMOS管的栅极和所述第二电阻的第一端电连接;
所述第二电阻的第二端接地;
所述第三NMOS管处于饱和区。
可选的,所述第一PMOS管的沟道对应的长度与所述第五PMOS管的沟道对应的长度相等;
所述第三PMOS管的沟道对应的长度与所述第四PMOS管的沟道对应的长度相等;
所述第一NMOS管的阈值电压与所述第一电阻的阻值之间的比值为第三电流;
所述第二NMOS管的阈值电压与所述第二电阻的阻值的比值为第四电流;
所述第三电流与所述第一权重值的乘积等于所述第四电流与所述第二权重值的乘积;
所述参考电流的温度系数为零温度系数。
可选的,所述第一PMOS管的沟道对应的长度与所述第五PMOS管的沟道对应的长度相等;
所述第三PMOS管的沟道对应的长度与所述第四PMOS管的沟道对应的长度相等;
所述第一NMOS管的阈值电压与所述第一电阻的阻值之间的比值为第三电流;
所述第二NMOS管的阈值电压与所述第二电阻的阻值的比值为第四电流;
所述第三电流与所述第一权重值的乘积大于所述第四电流与所述第二权重值的乘积;
所述参考电流的温度系数为正温度系数。
可选的,所述第一PMOS管的沟道对应的长度与所述第五PMOS管的沟道对应的长度相等;
所述第三PMOS管的沟道对应的长度与所述第四PMOS管的沟道对应的长度相等;
所述第一NMOS管的阈值电压与所述第一电阻的阻值之间的比值为第三电流;
所述第二NMOS管的阈值电压与所述第二电阻的阻值的比值为第四电流;
所述第三电流与所述第一权重值的乘积小于所述第四电流与所述第二权重值的乘积;
所述参考电流的温度系数为负温度系数。
本发明实施例的技术方案提供的闪存参考电路,包括正温度系数电流模块、负温度系数电流模块和控制模块,通过正温度系数电流模块产生第一电流,第一电流为正温度系数电流,负温度系数电流模块用于产生第二电流,第二电流为负温度系数电流,控制模块用于根据第一电流和第二电流,可以产生不同温度系数的参考电流,参考电流的温度系数为正温度系数、负温度系数或者零温度系数,本发明实施例的技术方案通过获得不同温度系数的参考电流,以使在对存储单元进行读取操作时,参考电流的温度系数和读取电流的温度系数能够保持一致。解决了现有技术中由于温度或者读取电路和参考电路中包括的器件不同等诸多因素,会造成参考电路产生的参考电流的温度系数和存储单元读取的漏极电流的温度系数不匹配,那么在读操作时,将存储单元的漏极电流和参考电路产生的参考电流作对比,得到存储单元是编程状态和擦除状态也会和存储单元实际的状态有偏差的问题。
附图说明
图1为本发明实施例一提供的一种闪存参考电路的结构示意图;
图2为本发明实施例二提供的一种闪存参考电路的结构示意图;
图3为本发明实施例二提供的又一种闪存参考电路的结构示意图;
图4为本发明实施例二提供的又一种闪存参考电路的结构示意图;
图5为本发明实施例二提供的又一种闪存参考电路的结构示意图;
图6为现有技术中闪存读取电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例提供的一种闪存参考电路,该闪存参考电路包括:正温度系数电流模块100,正温度系数电流模块100用于产生第一电流,第一电流为正温度系数电流。负温度系数电流模块200,负温度系数电流模块200用于产生第二电流,第二电流为负温度系数电流。控制模块300,控制模块300的第一端与正温度系数电流模块100的第一端电连接,控制模块300的第二端与负温度系数电流模块200的第一端电连接,控制模块300的第三端与负温度系数电流模块200的第二端电连接,控制模块300用于根据第一电流和第二电流,产生参考电流并由控制模块300的第四端输出,参考电流的温度系数为正温度系数、负温度系数或者零温度系数。
温度系数是材料的物理属性随着温度变化而变化的速率。温度系数(temperaturecoefficient)是指在温度变化1K时,特定物理量的相对变化。
在本实施例中,正温度系数电流的含义是电流的数值会随着温度的升高而升高;负温度系数电流的含义是电流的数值会随着温度的升高而降低;零温度系数电流的含义是电流的数值随着温度的变化,基本保持不变。
示例性的,第一电流为正温度系数电流,那么第一电流的数值随着温度的升高而升高,第二电流为负温度系数电流,那么第二电流的数值随着温度的升高而降低。第一电流和第二电流被控制模块进行处理之后,可以得到参考电流,本实施例中的参考电路可以产生不同温度系数的参考电流。控制模块对第一电流和第二电流进行处理完成之后,示例性的,可以通过调整参考电流中第一电流和第二电流的比例,来产生不同温度系数的参考电流。
本发明实施例的技术方案提供的闪存参考电路,包括正温度系数电流模块、负温度系数电流模块和控制模块,通过正温度系数电流模块产生第一电流,第一电流为正温度系数电流,负温度系数电流模块用于产生第二电流,第二电流为负温度系数电流,控制模块用于根据第一电流和第二电流,可以产生不同温度系数的参考电流,参考电流的温度系数为正温度系数、负温度系数或者零温度系数,本发明实施例的技术方案通过获得不同温度系数的参考电流,以使在对存储单元进行读取操作时,参考电流的温度系数和读取电流的温度系数能够保持一致。解决了现有技术中由于温度或者读取电路和参考电路中包括的器件不同等诸多因素,会造成参考电路产生的参考电流的温度系数和存储单元读取的漏极电流的温度系数不匹配,那么在读操作时,将存储单元的漏极电流和参考电路产生的参考电流作对比,得到存储单元是编程状态和擦除状态也会和存储单元实际的状态有偏差的问题。
实施例二
本发明实施例在上述实施例的基础上,对于参考电路中的控制模块300、正温度系数电流模块100以及负温度系数电流模块200包含的器件和连接关系进行了进一步的限定。本实施例提供的参考电路,请参见图2所示。
其中,控制模块300包括第一电流镜像单元301、第二电流镜像单元302、第三电流镜像单元303和运算单元304。
镜像单元包括镜像电路,镜像电路一般都是分离器件搭建的,主要是三极管或MOS管,输出主要是电流,镜像电流输出恒定,一般用于电流源,因为输出管是控制反馈管的镜像,因此输出电流在一定负载下不随负载变化而变化。
参见图3,可选的,第一电流镜像单元301包括第一PMOS管3011和第二PMOS管3012。第二电流镜像单元302包括第三PMOS管3021和第四PMOS管3022。第三电流镜像单元303包括第一PMOS管3011和第五PMOS管3031。运算单元304包括第四PMOS管3032和第五PMOS管3031;第一PMOS管3011的栅极和第二PMOS管3012的栅极电连接,在图3和图4中均是电气连接到Vptat;第三PMOS管3021的栅极和第四PMOS管3022的栅极电连接,在图3和图4中均是电气连接到Vctat;第一PMOS管3011的栅极和第五PMOS管3031的栅极电连接,在图3和图4中均是电气连接到Vptat;第一PMOS管3011的源极、第二PMOS管3012的源极、第三PMOS管3021的源极、第四PMOS管3022的源极和第五PMOS管3031的源极分别与第一电源400电连接;第一PMOS管3011的漏极作为控制模块300的第一端,与正温度系数电流模块100的第一端电连接;第二PMOS管3012的漏极作为控制模块300的第二端,与负温度系数电流模块200的第一端电连接;第三PMOS管3021的漏极作为控制模块的第三端,与负温度系数电流模块200的第二端电连接;第四PMOS管3022的漏极和第五PMOS管3031的漏极电连接,作为控制模块的第四端,用于输出参考电流(Iref);第五PMOS管3031的沟道对应的宽长比与第一PMOS管的3011沟道对应的宽长比的比值为第一权重值;第四PMOS管3022的沟道对应的宽长比与第三PMOS管3021的沟道对应的宽长比的比值为第二权重值;参考电流为第一电流与第一权重值的乘积和第二电流与第二权重值的乘积之和。
由于参考电流为第一电流与第一权重值的乘积和第二电流与第二权重值的乘积之和。那么当第一电流、第一权重值、第二电流以及第二权重值中的任何一个参数发生变化时,都可能会对参考电流的数值以及温度系数产生影响。下面将分别介绍参考电流的温度系数为零温度系数、正温度系数和负温度系数的情况进行介绍。在此之前,先对正温度系数电流模块和负温度系数电流模块进行进一步的限定。
可选的,参见图4,正温度系数电流模块100包括第一电阻101和第一NMOS管102;第一NMOS管102的漏极分别与第一PMOS管3011的漏极和栅极电连接;第一NMOS管102的源极与第一电阻101的第一端电连接;第一电阻101的第二端接地;第一NMOS管102的栅极与基准电压源103电连接,基准电压源103为零温度系数电压源,通过设计第一NMOS管尺寸使其工作于亚阈值区。
以NMOS管为例,其阈值电压(Vth)为0.7V,而亚阈值区就是使mos管沟道中形成反型层但是还没有形成强的反型层,即当所加栅源间电压Vgs<Vth,
在本实施例中,基准电压源103提供的基准电压(Vbg)减去第一NMOS管的阈值电压(Vth)之间的值,与第一电阻101之间的比值为第一电流的数值。由于基准电压源103提供的基准电压(Vbg)零温度系数的电压,第一NMOS管的阈值电压(Vth)是负温度系数的电压,第一电阻101温度特性相对于第一NMOS管阈值电压的温度特性可以忽略不计,所以第一电流是正温度系数的电流,第一电流在图4中以Iptat表示。
可选的,参见图4,负温度系数电流模块200包括第二NMOS管201、第三NMOS管202和第二电阻203;第二NMOS管201的源极接地,第二NMOS管201的漏极分别与第二PMOS管3012的漏极和第三NMOS管3021的栅极电连接;第三NMOS管202的漏极分别与第三PMOS管3021的栅极和漏极电连接;第三NMOS管202的源极分别与第二NMOS管201的栅极和第二电阻203的第一端电连接;第二电阻203的第二端接地;第三NMOS管202处于饱和区。
在本实施例中,第二NMOS管的栅源电压约为第二NMOS管的阈值电压。第二NMOS管201的阈值电压(Vth)与第二电阻203的比值为第二电流的值。第二NMOS管201的阈值电压(Vth)是负温度系数的电压,第二电阻101温度特性相对于第一NMOS管阈值电压的温度特性可以忽略不计,所以第二电流是负温度系数的电流。第二电流在图4中以Ictat表示。
可选的,在上述技术方案的基础上,第一PMOS管的沟道对应的长度与第五PMOS管的沟道对应的长度相等;第三PMOS管的沟道对应的长度与第四PMOS管的沟道对应的长度相等;第一NMOS管的阈值电压与第一电阻的阻值之间的比值为第三电流;第二NMOS管的阈值电压与第二电阻的阻值的比值为第四电流;第三电流与第一权重值的乘积等于第四电流与第二权重值的乘积时,参考电流的温度系数为零温度系数。第三电流与第一权重值的乘积大于第四电流与第二权重值的乘积时,参考电流的温度系数为正温度系数。第三电流与第一权重值的乘积小于第四电流与第二权重值的乘积时,参考电流的温度系数为负温度系数。
示例性的,第一PMOS管3011的沟道对应的长度与第五PMOS管3031的沟道对应的长度相等;第一PMOS管3011的沟道对应的宽度与第五PMOS管3031的沟道对应的宽度相等;第三PMOS管3021的沟道对应的长度与第四PMOS管3022的沟道对应的长度相等,第三PMOS管3021的沟道对应的宽度与第四PMOS管3022的沟道对应的宽度相等;可以通过调节第一电阻以及第二电阻的阻值大小,使得第一NMOS管102的阈值电压与第一电阻的阻值之间的比值(第三电流)和第二NMOS管201的阈值电压与第二电阻的阻值的比值(第四电流)相等;参考电流的温度系数为零温度系数。第一PMOS管的沟道对应的长度与第五PMOS管的沟道对应的长度相等;第一PMOS管的沟道对应的宽度与第五PMOS管的沟道对应的宽度相等,即第一电流通过第一PMOS管,镜像到第五PMOS管,从第五PMOS管的漏极流出的电流和第一电流的数值相等,即第一权重值为1。同理,从第四PMOS管的漏极流出的电流和第二电流的数值相等,第二权重值为1。
其中,第一NMOS管102的阈值电压与第一电阻的阻值之间的比值(第三电流)和第二NMOS管201的阈值电压与第二电阻的阻值的比值(第四电流)相等,保证了最终从运算单元的第四PMOS管3022和第五PMOS管3031的漏极流出的电流为基准电压Vbg与第一电阻比值,因此,在此种情况下,第三电流与第一权重值的乘积等于第四电流与第二权重值的乘积,参考电流的温度系数为零温度系数。
可选的,在上述技术方案的基础上,第一PMOS管3011的沟道对应的长度与第五PMOS管3031的沟道对应的长度相等;第一PMOS管3011的沟道对应的宽度与第五PMOS管3031的沟道对应的宽度的比值大于第三PMOS管3021的沟道对应的宽度和第四PMOS管3022的沟道对应的宽度的比值;第一NMOS管102的阈值电压与第一电阻的阻值之间的比值(第三电流)和第二NMOS管201的阈值电压与第二电阻的阻值的比值(第四电流)相等;参考电流的温度系数为正温度系数。第一PMOS管3011的沟道对应的长度与第五PMOS管3031的沟道对应的长度相等;第一PMOS管3011的沟道对应的宽度与第五PMOS管3031的沟道对应的宽度的比值大于第三PMOS管3021的沟道对应的宽度和第四PMOS管3022的沟道对应的宽度的比值,说明从第五PMOS管3031的漏极流出的电流与第一电流的比值大于从第四PMOS管3022的漏极流出的电流与第二电流的比值,第一权重值大于第二权重值。
其中,第一NMOS管102的阈值电压与第一电阻的阻值之间的比值(第三电流)和第二NMOS管201的阈值电压与第二电阻的阻值的比值(第四电流)相等,保证了最终从运算单元的流出的参考电流,参见公式1:
其中Iref参考电流,Vbg为基准电压,R1为第一电阻阻值,m为第一权重值,n为第二权重值,R2为第二电阻阻值,Vth1为第一NMOS管的阈值电压,Vth2为第二NMOS管的阈值电压。
因此,在此种情况下,第三电流与第一权重值的乘积大于第四电流与第二权重值的乘积,参考电流的温度系数为正温度系数。
可选的,在上述技术方案的基础上,第一PMOS管3011的沟道对应的长度与第五PMOS管3031的沟道对应的长度相等;第一PMOS管3011对应的沟道的宽度与第五PMOS管3031的沟道对应的宽度的比值小于第三PMOS管3021的沟道对应的宽度和第四PMOS管3022的沟道对应的宽度的比值;第一NMOS管102的阈值电压与第一电阻的阻值之间的比值(第三电流)和第二NMOS管201的阈值电压与第二电阻的阻值的比值(第四电流)相等;参考电流的温度系数为负温度系数。第一PMOS管3011的沟道对应的长度与第五PMOS管3031的沟道对应的长度相等;第一PMOS管3011的沟道对应的宽度与第五PMOS管3031的沟道对应的宽度的比值小于第三PMOS管3021的沟道对应的宽度和第四PMOS管3022的沟道对应的宽度的比值,说明从第五PMOS管3031的漏极流出的电流与第一电流的比值小于从第四PMOS管3022的漏极流出的电流与第二电流的比值,第一权重值小于第二权重值。
其中,第一NMOS管102的阈值电压与第一电阻的阻值之间的比值和第二NMOS管201的阈值电压与第二电阻的阻值的比值相等,因此,参见公式1,第三电流与第一权重值的乘积小于第四电流与第二权重值的乘积,参考电流的温度系数为负温度系数。
需要说明的是,上述技术方案是针对,图4示出的运算单元只包括一个第四PMOS管3022和一个第五PMOS管3031的情况。图5示例性的,示出运算单元包括两个第四PMOS管3022和两个第五PMOS管3031管的情况。
需要说明的是,第二电流镜像单元302由第三PMOS管3021和第四PMOS管3022构成,其中第二电流镜像单元302可以包括至少一个第四PMOS管3022。本发明实施例对于第二电流镜像单元中第四PMOS管3022的具体数量不作限定,相关技术人员可以根据需要具体情况确定第四PMOS管3022的数量。随着第二电流镜像单元302包括的第四PMOS管3022数量的增加,参考电流中,负温度系数电流的比例随之上升。
第三电流镜像单元303由第一PMOS管3011和第五PMOS管3031构成,其中第三电流镜像单元303可以包括至少一个第五PMOS管3031。本发明实施例对于第三电流镜像单元中第五PMOS管3031的具体数量不作限定,相关技术人员可以根据需要具体情况确定第五PMOS管3031的数量。随着第三电流镜像单元303包括的第五PMOS管3031数量的增加,参考电流中,正温度系数电流的比例随之上升。
参见图6,需要说明的是,读操作是闪存最基本,同时也是最重要的操作,而且读通路的设计也是十分复杂的,读通路设计的优劣直接决定了读操功能是否正常,读通路的性能直接决定了芯片的读取速度。闪存的存储单元由于其独特的浮栅结构可以存储数据,存储单元的浮栅所储存的电荷不同意味着不同的阈值电压。如果在存储单元的四端:控制栅、源极、漏极和体区分别上加合适的电压,对应不同阈值电压的存储单元会有不同的读取电流。根据读取电流的不同就可以将存储单元分为被编程的存储单元和被擦除的存储单元。或者说是对应的不同的逻辑值“0”和“1"。因此闪存的读操作实际是选中要读的存储单元在其控制栅上加一电压,漏极加一电压。再将该存储单元的漏极电流转化成电压,并与一标准电压通过一灵敏比较器600进行比较,从而得到一逻辑值“0”或者“1”。如图5所示,图中的Icell表示被选中的存储单元的读取电流,Iref表示参考电路产生的参考电流,Iref是一个基准参考电流,电流/电压转换模块500是用于将电流转化成电压的电路,电流/电压转换模块500将存储单元的读取电流Icell和参考电路产生的参考电流Iref两路电流转化成对应的电压。
需要说明的是,现有技术中闪存参考电路采用参考单元及其参考电流来确定存储单元在读写操作中所处的状态。然而,参考单元可能会受到各种因素的影响,例如,电源的扰动可能会造成加在参考单元上的电压的变化,从而引起参考单元电流的变化。更为严重的是,由于参考单元本身可能在多次操作之后,性能发生变化,所设计的参考电流就会发生漂移,导致存储器无法正常工作,大大降低了存储器的使用寿命。
本发明实施例提供的闪存参考电路,利用MOS管来和电阻替换参考存储单元来产生参考电流,解决了多次的读取参考存储单元的阈值电压发生变化,阈值电压变大的问题。并且本实施例中的参考电流由于是正温度系数的电流和负温度系数的电流的加和运算,还可以产生温度系数不同的参考电流,以使在对存储单元进行读取操作时,参考电流的温度系数和读取电流的温度系数能够保持一致,使得对于存储单元的读取操作更加准确。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (6)
1.一种闪存参考电路,其特征在于,包括:
正温度系数电流模块,所述正温度系数电流模块用于产生第一电流,所述第一电流为正温度系数电流;
负温度系数电流模块,所述负温度系数电流模块用于产生第二电流,所述第二电流为负温度系数电流;
控制模块,所述控制模块的第一端与所述正温度系数电流模块的第一端电连接,所述控制模块的第二端与所述负温度系数电流模块的第一端电连接,所述控制模块的第三端与所述负温度系数电流模块的第二端电连接,所述控制模块用于根据所述第一电流和所述第二电流,产生参考电流并由所述控制模块的第四端输出,所述参考电流的温度系数为正温度系数、负温度系数或者零温度系数;
所述控制模块包括第一电流镜像单元、第二电流镜像单元、第三电流镜像单元和运算单元;
所述第一电流镜像单元包括第一PMOS管和第二PMOS管;
所述第二电流镜像单元包括第三PMOS管和第四PMOS管;
所述第三电流镜像单元包括所述第一PMOS管和第五PMOS管;
所述运算单元包括所述第四PMOS管和所述第五PMOS管;
所述第一PMOS管的栅极和所述第二PMOS的栅极电连接;
所述第三PMOS管的栅极和所述第四PMOS管的栅极电连接;
所述第一PMOS管的栅极和所述第五PMOS管的栅极电连接;
所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极和所述第五PMOS管的源极分别与第一电源电连接;
所述第一PMOS管的漏极作为所述控制模块的第一端,与所述正温度系数电流模块的第一端电连接;
所述第二PMOS管的漏极作为所述控制模块的第二端,与所述负温度系数电流模块的第一端电连接;
所述第三PMOS管的漏极作为所述控制模块的第三端,与所述负温度系数电流模块的第二端电连接;
所述第四PMOS管的漏极和所述第五PMOS管的漏极电连接,作为所述控制模块的第四端,用于输出所述参考电流;
所述第五PMOS管的沟道对应的宽长比与所述第一PMOS管的沟道对应的宽长比的比值为第一权重值;
所述第四PMOS管的沟道对应的宽长比与所述第三PMOS管的沟道对应的宽长比的比值为第二权重值;
所述参考电流为所述第一电流与所述第一权重值的乘积和所述第二电流与所述第二权重值的乘积之和。
2.根据权利要求1所述的电路,其特征在于,
所述正温度系数电流模块包括第一电阻和第一NMOS管;
所述第一NMOS管的漏极分别与所述第一PMOS管的漏极和栅极电连接;
所述第一NMOS管的源极与所述第一电阻的第一端电连接;
所述第一电阻的第二端接地;
所述第一NMOS管的栅极与基准电压源电连接,所述基准电压源为零温度系数电压源,所述基准电压源提供的基准电压使得所述第一NMOS管处于亚阈值区。
3.根据权利要求2所述的电路,其特征在于,
所述负温度系数电流模块包括第二NMOS管、第三NMOS管和第二电阻;
所述第二NMOS管的源极接地,所述第二NMOS管的漏极分别与所述第二PMOS管的漏极和所述第三NMOS管的栅极电连接;
所述第三NMOS管的漏极分别与所述第三PMOS管的栅极和漏极电连接;
所述第三NMOS管的源极分别与所述第二NMOS管的栅极和所述第二电阻的第一端电连接;
所述第二电阻的第二端接地;
所述第三NMOS管处于饱和区。
4.根据权利要求3所述的电路,其特征在于,
所述第一PMOS管的沟道对应的长度与所述第五PMOS管的沟道对应的长度相等;
所述第三PMOS管的沟道对应的长度与所述第四PMOS管的沟道对应的长度相等;
所述第一NMOS管的阈值电压与所述第一电阻的阻值之间的比值为第三电流;
所述第二NMOS管的阈值电压与所述第二电阻的阻值的比值为第四电流;
所述第三电流与所述第一权重值的乘积等于所述第四电流与所述第二权重值的乘积;
所述参考电流的温度系数为零温度系数。
5.根据权利要求3所述的电路,其特征在于,
所述第一PMOS管的沟道对应的长度与所述第五PMOS管的沟道对应的长度相等;
所述第三PMOS管的沟道对应的长度与所述第四PMOS管的沟道对应的长度相等;
所述第一NMOS管的阈值电压与所述第一电阻的阻值之间的比值为第三电流;
所述第二NMOS管的阈值电压与所述第二电阻的阻值的比值为第四电流;
所述第三电流与所述第一权重值的乘积大于所述第四电流与所述第二权重值的乘积;所述参考电流的温度系数为正温度系数。
6.根据权利要求3所述的电路,其特征在于,
所述第一PMOS管的沟道对应的长度与所述第五PMOS管的沟道对应的长度相等;
所述第三PMOS管的沟道对应的长度与所述第四PMOS管的沟道对应的长度相等;
所述第一NMOS管的阈值电压与所述第一电阻的阻值之间的比值为第三电流;
所述第二NMOS管的阈值电压与所述第二电阻的阻值的比值为第四电流;
所述第三电流与所述第一权重值的乘积小于所述第四电流与所述第二权重值的乘积;
所述参考电流的温度系数为负温度系数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711230684.4A CN109841256B (zh) | 2017-11-29 | 2017-11-29 | 闪存参考电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711230684.4A CN109841256B (zh) | 2017-11-29 | 2017-11-29 | 闪存参考电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109841256A CN109841256A (zh) | 2019-06-04 |
CN109841256B true CN109841256B (zh) | 2021-01-15 |
Family
ID=66882458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711230684.4A Active CN109841256B (zh) | 2017-11-29 | 2017-11-29 | 闪存参考电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109841256B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112286337B (zh) * | 2020-10-30 | 2023-04-21 | 佛山鸿博微电子技术有限公司 | 用于MCU的低功耗bandgap电路及其实现方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5777509A (en) * | 1996-06-25 | 1998-07-07 | Symbios Logic Inc. | Apparatus and method for generating a current with a positive temperature coefficient |
CN101042591A (zh) * | 2006-03-24 | 2007-09-26 | 智原科技股份有限公司 | 低供应电压的能隙参考电路与供应能隙参考电流的方法 |
CN103529896A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | 参考电流源及参考电流产生电路 |
CN104460810A (zh) * | 2014-12-25 | 2015-03-25 | 武汉众为信息技术有限公司 | 一种可固定温度系数的电压基准电路 |
CN107390771A (zh) * | 2017-08-28 | 2017-11-24 | 北京智芯微电子科技有限公司 | 同时产生多种温度特性参考电流的带隙基准参考源电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014163521A1 (en) * | 2013-04-01 | 2014-10-09 | Freescale Semiconductor, Inc | A current generator circuit and method of calibration thereof |
-
2017
- 2017-11-29 CN CN201711230684.4A patent/CN109841256B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5777509A (en) * | 1996-06-25 | 1998-07-07 | Symbios Logic Inc. | Apparatus and method for generating a current with a positive temperature coefficient |
CN101042591A (zh) * | 2006-03-24 | 2007-09-26 | 智原科技股份有限公司 | 低供应电压的能隙参考电路与供应能隙参考电流的方法 |
CN103529896A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | 参考电流源及参考电流产生电路 |
CN104460810A (zh) * | 2014-12-25 | 2015-03-25 | 武汉众为信息技术有限公司 | 一种可固定温度系数的电压基准电路 |
CN107390771A (zh) * | 2017-08-28 | 2017-11-24 | 北京智芯微电子科技有限公司 | 同时产生多种温度特性参考电流的带隙基准参考源电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109841256A (zh) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7269092B1 (en) | Circuitry and device for generating and adjusting selected word line voltage | |
US9171856B2 (en) | Bias generator for flash memory and control method thereof | |
US7885132B2 (en) | Semiconductor memory device enhancing reliability in data reading | |
US7236409B2 (en) | Semiconductor memory device provided with constant-current circuit having current trimming function | |
TW440849B (en) | Sensing scheme for non-volatile memories | |
KR19990045440A (ko) | 비휘발성 반도체 메모리 | |
US20060133171A1 (en) | Readout circuit and nonvolatile semiconductor memory device | |
US6734719B2 (en) | Constant voltage generation circuit and semiconductor memory device | |
US9437314B2 (en) | Precharge control signal generator and semiconductor memory device therewith | |
JP3450629B2 (ja) | 負電圧検知回路及び不揮発性半導体記憶装置 | |
JP4854393B2 (ja) | 電圧発生回路 | |
JP4493169B2 (ja) | 不揮発性半導体記憶装置 | |
US9589630B2 (en) | Low voltage current reference generator for a sensing amplifier | |
JP5882397B2 (ja) | 負基準電圧発生回路及び負基準電圧発生システム | |
CN109785875B (zh) | 一种带温度补偿的快闪存储器读取电路 | |
US7518930B2 (en) | Method for generating and adjusting selected word line voltage | |
CN109841256B (zh) | 闪存参考电路 | |
CN109841255B (zh) | 闪存参考电流的温度系数的选择方法及装置 | |
KR100955089B1 (ko) | 빠르고 안정하며 정확한 비트 라인 전압을 생성하기 위한캐스코드 증폭기 회로 | |
US20170062062A1 (en) | Semiconductor memory device | |
US7583107B2 (en) | Sense amplifier circuit for low voltage applications | |
US10497449B2 (en) | Apparatus and process for controlling sense current in a non-volatile memory | |
CN109346118B (zh) | 用于sonos单元的灵敏放大器电路 | |
US20190115086A1 (en) | Voltage driver for memory | |
JP2012203931A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. |