CN109829192B - 一种处理器计算单元的参考模型构建方法及装置 - Google Patents

一种处理器计算单元的参考模型构建方法及装置 Download PDF

Info

Publication number
CN109829192B
CN109829192B CN201811603788.XA CN201811603788A CN109829192B CN 109829192 B CN109829192 B CN 109829192B CN 201811603788 A CN201811603788 A CN 201811603788A CN 109829192 B CN109829192 B CN 109829192B
Authority
CN
China
Prior art keywords
calculation
model
module
processor
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811603788.XA
Other languages
English (en)
Other versions
CN109829192A (zh
Inventor
冯春阳
彭琅
张兴革
刘刚
王俊杰
黄晶
张帅
雷水燕
袁良晨
马擎堃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hexin Technology Suzhou Co ltd
Original Assignee
Hexin Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hexin Technology Suzhou Co ltd filed Critical Hexin Technology Suzhou Co ltd
Priority to CN201811603788.XA priority Critical patent/CN109829192B/zh
Publication of CN109829192A publication Critical patent/CN109829192A/zh
Application granted granted Critical
Publication of CN109829192B publication Critical patent/CN109829192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明提供了一种处理器计算单元的参考模型构建方法及装置,该方法包括:获取处理器计算单元的计算功能指令、控制功能及接口功能;根据计算功能指令建立处理器计算单元的计算模型;根据控制功能配置计算模型的控制模型;根据接口功能配置计算模型的模型接口,生成处理器计算单元的参考模型。通过实施本发明,通过对依据实际计算功能指令、控制功能和接口功能所建立的参考模型,所建立的参考模型与真实处理器中的计算单元具有良好的一致性,可以实现对计算单元中所有计算指令的计算过程进行完整模拟验证,进而可以利用该参考模型解决对计算单元功能验证困难的问题。

Description

一种处理器计算单元的参考模型构建方法及装置
技术领域
本发明涉及计算机领域,具体涉及一种处理器计算单元的参考模型构建方法及装置。
背景技术
在处理器设计中,矢量标量计算单元简称计算单元是最体现处理器计算能力的功能单元,其功能复杂(包含简单定/浮点计算、复杂定/浮点计算、数据置换、定浮点转换、除法/平方根计算、估值计算、十进制浮点计算、加密计算以及内部的指令译码、控制流、数据流实现等),指令集的大部分计算指令都要在其中实现;因此对计算单元进行功能验证也一直是个难题,在计算单元功能验证中如何能有一个计算精确、功能完整的参考模型则是解决问题的关键。传统的MCU类模型不支持复杂计算功能指令的验证如浮点、矢量计算,而依赖外部硬件装置的参考模型可能会支持复杂如浮点、矢量类计算,但是只能提供结果,并不能直观的对数据流、控制流加以控制模拟,不能完整的验证指令计算的过程。
发明内容
本发明实施例提供了一种处理器计算单元的参考模型构建方法及装置,以克服现有技术中的计算单元的参考模型所实现的验证功能单一,无法对计算单元中所有的计算指令的计算过程进行完整验证的问题。
本发明实施例提供了一种处理器计算单元的参考模型构建方法,包括:获取处理器计算单元的计算功能指令、控制功能及接口功能;根据所述计算功能指令建立所述处理器计算单元的计算模型;根据所述控制功能配置所述计算模型的控制模型;根据所述接口功能配置所述计算模型的模型接口,生成处理器计算单元的参考模型。
可选地,所述根据所述计算功能指令建立所述处理器计算单元的计算模型,包括:获取各个所述计算功能指令的参数信息;根据各所述参数信息,分别建立各计算功能指令的指令模型;将各所述指令模型按照所对应的各所述计算指令进行集成,生成所述计算模型。
可选地,所述根据所述计算功能指令建立所述处理器计算单元的计算模型,还包括:采用真实处理器对所述计算模型进行验证;当验证未通过时,返回所述根据各所述参数信息,分别建立各计算功能指令的指令模型的步骤。
可选地,所述根据所述计算功能指令建立所述处理器计算单元的计算模型,还包括:当验证通过时,返回所述根据所述控制功能配置所述计算模型的控制模型的步骤。
可选地,所述处理器计算单元的参考模型构建方法还包括:对所述参考模型的所述模型接口进行仿真验证;当所述仿真验证未通过时,返回所述根据所述计算功能指令建立所述处理器计算单元的计算模型的步骤。
可选地,所述处理器计算单元的参考模型构建方法还包括:当所述仿真验证通过时,将通过所述仿真验证的参考模型确定为所述处理器计算单元的参考模型。
可选地,所述处理器计算单元的参考模型构建方法还包括:获取所述处理器计算单元的验证功能需求;根据所述验证功能需求为所述参考模型配置功能验证接口。
本发明实施例还提供了一种处理器计算单元的参考模型构建装置,包括:功能获取模块,用于获取处理器计算单元的计算功能指令、控制功能及接口功能;计算模型构建模块,用于根据所述计算功能指令建立所述处理器计算单元的计算模型;控制模型配置模块,用于根据所述控制功能配置所述计算模型的控制模型;模型接口配置模块,用于根据所述接口功能配置所述计算模型的模型接口,生成处理器计算单元的参考模型。
本发明实施例还提供了一种非暂态计算机可读存储介质,所述非暂态计算机可读存储介质存储计算机指令,所述计算机指令用于使所述计算机执行上述的处理器计算单元的参考模型构建方法。
本发明实施例还提供了一种计算机设备,包括:至少一个处理器;以及与所述至少一个处理器通信连接的存储器其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器执行上述的处理器计算单元的参考模型构建方法。
本发明技术方案,具有如下优点:
本发明实施例提供了一种处理器计算单元的参考模型构建方法,该方法通过根据处理器计算单元的计算功能指令建立处理器计算单元的计算模型,并根据该计算单元的控制功能和接口功能依次为上述计算模型配置相应的控制模型和模型接口,进而建立该处理器计算单元的参考模型。从而通过对依据实际计算功能指令、控制功能和接口功能所建立的参考模型,所建立的参考模型与真实处理器中的计算单元具有良好的一致性,可以实现对计算单元中所有计算指令的计算过程进行完整模拟验证,进而可以利用该参考模型解决对计算单元功能验证困难的问题。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中处理器计算单元的参考模型构建方法的流程图;
图2为本发明实施例中根据计算功能指令建立处理器计算单元的计算模型的具体流程图;
图3为本发明实施例中处理器计算单元的参考模型构建方法的另一流程图;
图4为本发明实施例中参考模型的结构示意图;
图5为本发明实施例中处理器计算单元的参考模型构建装置的结构示意图;
图6为本发明实施例中计算机设备的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供了一种处理器计算单元的参考模型构建方法,如图1所示,该处理器计算单元的参考模型构建方法包括:
步骤S1:获取处理器计算单元的计算功能指令、控制功能及接口功能。具体地,在实际应用中,处理器中计算单元根据其功能实现可分为计算类功能和控制类功能,例如:标量定、浮点计算指令、矢量定浮点计算指令等指令属于计算类指令,指令译码、数据流控制、状态位更新等属于控制类功能。
步骤S2:根据计算功能指令建立处理器计算单元的计算模型。根据上述计算单元中的每条计算功能指令,根据预设指令集中设定的格式,定义各个计算功能指令的函数接口,并采用相应的指令函数实现各个指令的功能,完成相关计算和状态位的产生,最后将各个指令集成起来,并实现译码及独立调用,从而建立该计算单元的计算模型。
步骤S3:根据控制功能配置计算模型的控制模型。在实际应用中,上述的计算模型在实现相应计算功能指令时,需要确定数据源的获取位置、数据的流向及计算结果的存储位置等,这些操作通常通过上述的控制功能实现,具体地,根据处理器计算单元在实际应用过程中各计算功能指令的执行过程中所需要的相应的控制功能进行控制,将各个控制功能采用相应的控制函数实现,并将各控制函数构成的控制模型与上述的计算模型集成起来,形成功能完整的计算模型。
步骤S4:根据接口功能配置计算模型的模型接口,生成处理器计算单元的参考模型。在实际应用中,为了使得最终建立的参考模型能够完全模拟处理器计算单元,需要使得上述计算模型的模型接口与处理器计算单元的实际接口保持一致,根据上述计算单元的接口功能来配置上述计算模型的模型接口,得到与处理器计算单元完全等价的参考模型。
通过上述步骤S1至步骤S4,本发明实施例的处理器计算单元的参考模型构建方法,通过根据处理器计算单元的计算功能指令建立处理器计算单元的计算模型,并根据该计算单元的控制功能和接口功能依次为上述计算模型配置相应的控制模型和模型接口,进而建立该处理器计算单元的参考模型。从而通过对依据实际计算功能指令、控制功能和接口功能所建立的参考模型,所建立的参考模型与真实处理器中的计算单元具有良好的一致性,可以实现对计算单元中所有计算指令的计算过程进行完整模拟验证,进而可以利用该参考模型解决对计算单元功能验证困难的问题。
具体地,在一实施例中,上述的步骤S1,获取处理器计算单元的计算功能指令、控制功能及接口功能。在实际应用中,处理器计算单元的功能复杂,既包含有标量计算也包括矢量运算,既有定点运算也有浮点运算,按照功能可以将该计算单元所执行的操作分为计算类指令和控制类功能。
在一较佳实施例中,如图2所示,上述的步骤S2,根据计算功能指令建立处理器计算单元的计算模型,具体包括:
步骤S21:获取各个计算功能指令的参数信息。在实际应用中,每一个计算功能指令的参数信息包括该计算功能指令所实现的计算功能信息、规定的数据格式信息及该指令相应的指令接口信息等。
步骤S22:根据各参数信息,分别建立各计算功能指令的指令模型。具体地,在实际应用中可以根据上述的参数信息采用C语言进行函数编程,以实现该计算功能指令的计算功能。以简单定点/浮点计算单元中的加法运算指令为例,该加法运算指令在指令集中的指令序列号的格式为{[0:5],[6:10],[11:15],[16:20],[21:31]}={4,VRT,VRA,VRB,384},然后定义该指令的函数接口(如需要上述指令序列号进行译码后的信息、状态寄存器、物理寄存器等等),并用C函数实现该指令功能,完成相关计算和状态位产生,进而完成该加法运算指令的指令模型。具体地,上述各个计算功能指令的C函数实现为现有技术,在此不再赘述。
步骤S23:将各指令模型按照所对应的各计算指令进行集成,生成计算模型。在实际应用中将上述实现的各个计算功能指令按照所实现的功能集成起来,具体地,该集成方式通过统一的指令译码、各执行流水线结构、统一的寄存器资源调度这种架构来集成起来,得到所述计算单元参考模型并对各个计算功能指令实现译码以及独立调用,上述所有计算功能指令整体集成后构成了上述的计算模型。
步骤S24:采用真实处理器对计算模型进行验证。在实际应用中,上述的处理器计算单元为Power服务器真机中的处理器,上述计算模型中所实现的各个计算功能指令均已在Power服务器真机中实现,因此,可以通过与Power服务器真机指令进行理论值校对的方式,来判断上述的建立的计算模型所实现的各个计算功能指令是否与实际处理器计算单元相一致。具体地,以上述的加法运算指令为例,power服务器真机已经实现了该指令,可以大量随机源操作数VRA和VRB均输入到计算模型和Power服务器真机中,看二者的目的操作数VRT和***状态寄存器结果是否一致,从而实现对上述计算模型的准确性进行验证。如果验证通过,则执行步骤S3。
当验证未通过时,返回步骤S22。在实际应用中,如果采用真实处理器对上述的计算模型进行验证后,验证未通过,则说明该计算模型与真实处理器计算单元所实现的计算功能指令有误差,则需要分析原因后,重新建立各计算功能指令的指令模型,更正相关的操作,直到所建立的计算模型通过真实处理器的验证,从而保障了所建立的计算模型与真实处理器的一致性,为后续对真实处理器计算单元进行功能验证提供准确的模型基础。
具体地,在一实施例中,上述的步骤S3,根据控制功能配置计算模型的控制模型。在实际应用中,上述的控制功能包括:流水线控制、旁路控制、状态寄存器的读写控制、状态位更新等功能,将各个控制功能参照上述的计算功能指令用C函数实现,以得到上述计算模型的控制模型。
具体地,在一实施例中,上述的步骤S4,根据接口功能配置计算模型的模型接口,生成处理器计算单元的参考模型。在实际应用中,为了得到与处理器计算单元完全等效的参考模型,需要参照处理器计算单元的接口功能,通过选择相应的配置参数,定义相同的数据压缩格式将上述计算模型和控制模型的接口信号打包并互联,形成与处理器计算单元接口一种的参考模型。通过上述定义统一的接口、参数及其数据结构,将上述实现的控制模型和计算模型集成起来,从而形成一个完整功能的参考模,并且该参考模型接口与处理器计算单元的接口保持一致。
在一较佳实施例中,如图3所示,上述的处理器计算单元的参考模型构建方法,还包括:
步骤S5:对参考模型的模型接口进行仿真验证。在实际应用中,为了保障所建立的参考模型的接口与处理器计算单元的接口相一致,需要通过现有的仿真平台对上述参考模型的功能进行仿真验证。
步骤S6:当仿真验证通过,将通过仿真验证的参考模型确定为处理器计算单元的参考模型。则说明该参考模型即为处理器计算单元的相一致的参考模型,可以将该参考模型用于对处理器计算单元进行仿真/形式验证应用当中。对该参考模型进行仿真调用,与处理器计算单元所实现的功能一致。
当仿真验证未通过时,返回步骤S2。在实际应用中,如果该仿真验证没有通过,则说明该参考模型的设计存在一定的误差,对该误差进行分析后,需要重新调整上述的计算模型,直至仿真验证通过。从而通过上述仿真验证的步骤进一步保障了最终生成的参考模型与处理器计算单元的一致性。
具体地,在实际应用中,如果将上述的参考模型应用到某个具体验证场景时,还可以位上述参考模型添加特定功能的接口,以适应实际验证场景,例如:输入、输出数据结构体的压缩格式等。
通过上述处理器计算单元的参考模型构建方法所建立的参考模型如图4所示,该参考模型的基本组成模块详细内容如下:
输入信号接口模块(IOP_STRUCT),该模块是一个名为IOP_Desc的结构体,包括ISU发射的控制信号和LSU的data及相关信号。
输出信号接口模块(VSU_OUT_STRUCT),该模块是一个名为VSU_OUT的结构体,包括指令执行状态、Store data输出和ecc error等输出信号。
指令译码模块(DECODE),由IOP的成员vs_route和vs_iop决定指令的译码,然后进入指令执行模块。
数据通道控制模块(Data_flow_control),主要包括global bypass,localbypass等数据数据流向选择功能。
指令执行模块(VSU),是指令功能执行,寄存器的存取等操作。操作过程由IOP信号控制。其由数据通道得到操作数,并将执行结果写回数据通道,指令执行状态通过上述的输出信号接口模块输出。
SAR模块实现SAR(软件架构寄存器)的功能,swap cast-in,swapcast-out,completion cast-out和sar bypass等功能。
VRF模块实现VRF(向量寄存器文件)的功能,vrf cast-in,vrf cast-out,load LU数据以及将结果写回VRF等功能。
错误检查和纠正模块(ECC),包括ECC gen和ECC check模块,主要对数据进行ECC处理。
FMT模块,对输入的LU数据进行格式化处理再加载进数据管道,对输出的数据进行格式化处理再输出。
以下将结合具体应用过程对上述的处理器计算单元的参考模型构建方法所参考和使用的相关信息进行进一步的说明。
功能完整性的保留:矢量标量计算单元,通常会集成在core(处理器内核)内部,功能包括指令集中对应指令的RTL实现、FMT数据格式化、ECC、内部寄存器文件(VRF、SAR)数据流控制(local_bypass、global_bypass)、译码等功能。
所采用的计算机建模语言:用软件语言给硬件RTL实现的计算单元建立非周期精确的功能参考模型,其功能仿真几乎不会占用整体仿真的时间;用DPI接口(DirectProgramming interface,直接编程接口)进行深度检测,通过对报文的有效载荷检测决定其合法性)即可与systemverilog(简称为SV语言,是一种建立在Verilog语言的基础上的语言)的验证环境对接,访问共享内存区的数据。在本发明实施例中采用C语言实现的计算单元建模,能很方便的用目标架构服务器真机(例如Power服务器)利用内嵌汇编指令调用实际的指令集来校准核对,核对完成后,这个C模型模拟的就是准确的、要实现的指令功能。
矢量数据类型的处理:针对Power指令集中的128比特的矢量数据类型(矢量里基本数据类型支持定点、单双精度浮点),在C模型中对应的数据类型采用联合体实现,以方便各单指令多数据的指令使用。
计算功能指令的正确性校准:在建立参考模型前,会提前把矢量标量计算指令中(指令集相应指令功能的C实现)用Power服务器校准好,具体地校准过程为现有技术,在此不再进行赘述。
参考模型的输入输出数据类型:在本发明实施例中,计算单元参考模型采用C实现;输入输出信号采用结构体实现,为了后续验证方便,输出结构体里采用内嵌结构体数组的形式,把VRF和SAR这种大量数据的寄存器阵列全部从输出结构体输出,如图4中的虚线所示,方便验证平台能查询矢量标量计算单元的所有内部理论值。
参考模型的数据规划:在本发明实施例中的参考模型的接口的结构体数据的设计;考虑到DPI接口上systemverilog侧的信号类型、位宽,以及C函数侧的基本数据类型、以及VRF和SAR这种大量数据的寄存器阵列结构体数组;采用如下接口数据结构:数据大小小于4byte的数据统一用4byte的数据类型;结构体元素最大的放在结构体的最前面,小的放在后面,元素顺序固定后,方便systemverilog侧合理安排其数据结构。
参考模型的使用:依据本发明实施例提供的处理器计算单元的参考模型构建方法构建的参考模型,可以直接用DPI接口与systemverilog验证环境对接、调用;仿真中在流水线多次调用后,VRF能存储所有的计算结果;systemverilog侧能方便的访问参考模型中VRF全部值,极大的方便了验证。
具体地,参照如图4的参考模型,其应用示例过程如下:首先,初始化该参考模型;然后,检测输入信号接口模块(IOP)是否有效;如果有效,则加载数据到VRF模块,VRF模块输出对应数据给SAR模块,然后VSU模块对相应的计算功能指令进行译码,并获取相对应的操作数,计算执行相应的计算功能指令,最后将计算结果写回至VRF模块,并通过上述的输出信号接口模块输出结果。
通过上述的步骤S1至步骤S6,本发明实施例提供的处理器计算单元的参考模型构建方法,所建立的参考模型与真实处理器中的计算单元具有良好的一致性,可以实现对计算单元中所有计算指令的计算过程进行完整模拟验证,进而可以利用该参考模型解决对计算单元功能验证困难的问题。并通过C函数实现的指令集各相应计算功能指令、能用目标架构服务器真机进行核对校准,能给计算单元RTL设计提供精确的理论值作为参考,以准确的验证功能结果;既能有真机硬件装置的准确性,也能脱离硬件装置,在验证中独立使用。此外,通过该构建方法建立的参考模型可以从DPI接口访问参考模型内部VRF和SAR的全部值,在核对具体指令结果的同时,还可实现对VRF等其他寄存器的变化进行检测的功能。
实施例2
本发明实施例提供了一种处理器计算单元的参考模型构建装置,如图5所示,该处理器计算单元的参考模型构建装置包括:
功能获取模块1,用于获取处理器计算单元的计算功能指令、控制功能及接口功能。详细内容参见实施例1中步骤S1的相关描述。
计算模型构建模块2,用于根据计算功能指令建立处理器计算单元的计算模型。详细内容参见实施例1中步骤S2的相关描述。
控制模型配置模块3,用于根据控制功能配置计算模型的控制模型。详细内容参见实施例1中步骤S3的相关描述。
模型接口配置模块4,用于根据接口功能配置计算模型的模型接口,生成处理器计算单元的参考模型。详细内容参见实施例1中步骤S4的相关描述。
通过上述各个组成部分的协同合作,本发明实施例提供的处理器计算单元的参考模型构建装置,通过根据处理器计算单元的计算功能指令建立处理器计算单元的计算模型,并根据该计算单元的控制功能和接口功能依次为上述计算模型配置相应的控制模型和模型接口,进而建立该处理器计算单元的参考模型。从而通过对依据实际计算功能指令、控制功能和接口功能所建立的参考模型,所建立的参考模型与真实处理器中的计算单元具有良好的一致性,可以实现对计算单元中所有计算指令的计算过程进行完整模拟验证,进而可以利用该参考模型解决对计算单元功能验证困难的问题。
实施例3
本发明实施例提供一种非暂态计算机存储介质,该计算机存储介质存储有计算机可执行指令,该计算机可执行指令可执行上述任意方法实施例中的处理器计算单元的参考模型构建方法,其中,上述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)、随机存储记忆体(Random Access Memory,RAM)、快闪存储器(Flash Memory)、硬盘(HardDisk Drive,缩写:HDD)或固态硬盘(Solid-State Drive,SSD)等;该存储介质还可以包括上述种类的存储器的组合。
本领域技术人员可以理解,实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成的,程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。
实施例4
本发明实施例提供一种计算机设备,其结构示意图如图6所示,该计算机设备包括:一个或多个处理器410以及存储器420,图6中以一个处理器410为例。
上述的计算机设备还可以包括:输入装置430和输出装置440。
处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接,图6中以通过总线连接为例。
处理器410可以为中央处理器(Central Processing Unit,CPU)。处理器410还可以为其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片,或者上述各类芯片的组合。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器420作为一种非暂态计算机可读存储介质,可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块,如本申请实施例中的处理器计算单元的参考模型构建方法对应的程序指令/模块,处理器410通过运行存储在存储器420中的非暂态软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述方法实施例的处理器计算单元的参考模型构建方法。
存储器420可以包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需要的应用程序;存储数据区可存储根据处理器计算单元的参考模型构建方法的处理装置的使用所创建的数据等。此外,存储器420可以包括高速随机存取存储器,还可以包括非暂态存储器,例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中,存储器420可选包括相对于处理器410远程设置的存储器,这些远程存储器可以通过网络连接至处理器计算单元的参考模型构建装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置430可接收输入的数字或字符信息,以及产生与处理器计算单元的参考模型构建操作的处理装置有关的用户设置以及功能控制有关的键信号输入。输出装置440可包括显示屏等显示设备。
一个或者多个模块存储在存储器420中,当被一个或者多个处理器410执行时,执行如图1-图4所示的方法。
上述产品可执行本发明实施例所提供的方法,具备执行方法相应的功能模块和有益效果。未在本发明实施例中详尽描述的技术细节,具体可参见如图1-图4所示的实施例中的相关描述。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种处理器计算单元的参考模型构建方法,其特征在于,包括:
获取处理器计算单元的计算功能指令、控制功能及接口功能;
根据所述计算功能指令建立所述处理器计算单元的计算模型;
采用真实处理器对所述计算模型进行验证;当验证通过时,根据所述控制功能配置所述计算模型的控制模型;
根据所述接口功能配置所述计算模型的模型接口;
将所述控制模型和所述模型接口分别与所述计算模型进行集成,以形成处理器计算单元的参考模型;
对所述参考模型的模型接口进行仿真验证;当仿真验证通过时,将通过仿真验证的参考模型确定为处理器计算单元的参考模型;
所述参考模型包括:输入信号接口模块、输出信号接口模块、指令译码模块、数据通道控制模块、指令执行模块、VRF模块、SAR模块、错误检查和纠正模块以及FMT模块;
所述输入信号接口模块接收数据和计算机功能指令;
所述指令译码模块接收所述计算功能指令并进行译码获取相对应的计算功能指令译码;
所述指令执行模块接收所述指令译码模块输出的相对应的计算功能指令译码以及接收所述数据通道控制模块输出的操作数,以根据所述相对应的计算功能指令译码和所述操作数计算执行相应的计算功能指令以获得计算结果;
所述数据通道控制模块接收所述指令执行模块输出的计算结果并传送给所述输出信号接口模块;
所述VRF模块用于加载所述输入信号接口模块输出的数据和接收所述数据通道控制模块输出的计算结果;
所述SAR模块用于存储所述输入信号接口模块输出的数据和所述VRF模块输出的计算结果;
所述错误检查和纠正模块对输入的数据进行错误检查和纠正处理;
所述FMT模块对输入的数据进行格式化处理;
所述输出信号接口模块输出所述计算结果。
2.根据权利要求1所述的处理器计算单元的参考模型构建方法,其特征在于,所述根据所述计算功能指令建立所述处理器计算单元的计算模型,包括:
获取各个所述计算功能指令的参数信息;
根据各所述参数信息,分别建立各计算功能指令的指令模型;
将各所述指令模型按照所对应的各所述计算指令进行集成,生成所述计算模型。
3.根据权利要求2所述的处理器计算单元的参考模型构建方法,其特征在于,所述根据所述计算功能指令建立所述处理器计算单元的计算模型,还包括:
采用真实处理器对所述计算模型进行验证;
当验证未通过时,返回所述根据各所述参数信息,分别建立各计算功能指令的指令模型的步骤。
4.根据权利要求3所述的处理器计算单元的参考模型构建方法,其特征在于,还包括:
当验证通过时,返回所述根据所述控制功能配置所述计算模型的控制模型的步骤。
5.根据权利要求1所述的处理器计算单元的参考模型构建方法,其特征在于,还包括:
对所述参考模型的所述模型接口进行仿真验证;
当所述仿真验证未通过时,返回所述根据所述计算功能指令建立所述处理器计算单元的计算模型的步骤。
6.根据权利要求5所述的处理器计算单元的参考模型构建方法,其特征在于,还包括:
当所述仿真验证通过时,将通过所述仿真验证的参考模型确定为所述处理器计算单元的参考模型。
7.根据权利要求1所述的处理器计算单元的参考模型构建方法,其特征在于,还包括:
获取所述处理器计算单元的验证功能需求;
根据所述验证功能需求为所述参考模型配置功能验证接口。
8.一种处理器计算单元的参考模型构建装置,其特征在于,包括:
功能获取模块(1),用于获取处理器计算单元的计算功能指令、控制功能及接口功能;
计算模型构建模块(2),用于根据所述计算功能指令建立所述处理器计算单元的计算模型;
控制模型配置模块(3),用于采用真实处理器对所述计算模型进行验证;当验证通过时,根据所述控制功能配置所述计算模型的控制模型;
模型接口配置模块(4),用于根据所述接口功能配置所述计算模型的模型接口;将所述控制模型和所述模型接口分别与所述计算模型进行集成,以形成处理器计算单元的参考模型;对所述参考模型的模型接口进行仿真验证;当仿真验证通过时,将通过仿真验证的参考模型确定为处理器计算单元的参考模型;所述参考模型包括:输入信号接口模块、输出信号接口模块、指令译码模块、数据通道控制模块、指令执行模块、VRF模块、SAR模块、错误检查和纠正模块以及FMT模块;所述输入信号接口模块接收数据和计算机功能指令;所述指令译码模块接收所述计算功能指令并进行译码获取相对应的计算功能指令译码;所述指令执行模块接收所述指令译码模块输出的相对应的计算功能指令译码以及接收所述数据通道控制模块输出的操作数,以根据所述相对应的计算功能指令译码和所述操作数计算执行相应的计算功能指令以获得计算结果;所述数据通道控制模块接收所述指令执行模块输出的计算结果并传送给所述输出信号接口模块;所述VRF模块用于加载所述输入信号接口模块输出的数据和接收所述数据通道控制模块输出的计算结果;所述SAR模块用于存储所述输入信号接口模块输出的数据和所述VRF模块输出的计算结果;所述错误检查和纠正模块对输入的数据进行错误检查和纠正处理;所述FMT模块对输入的数据进行格式化处理;所述输出信号接口模块输出所述计算结果。
9.一种非暂态计算机可读存储介质,其特征在于,所述非暂态计算机可读存储介质存储计算机指令,所述计算机指令被处理器执行时实现如权利要求1-7任一项所述的处理器计算单元的参考模型构建方法。
10.一种计算机设备,其特征在于,包括:至少一个处理器(410);以及与所述至少一个处理器(410)通信连接的存储器(420)其中,
所述存储器(420)存储有可被所述至少一个处理器(410)执行的指令,所述指令被所述至少一个处理器(410)执行,以使所述至少一个处理器(410)执行如权利要求1-7任一项所述的处理器计算单元的参考模型构建方法。
CN201811603788.XA 2018-12-26 2018-12-26 一种处理器计算单元的参考模型构建方法及装置 Active CN109829192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811603788.XA CN109829192B (zh) 2018-12-26 2018-12-26 一种处理器计算单元的参考模型构建方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811603788.XA CN109829192B (zh) 2018-12-26 2018-12-26 一种处理器计算单元的参考模型构建方法及装置

Publications (2)

Publication Number Publication Date
CN109829192A CN109829192A (zh) 2019-05-31
CN109829192B true CN109829192B (zh) 2023-10-17

Family

ID=66861263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811603788.XA Active CN109829192B (zh) 2018-12-26 2018-12-26 一种处理器计算单元的参考模型构建方法及装置

Country Status (1)

Country Link
CN (1) CN109829192B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111460620B (zh) * 2020-03-06 2023-06-20 北京仿真中心 一种试验评估模型构建方法及***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104615808A (zh) * 2015-01-19 2015-05-13 中国科学院自动化研究所 一种待测试硬件运算部件的测试方法及参考模型装置
CN105474166A (zh) * 2013-03-15 2016-04-06 先进元素科技公司 用于有目的计算的方法和***
CN105589993A (zh) * 2015-12-18 2016-05-18 中国科学院微电子研究所 微处理器功能验证设备及微处理器功能验证方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105474166A (zh) * 2013-03-15 2016-04-06 先进元素科技公司 用于有目的计算的方法和***
CN104615808A (zh) * 2015-01-19 2015-05-13 中国科学院自动化研究所 一种待测试硬件运算部件的测试方法及参考模型装置
CN105589993A (zh) * 2015-12-18 2016-05-18 中国科学院微电子研究所 微处理器功能验证设备及微处理器功能验证方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
龙腾Stream流处理器验证;白龙飞等;《计算机工程与应用》;20131231;第49卷(第15期);第65-69页 *

Also Published As

Publication number Publication date
CN109829192A (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
CN112100954B (zh) 验证芯片的方法、装置和计算机存储介质
US9495492B1 (en) Implementing synchronous triggers for waveform capture in an FPGA prototyping system
US9811361B2 (en) Flexible allocation of I/O channels of a hardware component
US7584456B1 (en) Method and apparatus for debugging embedded systems having read only memory
US9063922B2 (en) Firmware generated register file for use in hardware validation
US20150234965A1 (en) Method and an apparatus for automatic processor design and verification
US9235670B2 (en) Method and an apparatus for automatic generation of verification environment for processor design and verification
EP3292467A2 (en) Efficient waveform generation for emulation
US7266791B2 (en) High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium
CN109829192B (zh) 一种处理器计算单元的参考模型构建方法及装置
US10255399B2 (en) Method, apparatus and system for automatically performing end-to-end channel mapping for an interconnect
US10318687B2 (en) Implementing a constant in FPGA code
US9977417B2 (en) Method for optimizing utilization of programmable logic elements in control units for vehicles
US20200371843A1 (en) Framework for application driven exploration and optimization of hardware engines
US8954312B2 (en) Hardware emulation proxy for hardware software co-emulation
JP2015011363A (ja) 協調検証装置及び協調検証方法
CN109933948B (zh) 一种形式验证方法、装置、形式验证平台及可读存储介质
US20160085519A1 (en) Determination of signals for readback from fpga
JPH0877035A (ja) 中央処理装置及びマイクロコンピュータ
US20130198709A1 (en) Verification Test Set and Test Bench Map Maintenance
KR20210012886A (ko) 컴퓨팅 기기에 의해 수행되는 방법, 장치, 기기 및 컴퓨터 판독가능 저장 매체
CN117113908B (zh) 一种验证方法、装置、电子设备及可读存储介质
CN115510782B (zh) 定位验证错误的方法、电子设备和存储介质
US10007489B1 (en) Automated method identifying physical memories within a core or macro integrated circuit design
US11928409B2 (en) Dynamic abstract generation and synthesis flow with area prediction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.9, Xuesen Road, science and Technology City, Suzhou high tech Zone, Suzhou City, Jiangsu Province

Applicant after: Hexin Technology (Suzhou) Co.,Ltd.

Address before: 215163 building 3, No.9 Xuesen Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province

Applicant before: SUZHOU POWERCORE TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant