CN109818603B - 一种位宽转换电路的复用方法及位宽转换电路 - Google Patents
一种位宽转换电路的复用方法及位宽转换电路 Download PDFInfo
- Publication number
- CN109818603B CN109818603B CN201811535041.5A CN201811535041A CN109818603B CN 109818603 B CN109818603 B CN 109818603B CN 201811535041 A CN201811535041 A CN 201811535041A CN 109818603 B CN109818603 B CN 109818603B
- Authority
- CN
- China
- Prior art keywords
- input
- bit width
- width conversion
- output
- output bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Time-Division Multiplex Systems (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种位宽转换电路的复用方法及位宽转换电路，通过获取当前的输入/输出位宽转换类型；从位宽转换电路的barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位，进行输入/输出位宽转换；控制位宽转换电路的读写控制器基于输入有效指示信号以及输入/输出位宽转换类型，产生barrel shifter MUX阵列的地址总线以及输出有效指示信号。将Gearbox电路的MUX配置为barrel shifter结构，针对所有的输入/输出位宽转换，均复用相同的barrel shifter MUX阵列，提升了Gearbox电路的适配性，并有效降低了电路面积。
Description
技术领域
本发明涉及数字电路设计领域，尤其涉及一种位宽转换电路的复用方法及位宽转换电路。
背景技术
数字***中经常需要对数据进行位宽转换处理，通常所采用的电路为位宽转换Gearbox电路，现有的Gearbox电路通常采用数据选择器(MUX，multiplexer)阵列实现，其中，输入/输出位宽越大，对应关系越复杂，MUX阵列面积则越大；并且，由于目前的数字***越来越复杂，Gearbox电路的输入/输出位宽也变得越来越灵活，而固定的MUX阵列结构只能处理固定的输入/输出位宽，对于不同的输入/输出位宽转换，MUX阵列不可复用。
发明内容
本发明提供了一种位宽转换电路的复用方法及位宽转换电路，以解决现有技术中的位宽转换电路的MUX阵列面积大、MUX阵列不可复用的技术问题。
为了解决上述技术问题，本发明采用以下技术方案：
本发明提供了一种位宽转换电路的复用方法，该位宽转换电路的复用方法包括：
获取当前的输入/输出位宽转换类型；
从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位；barrel shifter MUX阵列基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置；
基于所选择的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换；
控制位宽转换电路的读写控制器基于输入有效指示信号以及输入/输出位宽转换类型，产生barrel shifter MUX阵列的地址总线以及输出有效指示信号。
进一步地，从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位包括：
确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i；
根据M、N以及i从位宽转换电路的桶式移位结构的数据选择器barrel shifterMUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位。
进一步地，确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i包括：
基于对应关系M＝N+2i-1，确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i。
进一步地，barrel shifter MUX阵列的地址位addr[i-1]连接第i-1级数据选择器MUX的选择端，以控制数据左移2i-1位。
更进一步地，还包括：从位宽转换电路的输入缓存中，选择对应于输入/输出位宽转换类型的输入缓存有效位；输入缓存基于多个输入/输出位宽转换类型中，最大的有效输入位宽进行配置；
基于所选择的barrel shifter MUX阵列的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换包括：
基于所选择的barrel shifter MUX阵列的输入/输出有效位，以及输入缓存有效位，进行输入/输出位宽转换类型的输入/输出位宽转换。
本发明提供了一种位宽转换电路，包括：桶式移位结构的数据选择器barrelshifter MUX阵列以及与barrel shifter MUX阵列电性连接的读写控制器；barrelshifter MUX阵列基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置；
barrel shifter MUX阵列用于选择对应于当前输入/输出位宽转换类型的输入/输出有效位，并基于所选择的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换；
读写控制器用于基于输入有效指示信号以及输入/输出位宽转换类型，产生barrel shifter MUX阵列的地址总线以及输出有效指示信号。
进一步地，barrel shifter MUX阵列还用于确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i；根据M、N以及i从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位。
进一步地，barrel shifter MUX阵列还用于基于对应关系M＝N+2i-1，确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i。
进一步地，barrel shifter MUX阵列的地址位addr[i-1]连接第i-1级数据选择器MUX的选择端，以控制数据左移2i-1位。
更进一步地，还包括：与barrel shifter MUX阵列电性连接的输入缓存；输入缓存基于多个输入/输出位宽转换类型中，最大的有效输入位宽进行配置；
输入缓存用于选择对应于输入/输出位宽转换类型的输入缓存有效位，配合barrel shifter MUX阵列进行输入/输出位宽转换类型的输入/输出位宽转换。
本发明的有益效果为：
本发明提供了一种位宽转换电路的复用方法及位宽转换电路，针对现有技术中的位宽转换电路的MUX阵列面积大、MUX阵列不可复用的缺陷，该位宽转换电路的复用方法包括：获取当前的输入/输出位宽转换类型；从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位；barrel shifter MUX阵列基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置；基于所选择的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换；控制位宽转换电路的读写控制器基于输入有效指示信号以及输入/输出位宽转换类型，产生barrel shifter MUX阵列的地址总线以及输出有效指示信号。基于MUX阵列面积需求最大的输入/输出位宽转换类型来将Gearbox电路的MUX配置为barrel shifter结构，针对所有的输入/输出位宽转换，均复用相同的barrelshifter MUX阵列，提升了Gearbox电路的适配性，并有效降低了电路面积。
附图说明
图1为本发明实施例一提供的位宽转换电路的复用方法的基本流程图；
图2为本发明实施例二提供的一种Gearbox电路的结构示意图；
图3为本发明实施例二提供的另一种Gearbox电路的结构示意图；
图4为本发明实施例二提供的barrel shifter MUX阵列的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本发明中一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现通过具体实施方式结合附图的方式对本发明做出进一步的诠释说明。
实施例一：
为解决现有技术中的位宽转换电路的MUX阵列面积大、MUX阵列不可复用的缺陷，本实施例提供了一种基于FPGA的传输延时测试方法，如图1所示为本实施例提供的基于FPGA的传输延时测试方法的基本流程图，该传输延时测试方法具体包括以下步骤：
S101、获取当前的输入/输出位宽转换类型。
具体的，在实际应用中，在不同的应用场景下，通常具备有不同的输入/输出位宽转换需求，本实施例中所提供的位宽转换电路(Gearbox电路)可以支持多种不同类型的输入/输出位宽转换，例如在一种优选的实施方式中，可以配置为同时兼容66bit转32bit，66bit转16bit、40bit转32bit、40bit转16bit和20bit转16bit。虽然本实施例中在不同位宽转换场景下所使用的是同一结构的位宽转换电路，但是具体的功能模块的选用还是需要关联于具体的输入/输出位宽转换类型。
S102、从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位；barrel shifter MUX阵列基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置。
具体的，首先应当说明的是，在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关，桶式移位器是一种数字电路，可以在一个时钟频率周期内，将数据字进行特定比特数的移位。桶式移位器可以用一串的数据选择器实现，某一个数据选择器的输出是其他数据选择器的输入，其关系则视要位移的比特数而定。本实施例的Gearbox电路的MUX阵列采用barrel shifter结构，而为了满足多个位宽转换需求，本实施例中的barrel shifter MUX阵列基于MUX阵列面积需求最大的输入/输出位宽转换类型来进行配置，以满足在最大输入/输出位宽转换类型之内的所有位宽转换需求均被满足，继续承接前述举例，在barrel shifter MUX阵列配置为同时兼容66bit转32bit，66bit转16bit、40bit转32bit、40bit转16bit和20bit转16bit时，barrelshifter MUX阵列应当基于MUX阵列面积需求最大的66bit转32bit来配置。对于不同的输入/输出位宽转换需求，需要在barrel shifter MUX阵列中选择对应的输入/输出有效位来进行位宽转换。
可选的，从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位包括：确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i；根据M、N以及i从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位，以通过合适的MUX阵列来进行当前类型的输入/输出位宽转换。
具体的，在本实施例的一种实施方式中，基于当前的输入/输出位宽转换类型的输入位宽、输出位宽以及地址位宽，来确定其对应的输入/输出有效位。
可选的，确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i包括：基于对应关系M＝N+2i-1，确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i。
具体的，以66bit转32bit为例，其中，barrel shifter MUX阵列输出do[N-1:0]，位宽N为32；而输出32bit的bit0对应输入66bit中的最高位为的bit64，即最大地址64，从而可以计算得到barrel shifter MUX阵列地址addr[i-1:0]，位宽i为7；再然后根据输出位宽N＝32以及所计算得到的地址位宽i＝7来计算得到输入di[M-1:0]，位宽M＝32+27-1＝159。当然，在其它实施方式中，输入位宽M、输出位宽N以及地址位宽i的对应关系还可以是其它类型，本实施例中基于该对应关系来配置barrel shifter结构的MUX阵列可以保证在尽量大的程度上减小电路面积。
可选的，barrel shifter MUX阵列的地址位addr[i-1]连接第i-1级数据选择器MUX的选择端，以控制数据左移2i-1位。
具体的，基于本实施例所提供的barrel shifter MUX阵列结构，在输入位宽M，输出位宽N和地址位宽i的对应关系为M＝N+2i-1时，地址位addr[0]连接第0级MUX的选择端，控制数据左移20位；地址位addr[1]连接第1级MUX的选择端，控制数据左移21位；以此类推，地址位addr[i-1]连接第i-1级MUX的选择端，控制数据左移2i-1位。
S103、基于所选择的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换。
应当说明的是，在本实施例的一种实施方式中，不仅是位宽转换电路中的barrelshifter MUX阵列可以复用，还可以复用相同的输入缓存，从而本实施例的方法还包括：从位宽转换电路的输入缓存中，选择对应于输入/输出位宽转换类型的输入缓存有效位；输入缓存基于多个输入/输出位宽转换类型中，最大的有效输入位宽进行配置；基于所选择的barrel shifter MUX阵列的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换包括：基于所选择的barrel shifter MUX阵列的输入/输出有效位，以及输入缓存有效位，进行输入/输出位宽转换类型的输入/输出位宽转换。
继续承接前述举例，在本实施例提供的Gearbox电路配置为同时兼容66bit转32bit，66bit转16bit、40bit转32bit、40bit转16bit和20bit转16bit时，其中针对MUX阵列面积需求最大的66bit转32bit，输入缓存din_buf用来存储一拍66bit有效输入数据，所以din_buf由66bit寄存器组成。应当理解的是，用din_buf选择存储一拍有效输入数据，即输入缓存有效位din_buf[65:0]＝gbox_di_vld？gbox_di[65:0]:din_buf[65:0]；barrelshifter MUX阵列的输入有效位选择{61’d0,gbox_di[31:0],din_buf[65:0]}；输出32bit的有效位则选择barrel shifter MUX阵列的do[31:0]。另外，本实施例中的Gearbox电路配置的所有类型的位宽转换，根据配置选取输入di，输出do以及din_buf有效位，具体可以参阅表1：
表1
| Gearbox位宽 | din_buf有效位 | di有效位 | do有效位 |
| 66bit转32bit | din_buf[65:0] | di[97:0]＝{gbox_di[31:0],din_buf[65:0]} | do[31:0] |
| 66bit转16bit | din_buf[65:0] | di[81:0]＝{gbox_di[15:0],din_buf[65:0]} | do[15:0] |
| 40bit转32bit | din_buf[65:26] | di[97:26]＝{gbox_di[31:0],din_buf[65:26]} | do[31:0] |
| 40bit转16bit | din_buf[65:26] | di[81:26]＝{gbox_di[15:0],din_buf[65:26]} | do[15:0] |
| 20bit转16bit | din_buf[65:46] | di[81:46]＝{gbox_di[15:0],din_buf[65:46]} | do[15:0] |
S104、控制位宽转换电路的读写控制器基于输入有效指示信号以及输入/输出位宽转换类型，产生barrel shifter MUX阵列的地址总线以及输出有效指示信号。
具体的，读写控制器RW Controller结合输入有效指示gbox_di_vld和位宽转换配置，计数产生barrel shifter MUX阵列地址addr[i-1:0]以及输出有效指示gbox_do_vld。通过本实施例提供的Gearbox电路，以66bit转32bit Gearbox举例，barrel shifter MUX阵列对比传统MUX阵列，电路面积减小20％以上。同时，对于输入小于等于66bit，输出小于等于32bit的所有位宽转换需求，本实施例中的barrel shifter MUX阵列和输入缓存可以全部复用，大大减少了Gearbox电路面积。
本发明提供了一种位宽转换电路的复用方法，该位宽转换电路的复用方法包括：获取当前的输入/输出位宽转换类型；从位宽转换电路的barrel shifter MUX阵列中，选择对应于输入/输出位宽转换类型的输入/输出有效位；barrel shifter MUX阵列基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置；基于所选择的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换；控制位宽转换电路的读写控制器基于输入有效指示信号以及输入/输出位宽转换类型，产生barrel shifter MUX阵列的地址总线以及输出有效指示信号。通过本发明实施例的实施，基于MUX阵列面积需求最大的输入/输出位宽转换类型来将Gearbox电路的MUX配置为barrel shifter结构，针对所有的输入/输出位宽转换，均复用相同的barrel shifter MUX阵列，提升了Gearbox电路的适配性，并有效降低了电路面积。
实施例二：
本实施例提供了一种位宽转换电路，具体请参见图2所示出的一种Gearbox电路的结构示意图，包括：桶式移位结构的数据选择器barrel shifter MUX阵列21以及与barrelshifter MUX阵列21电性连接的读写控制器22；barrel shifter MUX阵列21基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置；barrel shifter MUX阵列21用于选择对应于当前输入/输出位宽转换类型的输入/输出有效位，并基于所选择的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换；读写控制器22用于基于输入有效指示信号以及输入/输出位宽转换类型，产生barrelshifter MUX阵列的地址总线以及输出有效指示信号。
具体的，在实际应用中，在不同的应用场景下，通常具备有不同的输入/输出位宽转换需求，本实施例中所提供的位宽转换电路(Gearbox电路)可以支持多种不同类型的输入/输出位宽转换。
应当说明的是，在本实施例的一种实施方式中，不仅是位宽转换电路中的barrelshifter MUX阵列可以复用，还可以复用相同的输入缓存。具体的请参阅图3所示出的另一种Gearbox电路的结构示意图，本实施例中的Gearbox电路还包括：与barrel shifter MUX阵列21电性连接的输入缓存23；输入缓存23基于多个输入/输出位宽转换类型中，最大的有效输入位宽进行配置；输入缓存23用于选择对应于输入/输出位宽转换类型的输入缓存有效位，配合barrel shifter MUX阵列进行输入/输出位宽转换类型的输入/输出位宽转换。
并且，本实施例中的Gearbox电路的MUX阵列采用barrel shifter结构，而为了满足多个位宽转换需求，本实施例中的barrel shifter MUX阵列21基于MUX阵列面积需求最大的输入/输出位宽转换类型来进行配置，以满足在最大输入/输出位宽转换类型之内的所有位宽转换需求均被满足。对于不同的输入/输出位宽转换需求，需要在barrel shifterMUX阵列21中选择对应的输入/输出有效位来进行位宽转换。
在本实施例中一种优选的示例中，barrel shifter MUX阵列21还用于确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i；根据M、N以及i从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列21中，选择对应于输入/输出位宽转换类型的输入/输出有效位。
在本实施例中一种优选的示例中，barrel shifter MUX阵列21还用于基于对应关系M＝N+2i-1，确定输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i。具体的请参阅图4所示出的barrel shifter MUX阵列的结构示意图，获取当前的输入/输出位宽转换类型的输出do[N-1:0]，位宽为N，然后基于N以及输入的最大地址计算得到地址addr[i-1:0]，位宽为i，进而再将N和i代入对应关系中来计算得到输入di[M-1:0]，位宽为M。
并且，在本实施例中，barrel shifter MUX阵列的地址位addr[i-1]连接第i-1级数据选择器MUX的选择端，以控制数据左移2i-1位。
请继续参阅图4，基于本实施例所提供的barrel shifter MUX阵列结构，在输入位宽M，输出位宽N和地址位宽i的对应关系为M＝N+2i-1时，地址位addr[0]连接第0级MUX的选择端，控制数据左移20位；地址位addr[1]连接第1级MUX的选择端，控制数据左移21位；以此类推，地址位addr[i-1]连接第i-1级MUX的选择端，控制数据左移2i-1位。
本发明提供了一种位宽转换电路，该位宽转换电路包括：barrel shifter MUX阵列以及与barrel shifter MUX阵列电性连接的读写控制器；barrel shifter MUX阵列基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置；barrel shifter MUX阵列用于选择对应于当前输入/输出位宽转换类型的输入/输出有效位，并基于所选择的输入/输出有效位，进行输入/输出位宽转换类型的输入/输出位宽转换；读写控制器用于基于输入有效指示信号以及输入/输出位宽转换类型，产生barrel shifter MUX阵列的地址总线以及输出有效指示信号。通过本发明实施例的实施，基于MUX阵列面积需求最大的输入/输出位宽转换类型来将Gearbox电路的MUX配置为barrel shifter结构，针对所有的输入/输出位宽转换，均复用相同的barrel shifter MUX阵列，提升了Gearbox电路的适配性，并有效降低了电路面积。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种位宽转换电路的复用方法，其特征在于，所述位宽转换电路的复用方法包括：
获取当前的输入/输出位宽转换类型；
从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于所述输入/输出位宽转换类型的输入/输出有效位；所述数据选择器barrel shifter MUX阵列基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置；
基于所选择的所述输入/输出有效位，进行所述输入/输出位宽转换类型的输入/输出位宽转换；
控制所述位宽转换电路的读写控制器基于输入有效指示信号以及所述输入/输出位宽转换类型，产生所述数据选择器barrel shifter MUX阵列的地址总线以及输出有效指示信号。
2.如权利要求1所述的位宽转换电路的复用方法，其特征在于，所述从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于所述输入/输出位宽转换类型的输入/输出有效位包括：
确定所述输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i；
根据所述输入位宽M、输出位宽N以及地址位宽i从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于所述输入/输出位宽转换类型的输入/输出有效位。
3.如权利要求2所述的位宽转换电路的复用方法，其特征在于，所述确定所述输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i包括：
基于对应关系M＝N+2i-1，确定所述输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i。
4.如权利要求3所述的位宽转换电路的复用方法，其特征在于，所述数据选择器barrelshifter MUX阵列的地址位addr[i-1]连接第i-1级数据选择器MUX的选择端，以控制数据左移2i-1位。
5.如权利要求1至4中任一项所述的位宽转换电路的复用方法，其特征在于，还包括：从所述位宽转换电路的输入缓存中，选择对应于所述输入/输出位宽转换类型的输入缓存有效位；所述输入缓存基于多个输入/输出位宽转换类型中，最大的有效输入位宽进行配置；
所述基于所选择的所述数据选择器barrel shifter MUX阵列的输入/输出有效位，进行所述输入/输出位宽转换类型的输入/输出位宽转换包括：
基于所选择的所述数据选择器barrel shifter MUX阵列的输入/输出有效位，以及所述输入缓存有效位，进行所述输入/输出位宽转换类型的输入/输出位宽转换。
6.一种位宽转换电路，其特征在于，包括：桶式移位结构的数据选择器barrel shifterMUX阵列以及与所述数据选择器barrel shifter MUX阵列电性连接的读写控制器；所述数据选择器barrel shifter MUX阵列基于所支持的多个输入/输出位宽转换类型中，MUX阵列面积需求最大的输入/输出位宽转换类型进行配置；
所述数据选择器barrel shifter MUX阵列用于选择对应于当前输入/输出位宽转换类型的输入/输出有效位，并基于所选择的所述输入/输出有效位，进行所述输入/输出位宽转换类型的输入/输出位宽转换；
所述读写控制器用于基于输入有效指示信号以及所述输入/输出位宽转换类型，产生所述数据选择器barrel shifter MUX阵列的地址总线以及输出有效指示信号。
7.如权利要求6所述的位宽转换电路，其特征在于，所述数据选择器barrel shifterMUX阵列还用于确定所述输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i；根据所述输入位宽M、输出位宽N以及地址位宽i从位宽转换电路的桶式移位结构的数据选择器barrel shifter MUX阵列中，选择对应于所述输入/输出位宽转换类型的输入/输出有效位。
8.如权利要求6所述的位宽转换电路，其特征在于，所述数据选择器barrel shifterMUX阵列还用于基于对应关系M＝N+2i-1，确定所述输入/输出位宽转换类型的输入位宽M、输出位宽N以及地址位宽i。
9.如权利要求8所述的位宽转换电路，其特征在于，所述数据选择器barrel shifterMUX阵列的地址位addr[i-1]连接第i-1级数据选择器MUX的选择端，以控制数据左移2i-1位。
10.如权利要求6至9中任一项所述的位宽转换电路，其特征在于，还包括：与所述数据选择器barrel shifter MUX阵列电性连接的输入缓存；所述输入缓存基于多个输入/输出位宽转换类型中，最大的有效输入位宽进行配置；
所述输入缓存用于选择对应于所述输入/输出位宽转换类型的输入缓存有效位，配合所述数据选择器barrel shifter MUX阵列进行所述输入/输出位宽转换类型的输入/输出位宽转换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811535041.5A CN109818603B (zh) | 2018-12-14 | 2018-12-14 | 一种位宽转换电路的复用方法及位宽转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811535041.5A CN109818603B (zh) | 2018-12-14 | 2018-12-14 | 一种位宽转换电路的复用方法及位宽转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109818603A CN109818603A (zh) | 2019-05-28 |
| CN109818603B true CN109818603B (zh) | 2023-04-28 |
Family
ID=66601658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811535041.5A Active CN109818603B (zh) | 2018-12-14 | 2018-12-14 | 一种位宽转换电路的复用方法及位宽转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109818603B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826877A (zh) * | 2010-05-14 | 2010-09-08 | 华为技术有限公司 | 多位宽数据串行转换装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69130495T2 (de) * | 1990-06-29 | 1999-06-24 | Digital Equipment Corp., Maynard, Mass. | Umwandlung der Befehle von internen Prozessorregistern in I/O-Adressraum |
| US7898880B2 (en) * | 2006-09-12 | 2011-03-01 | Mtekvision Co., Ltd. | Dual port memory device, memory device and method of operating the dual port memory device |
| CN101996609B (zh) * | 2009-08-13 | 2013-01-23 | 上海奇码数字信息有限公司 | 图形处理中的像素格式转换方法和装置 |
| CN103684428B (zh) * | 2012-09-08 | 2016-09-07 | 复旦大学 | 一种用于全数字锁相环的动态器件匹配的方法 |
| CN103714038B (zh) * | 2012-10-09 | 2019-02-15 | 中兴通讯股份有限公司 | 一种数据处理方法和装置 |
| CN103077004B (zh) * | 2013-01-10 | 2015-09-23 | 浙江大学 | 支持多种数据类型的单指令多数据移位装置 |
| CN105607888A (zh) * | 2014-11-25 | 2016-05-25 | 中兴通讯股份有限公司 | 数据位宽转换方法及装置 |
-
2018
- 2018-12-14 CN CN201811535041.5A patent/CN109818603B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826877A (zh) * | 2010-05-14 | 2010-09-08 | 华为技术有限公司 | 多位宽数据串行转换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109818603A (zh) | 2019-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9154347B2 (en) | Adaptive equalizer | |
| CN1658153B (zh) | 复合式动态定点数表示法与运算法及其处理器结构 | |
| KR20160102077A (ko) | 파티셔닝된 데이터 버스에 대한 인코딩 | |
| KR20080112252A (ko) | 에러 보정 디바이스 및 그 방법 | |
| CN110546709B (zh) | 提供坏列修复的存储器设备和操作其的方法 | |
| US9317481B2 (en) | Data access method and device for parallel FFT computation | |
| EP0653849A2 (en) | Efficient utilization of present state/next state registers | |
| CN104765701A (zh) | 数据访问方法及设备 | |
| CN109818603B (zh) | 一种位宽转换电路的复用方法及位宽转换电路 | |
| US7051153B1 (en) | Memory array operating as a shift register | |
| CN117827284B (zh) | 向量处理器访存指令处理方法、***、设备及存储介质 | |
| US8218388B2 (en) | Read circuit for semiconductor memory device and semiconductor memory device | |
| US9268744B2 (en) | Parallel bit reversal devices and methods | |
| CN104409098A (zh) | 容量翻倍的芯片内部表项及其实现方法 | |
| CN105138467B (zh) | 数据存取装置、方法及磁共振设备 | |
| WO2013098638A2 (en) | Method and device for data buffering for multiple-stream | |
| CN111627481B (zh) | 一种字线译码电路、字线选通方法及存储器和电子设备 | |
| US7788528B2 (en) | Repair module for memory, repair device using the same and method thereof | |
| US20130107670A1 (en) | Ultrasound receiving module, method and system | |
| WO2008014244A2 (en) | Peripheral supplied addressing in a simple dma | |
| CN110349605B (zh) | 通道控制装置 | |
| JPH11110370A (ja) | 高速フーリエ変換装置および方法、可変ビットリバース回路、逆高速フーリエ変換装置および方法、並びにｏｆｄｍ受信および送信装置 | |
| CN107293318B (zh) | 一种可配位宽的嵌入式存储器 | |
| US20200372095A1 (en) | Fast fourier transform device, data sorting processing device, fast fourier transform processing method, and program recording medium | |
| KR100484418B1 (ko) | 고속푸리에변환장치및방법,가변비트리버스회로,역고속푸리에변환장치및방법과직교주파수분할다중수신및송신장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |