CN109817736A - 一种串扰抑制和辐射加固的像素探测器 - Google Patents
一种串扰抑制和辐射加固的像素探测器 Download PDFInfo
- Publication number
- CN109817736A CN109817736A CN201910062282.0A CN201910062282A CN109817736A CN 109817736 A CN109817736 A CN 109817736A CN 201910062282 A CN201910062282 A CN 201910062282A CN 109817736 A CN109817736 A CN 109817736A
- Authority
- CN
- China
- Prior art keywords
- trap
- buries
- bury
- detection
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种串扰抑制和辐射加固的像素探测器，包括：高阻n型衬底、埋氧层、低阻硅层、n+探测阱、背部电极、p+区域、n型防穿通掺杂区域、埋p阱、埋p阱引出电极、埋n阱、埋n阱引出电极、n+探测阱读出电极；本发明可以有效抑制背栅效应以及传感器与电路之间的串扰，并且可以通过调节该电压对埋氧层中TID进行电荷补偿；埋p阱连接一个适当的电压结合n型防穿通掺杂区域对埋p阱中空穴形成势垒，并对n+探测阱提供横向电场，进一步抑制传感器与电路之间的串扰。并通过调节埋n阱的电位对埋氧层中总剂量效应进行电荷补偿。
Description
技术领域
本发明涉及有源像素传感器领域，主要是一种绝缘体上硅(SOI)像素探测器结构。
背景技术
硅像素探测器分为混合型(Hybrid)和单片集成式(Monolithic)两大类。随着辐射探测器的发展，将传感层与电路层整合的单片集成式探测器，成为高性能辐射图像探测器的一种需求，也是对混合型探测器的改进：降低成本和减少物质量。而SOI技术很有希望满足上述要求。
SOI像素探测器的传感层(高阻衬底)与电路层(低阻Si层)直接集成在单个芯片上，集成度非常高，消除了体硅CMOS的闩锁效应，不需要键合(Bump Bonding)组装工艺，工艺难度和造价得到改善。但SOI像素探测器存在如背栅效应，电路与传感器间的串扰等问题。
文章“F.F.Khalid,G.W.Deptuch,A.Shenai,et al.,Monolithic Active PixelMatrix with Binary Counters(MAMBO)ASIC.Nuclear Science Symposium ConferenceRecord NSS/MIC)，2010IEEE.2010,1544-1550.”中提出嵌套阱结构(Nested wellstructure)，该结构可以隔离电路与传感器间的串扰，抑制背栅效应，但P阱结构完全包含电路部分，敏感节点电容较大。文章“M.Asano,D.Sekigawa,K.Hara,et al.,Characteristics of non-irradiated and irradiated double SOI integration typepixel sensor,Nucl.Instrum.Methods Phys.Res.Sect.A,831(2016)315.”中双层SOI像素(DSOI)结构也是一种串扰抑制和辐射加固的像素探测器，将在下文中说明和进行对比，本发明的性能更优。
发明内容
本发明针对现有技术的不足，提出了一种串扰抑制和辐射加固的像素探测器。
本发明一种串扰抑制和辐射加固的像素探测器包括：高阻n型衬底、埋氧层、低阻硅层(电路层)、n+探测阱、背部电极、p+区域、n型防穿通掺杂区域、埋p阱、埋p阱引出电极、埋n阱、埋n阱引出电极、n+探测阱读出电极；
所述的背部电极设置在p+区域下方；所述的p+区域上方设置有高阻n型衬底，n型防穿通掺杂区域和n+探测阱设置在高阻n型衬底上方，所述的n+探测阱在埋p阱的侧面，埋p阱设置在n型防穿通掺杂区域上方，埋p阱连接一个电压结合n型防穿通掺杂区域对埋p阱中空穴形成势垒，并对n+探测阱提供横向电场；埋p阱的一侧上方设有埋n阱；所述的埋氧层内设有埋n阱引出电极、低阻硅层、埋p阱引出电极和n+探测阱读出电极；所述的低阻硅层设置在埋p阱引出电极和埋n阱引出电极之间；埋n阱引出电极与埋n阱连接，埋p阱引出电极与埋p阱连接，n+探测阱读出电极与n+探测阱连接。
所述的低阻硅层(电路层)与高阻n型衬底由埋氧层隔开；
所述的埋n阱被更加深的埋p阱包围，n型防穿通掺杂区域比埋p阱更深；
所述的整个高阻n型衬底耗尽形成电荷灵敏区。n+探测阱作为探测区，与读出电极相连。背部掺杂形成p+区域，以便形成反偏二极管。
所述的埋n阱连接一个可调节电压，通过调节电压对TID进行电荷补偿；埋p阱连接一个适当的电压结合n型防穿通掺杂区域对埋p阱中空穴形成势垒，并对n+探测阱提供横向电场。
所述的埋n阱掺杂剂量5x1012/cm2，能量220keV；埋p阱掺杂剂量4x1012/cm2，能量150keV；n型防穿通掺杂区域掺杂剂量3x1011/cm2-4x1011/cm2，能量500keV；n+探测阱刻蚀对应位置氧化层后，两次掺杂，分别为掺杂剂量5x1015/cm2，能量30keV；掺杂剂量1x1015/cm2，能量60keV。
所述的高阻n型衬底电阻为700Ω·cm，也可为其他规格高阻n型衬底。有益效果：本发明的提供了一种串扰抑制和辐射加固的像素探测器。该结构可以有效抑制背栅效应，进一步降低电路与传感器之间的串扰，并通过调节埋n阱的电位对埋氧层中总剂量效应进行电荷补偿。
附图说明
图1为已提出的DSOI像素结构；
图2是本发明提出的SOI像素结构；
图3为本发明在不同n型防穿通掺杂区域下衬底电流与衬底(背部电极)电压的关系曲线；
图4为本发明与DSOI像素结构的电路与传感器之间寄生电容对比图。图5为本发明与DSOI像素结构的阈值电压变化量与DSOI中中间硅层偏压及本发明埋n阱偏压的关系对比；
图6为本发明与DSOI像素结构3x3像素阵列的电荷收集效率对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进行具体阐述。参考附图描述为示范性实施例。为了清楚地说明的目的，附图中实处的部分被简化或放大。特点层或区域的位置可以表示相对位置，但实际情况不一定与示意图中比例相同。
如图1所示，为已提出的DSOI像素结构，包括：高阻n型衬底101、埋氧层102、低阻硅层(电路层)103、埋p阱104、p+区域105、中间硅层106、背部电极107、中间硅层引出电极108、读出电极109。
所述的背部电极107设置在高阻n型衬底101下方，所述的高阻n型衬底101上方正中间设置有埋p阱104，埋p阱104内设有p+区域105；所述的埋氧层102位于埋p阱104上方，埋氧层102内设有低阻硅层(电路层)103、中间硅层引出电极108、中间硅层106、读出电极109，其中读出电极109位于p+区域104正上方，读出电极109两侧对称设置有中间硅层106，所述的中间硅层106上方设有中间硅层引出电极108和低阻硅层(电路层)103，且中间硅层引出电极108的一端设置在中间硅层106内部，低阻硅层(电路层)103位于中间硅层引出电极108和读出电极109之间。
对比图1中DSOI像素结构，提出一种增强辐射容量，进一步改善探测器结构传感器部分与电路层之间的屏蔽性的SOI像素结构。
SOI像素结构中，埋n阱连接一个适当的电压可以屏蔽衬底电压对电路层的影响，抑制背栅效应以及传感器与电路之间的串扰，并且可以通过调节该电压对埋氧层中TID进行电荷补偿；埋p阱连接一个适当的电压结合n型防穿通掺杂区域对埋p阱中空穴形成势垒，并对n+探测阱提供横向电场，进一步抑制传感器与电路之间的串扰；较小的n+探测阱作为探测区，与读出电极相连。
如图2所示,为本发明提出的SOI像素结构，包括：高阻n型衬底201、埋氧层202、低阻硅层(电路层)203、n+探测阱204、背部电极205、p+区域206、n型防穿通掺杂区域207、埋p阱208、埋p阱引出电极209、埋n阱210、埋n阱引出电极211、n+探测阱读出电极212；
所述的背部电极205设置在p+区域206下方；所述的p+区域206上方设置有高阻n型衬底201，n型防穿通掺杂区域207和n+探测阱204设置在高阻n型衬底201上方，所述的n+探测阱204在埋p阱208的侧面，埋p阱208设置在n型防穿通掺杂区域207上方，埋p阱208连接一个电压结合n型防穿通掺杂区域207对埋p阱208中空穴形成势垒，并对n+探测阱204提供横向电场；埋p阱208的一侧上方设有埋n阱210；所述的埋氧层202内设有埋n阱引出电极211、低阻硅层203、埋p阱引出电极209和n+探测阱读出电极212；所述的低阻硅层203设置在埋p阱引出电极209和埋n阱引出电极211之间；埋n阱引出电极211与埋n阱210连接，埋p阱引出电极209与埋p阱208连接，n+探测阱读出电极212与n+探测阱204连接；
所述的低阻硅层(电路层)203与高阻n型衬底201由埋氧层202隔开；
所述的埋n阱210被更加深的埋p阱208包围，n型防穿通掺杂区域207比埋p阱208更深；
所述的整个高阻n型衬底201耗尽形成电荷灵敏区。n+探测阱204作为探测区，与读出电极相连。背部掺杂形成p+区域206，以便形成反偏二极管。
所述的埋n阱210连接一个可调节电压，通过调节电压对TID进行电荷补偿；埋p阱208连接一个适当的电压结合n型防穿通掺杂区域207对埋p阱208中空穴形成势垒，并对n+探测阱204提供横向电场。
所述的埋n阱210掺杂剂量5x1012/cm2，能量220keV；埋p阱208掺杂剂量4x1012/cm2，能量150keV；n型防穿通掺杂区域207掺杂剂量3x1011/cm2-4x1011/cm2，能量500keV；n+探测阱204刻蚀对应位置氧化层后，两次掺杂，分别为掺杂剂量5x1015/cm2，能量30keV；掺杂剂量1x1015/cm2，能量60keV。
所述的高阻n型衬底201电阻为700Ω·cm，也可为其他规格高阻n型衬底。
如图3所示,为本发明在不同n型防穿通掺杂区域下衬底电流与衬底(背部电极)电压的关系曲线。本发明全耗尽电压约为-40V；没有n型防穿通掺杂区域时，本发明耐压约为-60V；n型防穿通区域掺杂浓度为掺杂剂量3x1011/cm2-4x1011/cm2，能量500keV，耐压在-100V—-160V之间。因此，本发明可以实现在全耗尽电压下工作。
如图4所示,为本发明与DSOI像素结构的电路与传感器之间寄生电容对比图。本发明电路与传感器之间寄生电容比DSOI像素结构中的低，进一步降低了电路与传感器之间的串扰。
如图5所示,为本发明与DSOI像素结构的阈值电压变化量与DSOI中中间硅层偏压及本发明埋n阱偏压的关系对比；。本发明和DSOI像素结构拥有相似的TID电荷补偿机制。因为本发明的埋氧层比DSOI中的要厚，因此相同的电荷变化量需要更大的负压来实现。
如图6所示为,本发明与DSOI像素结构3x3像素阵列的电荷收集效率对比图。本发明拥有更高的电荷收集效率，并且不受埋p阱电压变化的影响。
以上所述仅为本发明的较佳实施例，并非用以限定本发明。在不脱离本发明的实质和范围内，可做些许的调整和优化，本发明的保护范围以权利要求为准。
Claims (7)
1.一种串扰抑制和辐射加固的像素探测器，其特征在于：包括高阻n型衬底、埋氧层、低阻硅层、n+探测阱、背部电极、p+区域、n型防穿通掺杂区域、埋p阱、埋p阱引出电极、埋n阱、埋n阱引出电极、n+探测阱读出电极；
所述的背部电极设置在p+区域下方；所述的p+区域上方设置有高阻n型衬底，n型防穿通掺杂区域和n+探测阱设置在高阻n型衬底上方，所述的n+探测阱在埋p阱的侧面，埋p阱设置在n型防穿通掺杂区域上方，埋p阱连接一个电压结合n型防穿通掺杂区域对埋p阱中空穴形成势垒，并对n+探测阱提供横向电场；埋p阱的一侧上方设有埋n阱；所述的埋氧层内设有埋n阱引出电极、低阻硅层、埋p阱引出电极和n+探测阱读出电极；所述的低阻硅层设置在埋p阱引出电极和埋n阱引出电极之间；埋n阱引出电极与埋n阱连接，埋p阱引出电极与埋p阱连接，n+探测阱读出电极与n+探测阱连接。
2.根据权利要求1所述的一种串扰抑制和辐射加固的像素探测器，其特征在于：所述的低阻硅层与高阻n型衬底由埋氧层隔开。
3.根据权利要求1所述的一种串扰抑制和辐射加固的像素探测器，其特征在于：所述的埋n阱被更加深的埋p阱包围，n型防穿通掺杂区域比埋p阱更深。
4.根据权利要求1所述的一种串扰抑制和辐射加固的像素探测器，其特征在于：所述的整个高阻n型衬底耗尽形成电荷灵敏区；n+探测阱作为探测区，与读出电极相连；背部掺杂形成p+区域，以便形成反偏二极管。
5.根据权利要求1所述的一种串扰抑制和辐射加固的像素探测器，其特征在于：所述的埋n阱连接一个可调节电压，通过调节电压对TID进行电荷补偿；埋p阱连接一个电压结合n型防穿通掺杂区域对埋p阱中空穴形成势垒，并对n+探测阱提供横向电场。
6.根据权利要求1所述的一种串扰抑制和辐射加固的像素探测器，其特征在于：所述的埋n阱掺杂剂量5x1012/cm2，能量220keV；埋p阱掺杂剂量4x1012/cm2，能量150keV；n型防穿通掺杂区域掺杂剂量3x1011/cm2-4x1011/cm2，能量500keV；n+探测阱刻蚀对应位置氧化层后，两次掺杂，分别为掺杂剂量5x1015/cm2，能量30keV；掺杂剂量1x1015/cm2，能量60keV。
7.根据权利要求1所述的一种串扰抑制和辐射加固的像素探测器，其特征在于：所述的高阻n型衬底电阻为700Ω·cm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910062282.0A CN109817736A (zh) | 2019-01-23 | 2019-01-23 | 一种串扰抑制和辐射加固的像素探测器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910062282.0A CN109817736A (zh) | 2019-01-23 | 2019-01-23 | 一种串扰抑制和辐射加固的像素探测器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109817736A true CN109817736A (zh) | 2019-05-28 |
Family
ID=66604812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910062282.0A Pending CN109817736A (zh) | 2019-01-23 | 2019-01-23 | 一种串扰抑制和辐射加固的像素探测器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817736A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04212460A (ja) * | 1990-01-29 | 1992-08-04 | Gold Star Electron Co Ltd | Ｃｃｄイメージセンサーにおけるフォトダイオードの製造方法 |
| US20080150071A1 (en) * | 2006-12-26 | 2008-06-26 | Stmicroelectronics S.A. | Pinned photodiode with high storage capacity, method of manufacture and image sensor incorporating same |
| CN106783900A (zh) * | 2016-12-02 | 2017-05-31 | 杭州电子科技大学 | 一种soi像素探测器结构 |
-
2019
- 2019-01-23 CN CN201910062282.0A patent/CN109817736A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04212460A (ja) * | 1990-01-29 | 1992-08-04 | Gold Star Electron Co Ltd | Ｃｃｄイメージセンサーにおけるフォトダイオードの製造方法 |
| US20080150071A1 (en) * | 2006-12-26 | 2008-06-26 | Stmicroelectronics S.A. | Pinned photodiode with high storage capacity, method of manufacture and image sensor incorporating same |
| CN106783900A (zh) * | 2016-12-02 | 2017-05-31 | 杭州电子科技大学 | 一种soi像素探测器结构 |
Non-Patent Citations (1)
| Title |
|---|
| LAN HAO等: "An Advanced SOI Pixel Sensor With Anti-Punch-Through Implantation", 《IEEE SENSORS JOURNAL》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465002A (en) | Integrated vlsi radiation/particle detector with biased pin diodes | |
| JP5081621B2 (ja) | 改変内部ゲート構造を用いた半導体放射線検出器 | |
| US10923614B2 (en) | Photodiode, photodiode array, and solid-state imaging device | |
| CN108039390A (zh) | 非接触式保护环单光子雪崩二极管及制备方法 | |
| CN101356654B (zh) | 为检测可见光而优化的半导体辐射探测器 | |
| US20050064617A1 (en) | Buried, fully depletable, high fill factor photodiodes | |
| EP2816601A1 (en) | Improvements in or relating to pinned photodiodes for use in image sensors | |
| US10312391B2 (en) | Apparatus and method for single-photon avalanche-photodiode detectors with reduced dark count rate | |
| JP2012124481A (ja) | フォトセンサアセンブリ及びフォトセンサアセンブリを提供する方法 | |
| EP2064749B1 (en) | Semiconductor apparatus | |
| US8039916B2 (en) | CMOS pixel sensor with depleted photocollectors and a depleted common node | |
| CN111628034A (zh) | 光电探测装置的制造方法 | |
| US20060180834A1 (en) | High-voltage compatible, full-depleted CCD | |
| JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
| CN104157659B (zh) | 一种辐射探测器串扰隔离及辐射加固像素结构及其制作方法 | |
| CN114300570A (zh) | 探测器及制造方法 | |
| CN101015063A (zh) | 具有改进的内部栅极结构的半导体辐射检测器 | |
| GB2387270A (en) | Method to increase the conversion gain of an active pixel | |
| CN109817736A (zh) | 一种串扰抑制和辐射加固的像素探测器 | |
| JP2013145180A (ja) | 放射線検出器，放射線検出装置及びそれらの動作方法 | |
| CN106783900B (zh) | 一种soi像素探测器结构 | |
| US20030155517A1 (en) | Radiation detecting element, radiation image pickup apparatus and radiation detecting method | |
| JP5145528B2 (ja) | 二重目的電極を備えるシールドされたｃｍｏｓ画素構造 | |
| US20210005646A1 (en) | Photodetector | |
| WO2007077292A1 (en) | Visible light detecting semiconductor radiation detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190528 |