CN109815158A - 进行***备份的方法、记忆装置及控制器、及电子装置 - Google Patents

进行***备份的方法、记忆装置及控制器、及电子装置 Download PDF

Info

Publication number
CN109815158A
CN109815158A CN201810728891.0A CN201810728891A CN109815158A CN 109815158 A CN109815158 A CN 109815158A CN 201810728891 A CN201810728891 A CN 201810728891A CN 109815158 A CN109815158 A CN 109815158A
Authority
CN
China
Prior art keywords
system information
memory
stored
block
memory storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810728891.0A
Other languages
English (en)
Inventor
郑张铠
邱慎廷
陈静怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN109815158A publication Critical patent/CN109815158A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了提供一种用来于记忆装置中进行***备份的方法、相关记忆装置及其控制器、以及相关电子装置。该方法可包含：将该记忆装置的***信息写入非挥发性内存中的复数个位置以使得该***信息分别被存储于该复数个位置中的第一位置以及第二位置，其中该***信息是该记忆装置的内部控制信息，且存储于该第二位置的该***信息等同于存储于该第一位置的该***信息；以及当存储于该第一位置的该***信息无法使用，读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。

Description

进行***备份的方法、记忆装置及控制器、及电子装置
技术领域
本发明是关于内存控制，尤指一种用来于记忆装置中进行***备份的方法、相关记忆装置及其控制器、以及相关电子装置。
背景技术
近年来由于内存的技术不断地发展，各种可携式或非可携式记忆装置，(诸如分别符合SD/MMC、CF、MS以及XD标准的记忆卡，或分别符合UFS以及EMMC标准的嵌入式(embedded)存储装置)被广泛地实施于诸多应用中。因此，这些记忆装置中的内存的存取(access)控制遂成为相当热门的议题。
以常用的NAND型闪存而言，其主要可区分为单阶细胞(single level cell,SLC)与多阶细胞(multiple level cell,MLC)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(memory cell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆细胞的晶体管的存储能力则被充分利用，是采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录至少两组位信息(诸如00、01、11、10)。理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的至少两倍，这对于曾经在发展过程中遇到瓶颈的NAND型闪存的相关产业而言，是非常好的消息。
相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的可携式记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保可携式记忆装置对闪存的存取控制能符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。
依据相关技术，有了这些管理机制的记忆装置还是有不足的处。举例来说，于存取闪存的管理很复杂的情况下，针对存取闪存的管理的记忆装置的***信息可被存储于该闪存中。因为闪存的某些特征，将该***信息写入该闪存并非意味着该***信息是成功地存储于该闪存中。相关技术虽尝试去更正该问题，却另引入了其他问题。因此，需要一种新颖的方法及相关架构，以在没有副作用或较不可能带来副作用的状况下解决该些问题。
发明内容
本发明的目的在于提供一种用来于记忆装置中进行***备份的方法、相关记忆装置及其控制器、以及相关电子装置，以解决上述的问题。
本发明的另一目的在于提供一种用来于记忆装置中进行***备份的方法、相关记忆装置及其控制器、以及相关电子装置，以确保该记忆装置能分别在各种情况下妥善地运作。
本发明还有一目的在于提供一种用来于记忆装置中进行***备份的方法、相关记忆装置及其控制器、以及相关电子装置，以在没有副作用或较不可能带来副作用的状况下解决先前技术的问题。
本发明至少实施例提供一种用来于记忆装置中进行***备份的方法。该记忆装置可包含非挥发性(non-volatile,NV)内存，且该非挥发性内存可包含至少一非挥发性内存组件(例如：一或多个非挥发性内存组件)。该方法可包含：将该记忆装置的***信息写入(write)该非挥发性内存中的复数个位置以使得该***信息分别被存储于该复数个位置中的第一位置以及第二位置，其中该***信息是该记忆装置的内部控制信息，且存储于该第二位置的该***信息等同于存储于该第一位置的该***信息；以及当存储于该第一位置的该***信息无法使用，读取(read)存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
除了以上方法以外，本发明亦提供一种记忆装置，且该记忆装置包含非挥发性内存以及控制器。该非挥发性内存是用来存储信息，其中该非挥发性内存可包含至少一非挥发性内存组件(例如：一或多个非挥发性内存组件)。该控制器是耦接至该非挥发性内存，且该控制器是用来控制该记忆装置的运作。另外，该控制器包含处理电路，其是用来依据来自主装置(host device)的复数个主装置指令(host command)控制该控制器，以容许该主装置通过该控制器存取(access)该非挥发性内存。例如，该控制器将该记忆装置的***信息写入(write)该非挥发性内存中的复数个位置以使得该***信息分别被存储于该复数个位置中的第一位置以及第二位置，其中该***信息是该记忆装置的内部控制信息，且存储于该第二位置的该***信息等同于存储于该第一位置的该***信息；以及当存储于该第一位置的该***信息无法使用，该控制器读取(read)存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
依据某些实施例，本发明亦提供一种电子装置。该电子装置可包含上述的记忆装置，且可另包含：该主装置，耦接至该记忆装置。该主装置可包含：至少一处理器，用来控制该主装置的运作；以及电源供应电路，耦接至该至少一处理器，用来提供电源给该至少一处理器以及该记忆装置。另外，该记忆装置可提供存储空间给该主装置。
除了以上方法以外，本发明亦提供一种记忆装置的控制器，其中该记忆装置包含该控制器以及非挥发性内存。该非挥发性内存包含至少一非挥发性内存组件(例如：一或多个非挥发性内存组件)。另外，该控制器包含处理电路，其是用来依据来自主装置的复数个主装置指令控制该控制器，以容许该主装置通过该控制器存取该非挥发性内存。例如，该控制器将该记忆装置的***信息写入该非挥发性内存中的复数个位置以使得该***信息分别被存储于该复数个位置中的第一位置以及第二位置，其中该***信息是该记忆装置的内部控制信息，且存储于该第二位置的该***信息等同于存储于该第一位置的该***信息；以及当存储于该第一位置的该***信息无法使用，该控制器读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
本发明的方法及装置(例如：该处理电路、该控制器、该记忆装置等)能确保该记忆装置能在各种状况下妥善地运作。例如：当该非挥发性内存中的于某一位置的该***信息有毁损，该装置能从该非挥发性内存中的另一位置取得该***信息，且该记忆装置并不会遭受该记忆装置的故障的影响。另外，本发明的方法及装置提供一种强健的数据存取机制。此外，本发明的方法及装置能在没有副作用或较不可能带来副作用的状况下解决先前技术的问题。
附图说明
图1为依据本发明实施例的一种记忆装置以及主装置的示意图。
图2绘示一种用来于记忆装置(诸如图1所示的记忆装置)中进行***备份的方法于本发明实施例中的第一控制方案。
图3绘示该方法于本发明实施例中的第二控制方案。
图4绘示该方法于本发明实施例中的第三控制方案。
图5绘示该方法于本发明实施例中的第四控制方案。
图6绘示该方法于本发明实施例中的实体区块排列方案。
图7绘示该方法于本发明另一实施例中的实体区块排列方案。
图8绘示该方法于本发明实施例中的工作流程。
其中，附图标记说明如下：
10 电子装置
50 主装置
52 处理器
54 电源供应电路
100 记忆装置
110 内存控制器
112 微处理器
112M 只读存储器
112C 程序代码
114 控制逻辑电路
116 随机存取内存
118 传输接口电路
120 非挥发性内存
122-1,122-2,…,122-N 非挥发性内存组件
410,412,414,416,418,
S10,S20,S22,S24,S26,S28 步骤
CH(0),CH(1) 通道
XP(0),XP(1),XP(2),XP(3),
XP(4),XP(5),XP(6),XP(7),…,
XP(400),XP(401),XP(402),XP(403) ***页
SB(0),SB(10) 超级区块
PSB(0),PSB(1) 虚拟超级区块
具体实施方式
I.内存***
图1为依据本发明实施例的一种电子装置10的示意图，其中电子装置10可包含主装置(host device)50与记忆装置100。主装置50可包含至少一处理器(例如一或多个处理器)，其可统称为处理器52，且可另包含电源供应电路54，耦接至处理器52。处理器52是用来控制主装置50的运作，而电源供应电路54是用来提供电源予处理器52以及记忆装置100，并输出一或多个驱动电压至记忆装置100。记忆装置100可用来提供存储空间给主装置50，且可从主装置50取得该一或多个驱动电压作为记忆装置100的电源。主装置50的例子可包含(但不限于)：多功能移动电话(multifunctional mobile phone)、可穿戴装置(wearabledevice)、平板计算机(tablet)、以及个人计算机(personal computer)诸如桌面计算机及膝上型计算机。记忆装置100的例子可包含(但不限于)：可携式记忆装置(诸如符合SD/MMC、CF、MS或XD标准的记忆卡)、固态硬盘(solid state drive,SSD)、以及分别符合UFS与EMMC标准的各种嵌入式(embedded)记忆装置。依据本实施例，记忆装置100可包含控制器诸如内存控制器110，且可另包含非挥发性(non-volatile,NV)内存120，其中该控制器是用来控制记忆装置100的运作并存取(access)非挥发性内存120，且非挥发性内存120是用来存储信息。非挥发性内存120可包含至少一非挥发性内存组件(例如一或多个非挥发性内存组件)，诸如复数个非挥发性内存组件122-1、122-2、…与122-N，其中符号「N」可代表大于一的正整数。例如：非挥发性内存120可为闪存(flash memory)，而该复数个非挥发性内存组件122-1、122-2、…与122-N可为复数个闪存芯片(flash memory chip)或复数个闪存裸晶(flashmemory die)，但本发明不限于此。
如图1所示，内存控制器110可包含处理电路诸如微处理器112、存储单元诸如只读存储器(Read Only Memory,ROM)112M、控制逻辑电路114、随机存取内存(Random AccessMemory,RAM)116、以及传输接口电路118，其中以上组件可通过总线彼此耦接。随机存取内存116是以静态随机存取内存(Static RAM,SRAM)来实施，但本发明不限于此。随机存取内存116可用来提供内部存储空间给内存控制器110。例如，随机存取内存116可用作缓冲存储器来缓冲数据。另外，本实施例的只读存储器112M是用来存储程序代码112C，而微处理器112则用来执行程序代码112C以控制对非挥发性内存120的存取。请注意，在某些例子中，程序代码112C可被存储于随机存取内存116或任何形式的内存内。此外，控制逻辑电路114中的数据保护电路(未显示)可保护数据及/或进行错误更正，而传输接口电路118可符合特定通讯标准(诸如串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、通用串行总线(Universal Serial Bus,USB)标准、快捷外设互联(PeripheralComponent Interconnect Express,PCIE)标准、嵌入式多媒体记忆卡(embedded MultiMedia Card,eMMC)标准、或通用闪存存储(Universal Flash Storage,UFS)标准)，且可依据该特定通讯标准进行通讯。
于本实施例中，主装置50可通过传送主装置指令(host command)与对应的逻辑地址予内存控制器110来存取记忆装置100。内存控制器110接收该些主装置指令与该些逻辑地址，并将该些主装置指令转译成内存运作指令(可简称为运作指令)，再以该些运作指令控制非挥发性内存120以对非挥发性内存120当中的具有实体地址的记忆单位(memoryunit)(例如数据页(page))进行读取(read)、写入(write)/编程(program)等，其中该些实体地址对应于该些逻辑地址。当内存控制器110对该复数个非挥发性内存组件122-1、122-2、…与122-N中的任一非挥发性内存组件122-n进行抹除(erase)运作时(符号「n」可代表区间[1,N]中的任一整数)，非挥发性内存组件122-n的多个区块中的至少一区块会被抹除，其中该多个区块中的每一区块可包含多个页(诸如数据页)，且存取运作(例如读取或写入)可对一或多个页来进行。II.***保护机制
依据某些实施例，该处理电路诸如微处理器112可依据来自主装置50的复数个主装置指令控制内存控制器110，以容许主装置50通过内存控制器110存取非挥发性内存120。内存控制器110可为主装置50将数据存入非挥发性内存120，因应来自主装置50的主装置指令(例如该复数个主装置指令中的一者)读取已存储的数据，并提供从非挥发性内存120读取的数据给主装置50。为了保护记忆装置100的***信息(例如***表等)，诸如关于非挥发性内存120的内部控制的***信息，内存控制器110可被设计来将该***信息写入非挥发性内存120中的不同位置，其中该***信息可被视为记忆装置100的内部控制信息。例如：该***信息的一部分可关于存取非挥发性内存120的管理，但本发明不限于此。另外，内存控制器110可将该***信息分别写入非挥发性内存120中的两个或更多个位置，其中用于控制将该***信息写入非挥发性内存120中的该两个或更多个位置的某些控制方案可予以应用。因此，该***信息能被保护。
图2绘示一种用来于记忆装置(诸如图1所示的记忆装置100)中进行***备份的方法(以下简称「该方法」)于本发明实施例中的第一控制方案。在非挥发性内存120中的非挥发性内存组件122-1、122-2、…与122-N中的每一者(诸如前述的非挥发性内存组件122-n)可包含复数个实体区块，并且该些实体区块中的每一者可包含复数个实体页。在该处理电路诸如微处理器112的控制下，内存控制器可将全局逻辑对实体地址映像表(globallogic-to-physical(L2P)address mapping table，可简称为「全局L2P地址映像表」)存储于非挥发性内存120中，并依据非挥发性内存120的使用来维护(maintain)(例如：改变及/或更新)该全局L2P地址映像表。该全局L2P地址映像表可包含复数个区域的逻辑对实体地址映像表(local L2P address mapping table，可简称为「区域L2P地址映像表」)，其中区域L2P地址映像表可包含多组逻辑对实体地址映像信息(L2P address mappinginformation，可简称为「L2P信息」)，而该些组L2P信息中的每一组可用来将主装置指令的逻辑地址映像至非挥发性内存120的实体地址。此外，内存控制器110可将记忆装置100的该***信息存入非挥发性内存120，以供存取非挥发性内存120的管理。该***信息的例子可包含(但不限于)：针对非挥发性内存120的整体管理的***表，以及针对该全局L2P地址映像表的管理的至少一次要表(secondary table)(例如：一或多个次要表)。上述的至少一次要表可作为该***信息中的关于存取非挥发性内存120的管理的部分的一个例子。依据本实施例，非挥发性内存120中的该些非挥发性内存组件可被区分为多个芯片启动群组(chip-enable group,可简称为「CE群组」)诸如四个CE群组(分别标示为「CE 0」、「CE 1」、「CE 2」、与「CE 3」)。例如：可有分别对应于该四个CE群组的四个非挥发性内存组件，且该些非挥发性内存组件中的每一者可包含分别对应于多个平面(plane)(诸如分别标示为「平面0」与「平面1」的两个平面)的实体区块，但本发明不限于此。
如图2所示，内存控制器110可将该***信息写入非挥发性内存120的至少一超级区块(super-block)(例如：一或多个超级区块)，诸如超级区块SB(0)，其中前述的至少一超级区块的每一者可包含非挥发性内存120的多个实体区块，诸如分别对应于该些CE群组的某些实体区块。该***信息可被写成复数个***页，诸如***页XP(0)、XP(1)、XP(2)、XP(3)、XP(4)、XP(5)、XP(6)、XP(7)等。例如：该***表可包含两页信息。内存控制器110可在CE群组「CE 0」中的该些平面「平面0」与「平面1」的该些实体区块中将该两页信息写成***页XP(400)与XP(401)，并可在CE群组「CE 1」中的该些平面「平面0」与「平面1」的该些实体区块中将和前述相同的两页信息写成***页XP(400)与XP(401)。内存控制器110可在需要时将该***信息中的信息的其他部分(例如：该次要表等)写入前述的至少一超级区块两次。于是，该***信息(例如：该***表、该次要表等)能被保护。
依据某些实施例，平面的数量、CE群组的数量、及/或非挥发性内存组件的数量可予以变化。
图3绘示该方法于本发明实施例中的第二控制方案。相较于图2所示的实施例，内存控制器110可将该***信息(例如：该***表、该次要表等)写入前述的至少一超级区块两次。例如：内存控制器110可在超级区块SB(0)中将该***信息写成超级区块SB(0)中的***页XP(0)、XP(1)、XP(2)、XP(3)、XP(4)、XP(5)、XP(6)、XP(7)、…、XP(400)、XP(401)、XP(402)、XP(403)等，并可在另一超级区块诸如超级区块SB(10)中将相同的***信息写成超级区块SB(10)中的***页XP(0)、XP(1)、XP(2)、XP(3)、XP(4)、XP(5)、XP(6)、XP(7)、…、XP(400)、XP(401)、XP(402)、XP(403)等。于是，该***信息(例如：该***表、该次要表等)能被保护。
图4绘示该方法于本发明实施例中的第三控制方案。相较于图2所示的实施例，内存控制器110可将该***信息(例如：该***表、该次要表等)同时写入分别对应于不同通道(例如：通道CH(0)与CH(1))的CE群组，例如以并行的处理方式，其中超级区块可被区分为多个虚拟超级区块(pseudo-super-block)(例如：分别对应于通道CH(0)与CH(1)的虚拟超级区块PSB(0)与PSB(1))。例如：内存控制器110可在通道CH(0)上的虚拟超级区块PSB(0)中将该***信息写成虚拟超级区块PSB(0)中的***页XP(0)、XP(1)、XP(2)、XP(3)、XP(4)、XP(5)、XP(6)、XP(7)等，并在通道CH(1)上的虚拟超级区块PSB(1)中将相同的***信息写成虚拟超级区块PSB(1)中的***页XP(0)、XP(1)、XP(2)、XP(3)、XP(4)、XP(5)、XP(6)、XP(7)等。于是，该***信息(例如：该***表、该次要表等)能被保护。
图5绘示该方法于本发明实施例中的第四控制方案。
在步骤410中，内存控制器110可将该***信息的一部分写入第一超级区块(例如：超级区块SB(0))，并将该***信息的相同部分写入第二超级区块(例如：超级区块SB(10))。
在步骤412中，内存控制器可检查该第一超级区块以及该第二超级区块中的至少一者(例如：一或两者)是否已被写满了。例如：由于内存控制器110将相同的信息写入这两个超级区块中的每一者，内存控制器110可检查这两个超级区块中的任一者是否已被写满了信息。当前述的该第一超级区块以及该第二超级区块中的至少一者已被写满了，进入步骤414；否则，进入步骤410，内存控制器110即可继续写入。
在步骤414中，内存控制器110可检查将该***信息写入非挥发性内存120的运作是否成功。例如：由于内存控制器110将相同的信息写入该两个超级区块中的每一者，内存控制器可检查该***信息是否已被正确地写入该两个超级区块中的任一者。当将该***信息写入非挥发性内存120的运作是成功的(例如：该***信息已被正确地写入该两个超级区块中的任一者)，进入步骤416；否则，进入步骤418。
在步骤416中，内存控制器110可将该第一超级区块以及该第二超级区块中的冗余超级区块(redundant super-block)的链接信息从记忆装置100的某(些)管理表移除，其中该冗余超级区块的该链接信息是否存在可指出该冗余超级区块是否被使用。依据本实施例，内存控制器110可移除(或删除)该链接信息以指出该冗余超级区块变成非使用的(non-used)(例如：该冗余超级区块中的全部数据成为无效的)，以容许该冗余超级区块于垃圾收集程序中被抹除。例如：该***信息已被正确地写入该第一超级区块，而不论该***信息是否被正确地写入该第二超级区块，该第二超级区块可被视为该冗余超级区块。在此状况下，内存控制器110可将该第二超级区块的该链接信息从该(些)管理表移除。又例如：该***信息已被正确地写入该第二超级区块，而不论该***信息是否被正确地写入该第一超级区块，该第一超级区块可被视为该冗余超级区块。在此状况下，内存控制器110可将该第一超级区块的该链接信息从该(些)管理表移除。由于移除了该冗余超级区块的该链接信息，内存控制器110可于该垃圾收集程序中抹除该冗余超级区块，以节省非挥发性内存120的存储空间。
在步骤418中，内存控制器可在需要时进行恢复程序的一或多个运作以恢复该***信息。
图6绘示该方法于本发明实施例中的实体区块排列方案。例如：在CE群组中的该些非挥发性内存组件中的每一者可包含分别对应于该些平面(诸如分别标示为「平面0」与「平面1」的两个平面)的该些实体区块，其中该些平面中的一者可包含一部分的实体区块(诸如分别标示为「FB 0」、「FB 2」等的实体区块)，并且该些平面中的另一者可包含另一部分的实体区块(诸如分别标示为「FB 1」、「FB 3」等的实体区块)，但本发明不限于此。
依据某些实施例(例如：图4所示的实施例)，虚拟超级区块(诸如于通道CH(0)上的虚拟超级区块PSB(0))可包含于通道CH(0)上的第一列实体区块(诸如于通道CH(0)上的分别标示为「FB 0」与「FB 1」的实体区块)，以及对应的虚拟超级区块(诸如于通道CH(1)上的虚拟超级区块PSB(1))可包含于通道CH(1)上的第一列实体区块(诸如于通道CH(1)上的分别标示为「FB 0」与「FB 1」的实体区块)；于通道CH(0)上的下一个虚拟超级区块可包含于通道CH(0)上的第二列实体区块(诸如于通道CH(0)上的分别标示为「FB 2」与「FB 3」的实体区块)，以及于通道CH(1)上的下一个虚拟超级区块可包含于通道CH(1)上的第二列实体区块(诸如于通道CH(1)上的分别标示为「FB 2」与「FB 3」的实体区块)；依此类推。
依据某些实施例(例如：第1、2、与4图分别所示实施例中的任一者)，超级区块(诸如超级区块SB(0))可包含该第一列实体区块(诸如分别标示为「FB 0」与「FB 1」的实体区块)，下一个超级区块可包含该第二列实体区块(诸如分别标示为「FB 2」与「FB 3」的实体区块)，依此类推，其中不需要实施通道CH(0)、CH(1)等，但本发明不限于此。
图7绘示该方法于本发明另一实施例中的一实体区块排列方案。相较于图6所示的实施例，本实施例中不需要实施通道CH(0)、CH(1)等。为简明起见，本实施例与前述实施例相仿的内容在此不重复赘述。
图8绘示该方法于本发明实施例中的工作流程。该方法能应用于电子装置10，且能应用于记忆装置100及其内存控制器110。例如：在该处理电路(诸如微处理器112)的控制下，内存控制器110可依据该方法控制记忆装置100的运作，尤可依据该方法的至少一控制方案(例如：一或多个控制方案)，诸如图2-5所示控制方案中的任一者。
在步骤S10中，内存控制器110可将记忆装置100的该***信息写入非挥发性内存120中的复数个位置以使得该***信息分别被存储于该复数个位置中的第一位置以及第二位置，其中该***信息是记忆装置100的内部控制信息，且存储于该第二位置的该***信息等同于存储于该第一位置的该***信息。
在步骤S20中，在记忆装置100开机的期间，内存控制器110可开始读取存储于该第一位置的该***信息，以供进行记忆装置100的内部控制。例如：该内部控制可包含非挥发性内存120的初始化(initialization)、存取非挥发性内存120的管理等，但本发明不限于此。
在步骤S22中，内存控制器110可检查存储于该第一位置的该***信息是否为可使用的。当存储于该第一位置的该***信息是可使用的，进入步骤S24；否则(例如：存储于该第一位置的该***信息可能毁损或消失，因而变得无法使用)，进入步骤S26。
在步骤S24中，内存控制器110可控制记忆装置100依据从该第一位置所读取的该***信息来运作。
在步骤S26中，内存控制器110可读取存储于该第二位置的该***信息，以供进行记忆装置100的内部控制。例如：该内部控制可包含非挥发性内存120的初始化、存取非挥发性内存120的管理等，但本发明不限于此。
在步骤S28中，内存控制器110可控制记忆装置100依据从该第二位置所读取的该***信息来运作。
依据本实施例，在步骤S10中所述的该***信息可包含前述的针对非挥发性内存120的整体管理的***表，故该***表可分别被存储于该第一位置以及该第二位置。例如：该***信息可另包含前述的针对该全局L2P地址映像表的管理的至少一次要表(secondarytable)。在某些状况下，存储于该第一位置的该***信息可能毁损或消失。在记忆装置100开机的期间，当存储于该第一位置的该***信息无法使用，内存控制器110可读取存储于该第二位置的该***信息以控制记忆装置100依据从该第二位置读取的该***信息来运作。
依据某些实施例(例如：图2所示的实施例)，该第一位置以及该第二位置可分别对应于该复数个非挥发性内存组件122-1、122-2、…与122-N中的第一非挥发性内存组件以及第二非挥发性内存组件。另外，超级区块(例如：图2所示的超级区块SB(0))可包含该第一非挥发性内存组件的一组实体区块以及该第二非挥发性内存组件的一组实体区块，且该第一位置以及该第二位置分别对应于该第一非挥发性内存组件的该组实体区块以及该第二非挥发性内存组件的该组实体区块。例如：该第一非挥发性内存组件的该组实体区块可包含对应于图2中的CE群组「CE 0」的该非挥发性内存组件的某些实体区块(例如：在图6-7所示实体区块排列方案中的一方案中的CE群组「CE 0」中的实体区块「FB 0」与「FB 1」)，并且该第二非挥发性内存组件的该组实体区块可包含对应于图2中的CE群组「CE 1」的该非挥发性内存组件的某些实体区块(例如：在图6-7所示实体区块排列方案中的该方案中的CE群组「CE 1」中的实体区块「FB 0」与「FB 1」)。另外，基于写入该超级区块的实体区块的预定顺序，内存控制器110可将该***信息的至少一部分(例如：一部分或全部)写入该第一非挥发性内存组件的该组实体区块，并接着(例如：当从CE群组「CE 0」切换至CE群组「CE 1」)将该***信息的前述的至少一部分写入该第二非挥发性内存组件的该组实体区块，其中该前述的至少一部分可包含该***表，但本发明不限于此。
依据某些实施例(例如：图3与图5分别所示实施例)，该第一位置以及该第二位置可分别对应于包含该复数个非挥发性内存组件122-1、122-2、…与122-N的多组第一实体区块的第一超级区块(例如：图3所示的超级区块SB(0))以及包含该复数个非挥发性内存组件122-1、122-2、…与122-N的多组第二实体区块的第二超级区块(例如：图3所示的超级区块SB(10))。例如：该些组第一实体区块(诸如图3所示的超级区块SB(0)的实体区块)可包含分别对应于图3中的CE群组「CE 0」、「CE 1」、「CE 2」与「CE 3」的该些非挥发性内存组件的某些实体区块(例如：在图6-7所示实体区块排列方案中的一方案中的CE群组「CE 0」、「CE 1」、「CE 2」与「CE 3」中的第一列实体区块「FB 0」与「FB 1」)，并且该些组第二实体区块(诸如图3所示的超级区块SB(10)的实体区块)可包含分别对应于图3中的CE群组「CE 0」、「CE 1」、「CE2」与「CE 3」的该些非挥发性内存组件的某些后续实体区块(例如：在图6-7所示实体区块排列方案中的该方案中的CE群组「CE 0」、「CE 1」、「CE 2」与「CE 3」中的第一列实体区块「FB0」与「FB 1」的下方的后续列的实体区块)。针对图3所示的控制方案，内存控制器110可将该***信息写入该些组第一实体区块，并接着将该***信息写入该些组第二实体区块，例如：基于写入非挥发性内存120中的多个超级区块(其包含该第一超级区块以及该第二超级区块)中的每一者的实体区块的预定顺序，但本发明不限于此。针对图5所示的控制方案，该***信息可包含第一局部(partial)***信息、第二局部***信息等。内存控制器110可将该第一局部***信息写入该些组第一实体区块中的第一部分实体区块，并接着将该第一局部***信息写入该些组第二实体区块中的第一部分实体区块；且内存控制器110可将该第二局部***信息写入该些组第一实体区块中的第二部分实体区块，并接着将该第二局部***信息写入该些组第二实体区块中的第二部分实体区块。内存控制器110可进行相仿的运作以将该***信息的子集合分别写入该第一超级区块(例如：超级区块SB(0))以及该第二超级区块(例如：超级区块SB(10))，直到该第一超级区块以及该第二超级区块中的至少一者(一或两者)已被写满了，但本发明不限于此。例如：当该第一超级区块保持在一开放状态(例如：尚未有区块尾端(end-of-block,简称为「EOB」)信息被写入该第一超级区块)，内存控制器110可进行这些运作以产生从该第一超级区块至该第二超级区块的完整映像。当该第一超级区块已被写满了，内存控制器110可将EOB信息写入该第一超级区块来关闭它。由于该***信息的相同的子集合已被写入该第二超级区块，该第二超级区块已被写满了，而内存控制器110可选择性地(selectively)将EOB数据写入该第二超级区块来关闭它。内存控制器110可进行该第一超级区块以及该第二超级区块中的每一者的写满检查(fullcheck)。例如：当该第一超级区块以及该第二超级区块中的一者已被写满了且将该***信息写入非挥发性内存120(尤指该第一超级区块以及该第二超级区块中的该者)的运作是成功的，内存控制器110可将前述的冗余超级区块(例如：该第一超级区块以及该第二超级区块中的另一者)的该链接信息从记忆装置100的管理表(诸如用来管理该超级区块的管理表)移除，但本发明不限于此。依据某些实施例，当在该第一超级区块以及该第二超级区块中的至少一者发现错误，内存控制器110可进入恢复程序，以更正该错误、从该第一超级区块以及该第二超级区块收集正确信息、及/或使得正确的信息被写入相同的超级区块(例如：该第一超级区块以及该第二超级区块中的一者，或另一超级区块)。
依据某些实施例(例如图4所示的实施例)，该复数个非挥发性内存组件包含于第一通道(例如：通道CH(0))上的第一组非挥发性内存组件以及于第二通道(例如：通道CH(1))上的第二组非挥发性内存组件，且该第一位置以及该第二位置可分别对应于包含于该第一通道上的该第一组非挥发性内存组件的多组第一实体区块的第一虚拟超级区块(例如：虚拟超级区块PSB(0))以及包含于该第二通道上的该第二组非挥发性内存组件的多组第二实体区块的第二虚拟超级区块(例如：虚拟超级区块PSB(1))。例如：该些组第一实体区块(诸如图4所示的虚拟超级区块PSB(0)的实体区块)可包含分别对应于图4所示的于通道CH(0)上的CE群组「CE 0」与「CE 1」的该些非挥发性内存组件的某些实体区块(例如：在图6所示的于通道CH(0)上的CE群组「CE 0」与「CE 1」中的实体区块「FB 0」与「FB 1」)，并且该些组第二实体区块(诸如图4所示的虚拟超级区块PSB(1)的实体区块)可包含分别对应于图4所示的于通道CH(1)上的CE群组「CE 2」与「CE 3」的该些非挥发性内存组件的某些实体区块(例如：在图6所示的于通道CH(1)上的CE群组「CE 2」与「CE 3」中的实体区块「FB 0」与「FB1」)。另外，内存控制器110可将该***信息写入于该第一通道上的该些组第一实体区块，并将该***信息写入于该第二通道上的该些组第二实体区块(例如：并行地)，但本发明不限于此。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种用来于记忆装置中进行***备份的方法，该记忆装置包含非挥发性内存，该非挥发性内存包含至少一非挥发性内存组件，该方法包含：
将该记忆装置的***信息写入该非挥发性内存中的复数个位置以使得该***信息分别被存储于该复数个位置中的第一位置以及第二位置，其中该***信息是该记忆装置的内部控制信息，且存储于该第二位置的该***信息等同于存储于该第一位置的该***信息；以及
当存储于该第一位置的该***信息无法使用，读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
2.如权利要求1所述的方法，其特征在于，该***信息包含针对该非挥发性内存的整体管理的***表。
3.如权利要求2所述的方法，其特征在于，除了该非挥发性内存，该记忆装置包含内存控制器；该内存控制器将全局逻辑对实体地址映像表存储于该非挥发性内存中，并依据该非挥发性内存的使用维护该全局逻辑对实体地址映像表；以及该***信息另包含针对该全局逻辑对实体地址映像表的管理的至少一次要表。
4.如权利要求1所述的方法，其特征在于，读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作的步骤另包含：
在该记忆装置开机的期间，当存储于该第一位置的该***信息无法使用，读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
5.如权利要求1所述的方法，其特征在于，该至少一非挥发性内存组件包含复数个非挥发性内存组件，且该第一位置以及该第二位置分别对应于该复数个非挥发性内存组件中的第一非挥发性内存组件以及第二非挥发性内存组件。
6.如权利要求5所述的方法，其特征在于，超级区块包含该第一非挥发性内存组件的一组实体区块以及该第二非挥发性内存组件的一组实体区块，且该第一位置以及该第二位置分别对应于该第一非挥发性内存组件的该组实体区块以及该第二非挥发性内存组件的该组实体区块；以及将该记忆装置的该***信息写入该非挥发性内存中的该复数个位置以使得该***信息分别被存储于该复数个位置中的该第一位置以及该第二位置的步骤另包含：
将该***信息的至少一部分写入该第一非挥发性内存组件的该组实体区块，并且接着将该***信息的该至少一部分写入该第二非挥发性内存组件的该组实体区块。
7.如权利要求1所述的方法，其特征在于，该至少一非挥发性内存组件包含复数个非挥发性内存组件，且该第一位置以及该第二位置分别对应于包含该复数个非挥发性内存组件的多组第一实体区块的第一超级区块以及包含该复数个非挥发性内存组件的多组第二实体区块的第二超级区块。
8.如权利要求7所述的方法，其特征在于，将该记忆装置的该***信息写入该非挥发性内存中的该复数个位置以使得该***信息分别被存储于该复数个位置中的该第一位置以及该第二位置的步骤另包含：
将该***信息写入该些组第一实体区块，并且接着将该***信息写入该些组第二实体区块。
9.如权利要求7所述的方法，其特征在于，该***信息包含第一局部***信息以及第二局部***信息；以及将该记忆装置的该***信息写入该非挥发性内存中的该复数个位置以使得该***信息分别被存储于该复数个位置中的该第一位置以及该第二位置的步骤另包含：
将该第一局部***信息写入该些组第一实体区块中的第一部分实体区块，并且接着将该第一局部***信息写入该些组第二实体区块中的第一部分实体区块；以及
将该第二局部***信息写入该些组第一实体区块中的第二部分实体区块，并且接着将该第二局部***信息写入该些组第二实体区块中的第二部分实体区块。
10.如权利要求9项所述的方法，另包含：
当该第一超级区块以及该第二超级区块中的至少一者已被写满了且将该***信息写入该非挥发性内存的运作是成功的，将该第一超级区块以及该第二超级区块中的一冗余超级区块的链接信息从该记忆装置的管理表移除。
11.如权利要求1所述的方法，其特征在于，该至少一非挥发性内存组件包含复数个非挥发性内存组件，该复数个非挥发性内存组件包含于第一通道上的第一组非挥发性内存组件以及于第二通道上的第二组非挥发性内存组件，且该第一位置以及该第二位置分别对应于包含于该第一通道上的该第一组非挥发性内存组件的多组第一实体区块的第一虚拟超级区块以及包含于该第二通道上的该第二组非挥发性内存组件的多组第二实体区块的第二虚拟超级区块。
12.如权利要求11所述的方法，其特征在于，将该记忆装置的该***信息写入该非挥发性内存中的该复数个位置以使得该***信息分别被存储于该复数个位置中的该第一位置以及该第二位置的步骤另包含：
将该***信息写入于该第一通道上的该些组第一实体区块；以及
将该***信息写入于该第二通道上的该些组第二实体区块。
13.如权利要求12所述的方法，其特征在于，该***信息是并行地被写入于该第一通道上的该些组第一实体区块以及被写入于该第二通道上的该些组第二实体区块。
14.如权利要求1所述的方法，其特征在于，该***信息的一部分是关于存取该非挥发性内存的管理。
15.一种记忆装置，包含：
非挥发性内存，用来存储信息，其中该非挥发性内存包含至少一非挥发性内存组件；以及
控制器，耦接至该非挥发性内存，用来控制该记忆装置的运作，其中该控制器包含：
处理电路，用来依据来自主装置的复数个主装置指令控制该控制器，以容许该主装置通过该控制器存取该非挥发性内存，其中：
该控制器将该记忆装置的***信息写入该非挥发性内存中的复数个位置以使得该***信息分别被存储于该复数个位置中的第一位置以及第二位置，其中该***信息是该记忆装置的内部控制信息，且存储于该第二位置的该***信息等同于存储于该第一位置的该***信息；以及
当存储于该第一位置的该***信息无法使用，该控制器读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
16.如权利要求15所述的记忆装置，其特征在于，在该记忆装置开机的期间，当存储于该第一位置的该***信息无法使用，该控制器读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
17.一种电子装置，其包含如权利要求15所述的记忆装置，且另包含：
该主装置，耦接至该记忆装置，其中该主装置包含：
至少一处理器，用来控制该主装置的运作；以及
电源供应电路，耦接至该至少一处理器，用来提供电源给该至少一处理器以及该记忆装置；
其中该记忆装置提供存储空间给该主装置。
18.一种记忆装置的控制器，该记忆装置包含该控制器以及非挥发性内存，该非挥发性内存包含至少一非挥发性内存组件，该控制器包含：
处理电路，用来依据来自主装置的复数个主装置指令控制该控制器，以容许该主装置通过该控制器存取该非挥发性内存，其中：
该控制器将该记忆装置的***信息写入该非挥发性内存中的复数个位置以使得该***信息分别被存储于该复数个位置中的第一位置以及第二位置，其中该***信息是该记忆装置的内部控制信息，且存储于该第二位置的该***信息等同于存储于该第一位置的该***信息；以及
当存储于该第一位置的该***信息无法使用，该控制器读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
19.如权利要求18所述的控制器，其特征在于，在该记忆装置开机的期间，当存储于该第一位置的该***信息无法使用，该控制器读取存储于该第二位置的该***信息以控制该记忆装置依据从该第二位置读取的该***信息运作。
20.如权利要求18所述的控制器，其特征在于，该***信息的一部分是关于存取该非挥发性内存的管理。
CN201810728891.0A 2017-11-21 2018-07-05 进行***备份的方法、记忆装置及控制器、及电子装置 Pending CN109815158A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589523P 2017-11-21 2017-11-21
US62/589,523 2017-11-21
US15/948,997 US20190155507A1 (en) 2017-11-21 2018-04-09 Method for performing system backup in a memory device, associated memory device and controller thereof, and associated electronic device
US15/948,997 2018-04-09

Publications (1)

Publication Number Publication Date
CN109815158A true CN109815158A (zh) 2019-05-28

Family

ID=66532374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810728891.0A Pending CN109815158A (zh) 2017-11-21 2018-07-05 进行***备份的方法、记忆装置及控制器、及电子装置

Country Status (3)

Country Link
US (1) US20190155507A1 (zh)
CN (1) CN109815158A (zh)
TW (1) TWI693520B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467701A (zh) * 2020-03-31 2021-10-01 启碁科技股份有限公司 存储器设备和设备信息维护方法
TWI730714B (zh) * 2020-04-10 2021-06-11 啓碁科技股份有限公司 記憶體設備和設備信息維護方法
TWI738451B (zh) * 2020-08-05 2021-09-01 宇瞻科技股份有限公司 資料備份方法及儲存裝置
US11966605B2 (en) * 2022-03-09 2024-04-23 Kioxia Corporation Superblock-based write management in non-volatile memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110022813A1 (en) * 2007-11-28 2011-01-27 Kyoto Software Research, Inc. Data storage system and data storage program
US8769190B1 (en) * 2010-09-15 2014-07-01 Western Digital Technologies, Inc. System and method for reducing contentions in solid-state memory access
CN104346292A (zh) * 2013-08-05 2015-02-11 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
US20150378642A1 (en) * 2013-03-15 2015-12-31 Seagate Technology Llc File system back-up for multiple storage medium device
CN106775436A (zh) * 2015-11-24 2017-05-31 群联电子股份有限公司 数据存取方法、存储器控制电路单元与存储器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US8230255B2 (en) * 2009-12-15 2012-07-24 International Business Machines Corporation Blocking write acces to memory modules of a solid state drive

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110022813A1 (en) * 2007-11-28 2011-01-27 Kyoto Software Research, Inc. Data storage system and data storage program
US8769190B1 (en) * 2010-09-15 2014-07-01 Western Digital Technologies, Inc. System and method for reducing contentions in solid-state memory access
US20150378642A1 (en) * 2013-03-15 2015-12-31 Seagate Technology Llc File system back-up for multiple storage medium device
CN104346292A (zh) * 2013-08-05 2015-02-11 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
CN106775436A (zh) * 2015-11-24 2017-05-31 群联电子股份有限公司 数据存取方法、存储器控制电路单元与存储器

Also Published As

Publication number Publication date
TW201926049A (zh) 2019-07-01
US20190155507A1 (en) 2019-05-23
TWI693520B (zh) 2020-05-11

Similar Documents

Publication Publication Date Title
TWI643066B (zh) 用來於一記憶裝置中重新使用關於垃圾收集的一目的地區塊之方法、記憶裝置及其控制器以及電子裝置
US11768632B2 (en) Memory system and method of controlling nonvolatile memory
US7937523B2 (en) Memory system with nonvolatile semiconductor memory
CN102298555B (zh) 基于nand技术的模块化闪存管理***
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
CN109857336A (zh) 进行存取管理的方法、记忆装置及其控制器、电子装置
US20130151892A1 (en) Data storing method for solid state drive to preserve data integrity after power failure
CN110083546B (zh) 记忆装置中进行写入管理的方法、记忆装置和其控制器
US20150134887A1 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN109815158A (zh) 进行***备份的方法、记忆装置及控制器、及电子装置
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US9141530B2 (en) Data writing method, memory controller and memory storage device
US8694748B2 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US20080126683A1 (en) Memory system
US8074128B2 (en) Block management and replacement method, flash memory storage system and controller using the same
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
CN101625897A (zh) 用于快闪存储器的数据写入方法、储存***与控制器
CN103389881A (zh) 控制装置、存储装置以及数据写入方法
CN102890655A (zh) 存储器储存装置、其存储器控制器与有效数据识别方法
CN111984462B (zh) 无预警断电复原管理方法、记忆装置、控制器及电子装置
CN112988069B (zh) 存储器管理方法、存储器存储装置及存储器控制器
JP2007323159A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
CN103176910A (zh) 用于非易失性存储器的数据合并方法、控制器与储存装置
CN110308936A (zh) 进行初始化的方法、记忆装置及其控制器以及电子装置
JP4254930B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190528

WD01 Invention patent application deemed withdrawn after publication