CN109814989B - 一种分级优先的统一染色图形处理器warp调度装置 - Google Patents
一种分级优先的统一染色图形处理器warp调度装置 Download PDFInfo
- Publication number
- CN109814989B CN109814989B CN201811518569.1A CN201811518569A CN109814989B CN 109814989 B CN109814989 B CN 109814989B CN 201811518569 A CN201811518569 A CN 201811518569A CN 109814989 B CN109814989 B CN 109814989B
- Authority
- CN
- China
- Prior art keywords
- task
- unit
- warp
- fifo
- tasks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Image Generation (AREA)
Abstract
本发明属于图形处理器设计领域，提供一种分级优先的统一染色图形处理器warp调度装置，包括一个任务FIFO单元、若干个决策器单元、若干个记分板单元；所述任务FIFO单元用于对外部任务下发单元下发的warp任务进行排序，所存储的warp任务按照先进先出规则排序；所述决策器单元用于依据任务FIFO中warp任务的顺序，以及记分板单元中记录的该计算阵列上warp任务是否准备好的信息、任务FIFO单元的新warp任务信息，按照分级优先的策略，在所有准备好的warp中选出一个warp任务；所述记分板单元用于记录外部计算阵列单元的有关信息，包括指令状态信息、功能单元状态信息和寄存器状态信息，并依据计算阵列的的运行情况对有关信息进行更新。
Description
技术领域
本发明属于图形处理器设计领域，涉及一种分级优先的统一染色图形处理器的warp任务调度装置。
背景技术
图形处理器(GPU)是进行图形绘制、图像及视频处理和显示的关键部件，普遍存在于各类需对窗口***、图形界面、游戏场景、图像应用和视频播放等进行加速的***之中。图形处理器技术从出现至今，其发展经历了固定功能流水线阶段、分立染色架构阶段、统一染色架构阶段。统一染色架构是指图形处理器中在相同的染色处理器硬件上通过各自运行顶点染色程序和像素染色程序，达到顶点染色和像素染色的统一。采用统一染色架构的图形处理器称为统一染色图形处理器。
Warp是由待处理的顶点或像素数据、对顶点或像素数据进行加工的顶点或像素染色程序，以及加工后产生的结果数据组成的集合。多warp任务在同一染色处理器上分时执行，能有效缓解单warp任务执行时因访存等长延迟事件导致染色处理器停顿，提升染色处理器硬件的资源利用率，从而较高地提升图形处理器的性能。Warp调度装置是普遍存在于统一染色图形处理器的关键部件，它负责对多个warp任务在同一染色处理器上的执行顺序序列进行安排，也即负责对染色处理器上属于多种类型的多个warp任务的执行进行调度，以便充分利用染色处理器的硬件资源，提升统一染色图形处理器的整体性能。
由于图形处理的特殊性，必须维持先后顶点之间、先后像素之间的顺序性，因此warp 任务在染色处理器上执行时，一个warp任务执行完毕，但其之前的warp任务没有提交的情况下，该warp任务也无法提交。传统的warp调度器，没有针对warp任务的这种先进先出特性进行特殊设计，因而限制了图形处理器性能的发挥。
此外，我国GPU研制能力薄弱，各领域图形加速大量采用国外进口商用芯片。出于国家安全、商业利益等原因，商用GPU的底层资料(如内部微架构、核心设计等)向来不曾公开，导致在使用时商用GPU的功能、性能无法充分发挥，可移植性较差；此外，在军用领域，国外商用GPU在安全性、可靠性、保障性等方面存在隐患，难以满足军事应用的自主保障需求。
上述问题严重制约了我国各种图形加速***的独立研制和自主发展，研制具有自主知识产权的GPU芯片迫在眉睫，而warp调度装置作为统一染色图形处理器的关键部件，其调度策略和机制关乎整个图形处理器的处理能力，对现有技术进行突破已刻不容缓。
发明内容
本发明的目的是：提供一种分级优先的统一染色图形处理器warp调度装置，提高统一染色图形处理器的执行效率。
本发明的技术解决方案是：
一种分级优先的统一染色图形处理器warp调度装置，包括一个任务FIFO单元103、若干个决策器单元101、若干个记分板单元102；
所述任务FIFO单元103用于对外部任务下发单元104下发的warp任务进行排序，所存储的warp任务按照先进先出规则排序；所述决策器单元101用于依据任务FIFO中warp任务的顺序，以及记分板单元102中记录的该计算阵列上warp任务是否准备好的信息、任务FIFO单元103的新warp任务信息，按照分级优先的策略，在所有准备好的warp中选出一个warp任务；所述记分板单元102用于记录外部计算阵列单元106的有关信息，包括指令状态信息、功能单元状态信息和寄存器状态信息，并依据计算阵列的106的运行情况对有关信息进行更新。
所述任务FIFO单元103具有来自外部任务下发单元104的连接130，用于接收外部任务下发单元104下发的warp任务信息，warp任务信息包括warp任务的类型、编号；所述任务 FIFO单元103与所述决策器单元101具有连接134，用于为决策器单元101提供warp任务的顺序状态信息；所述任务FIFO单元103具有到外部任务输出单元105的连接131，用于为外部任务输出单元105提供处于队列头部的warp任务的编号信息；所述记分板单元102具有到所述决策器单元101的连接135，用于为所述决策器单元101提供外部计算阵列单元106 上的warp任务是否具备运行条件的状态信息；所述记分板单元102具有来自外部计算阵列单元106的连接133，用于接收更新指令状态、功能单元状态、寄存器状态所需要的信息；所述决策器单元101具有到外部计算阵列单元106的连接132，用于向计算阵列单元106发送从warp调度的结果，外部计算阵列106依据该结果，运行该warp任务的指令。
所述一种分级优先的统一染色图形处理器warp调度装置的工作流程为：决策器单元101 依据记分板单元102中的信息和任务FIFO单元102通过连接134送来的新到达warp任务信息选出外部本计算阵列单元106中所有具备执行条件的warp；接着决策器单元101依据任务 FIFO单元103中的warp任务顺序，在具备执行条件的warp中选出优先级最高的warp作为胜出的warp任务；决策器单元101判定是否到达调度时机：如果否，则继续判定是否到达调度时机；如果是，则通过到计算阵列单元106的连接132将胜出warp任务的编号发往计算阵列单元106；决策器本次流程结束，然后进行下一***作。
所述的任务FIFO单元103，
按照warp任务的类型分为多个FIFO队列；warp任务进入时依据warp任务的类型进入对应的FIFO队列；各个FIFO队列互相独立，互不影响；某种类型的FIFO队列可采用多种方式实现：物理上单一的FIFO队列或物理上多个FIFO按照某种约定顺序组成逻辑上同属单一的FIFO队列；每种类型的任务FIFO存储的信息均包括warp任务的先后顺序。
所述的任务FIFO单元103，
新warp任务加入到FIFO队列时，任务FIFO单元103负责通过与决策器单元101的连接134向决策器单元101报告该warp任务准备好；任务FIFO单元103负责通过与决策器单元101的连接134获取任务warp是否运行完毕的标识，并在任务FIFO单元103进行记录；根据记录的运行完毕标识，任务FIFO单元103检测到处于队列头的warp任务运行完毕后，任务FIFO单元103通过与任务输出单元105的连接131向任务输出单元105报告队列头warp 任务运行完毕，并将该warp任务从任务FIFO中移除。
所述的决策器单元101，
决策器单元101对于warp任务是否准备好的判定标准为：处于各类型任务FIFO队尾且记分板单元102中该warp任务的运行标识为无效，也即任务FIFO中新到达的warp任务，始终判定为该warp任务准备好；记分板单元102中该warp任务运行标识有效，且不存在数据相关、不存在结构相关、寄存器未被锁定的情况下，判定为该warp任务准备好；
决策器单元101依据任务FIFO中warp任务的先后顺序，为本计算阵列单元106上的warp 任务分配优先级；优先级的设置，包括两类方法：将优先级设置为高、低两个级别，且设置规则为，运算阵列单元106上的warp任务中，任务FIFO单元103中最靠前的1个warp，优先级设置为高，该运算阵列上FIFO中其他warp，优先级设置为低；将优先级设置为多个级别，级别的数量与该运算阵列可容纳的warp任务数量相同，该运算阵列上多个warp的优先级，按照这些warp在任务FIFO中的先后顺序进行设置，最靠近FIFO头部的优先级最高，最靠近FIFO尾部的优先级最低。
本发明的技术效果是：
1、本发明提供的分级优先的统一染色图形处理器warp调度装置，能够实现统一染色图形处理器warp任务的调度；
2、与非分级优先的warp调度装置相比，本发明能够提升染色器阵列的处理性能；
3、本发明中优先级的级别，可依据需要实现成2级或多级，一个优先级级别可以包含一个或多个warp任务；
4、本发明的warp调度装置，具有良好的扩展性；
5、本发明提供了一种分级优先的统一染色图形处理器warp调度装置，可用于自主图形处理器芯片的研制。
附图说明：
图1是分级优先的统一染色图形处理器warp调度装置的总体框图；
图2是任务FIFO单元103队尾的工作流程图；
图3是任务FIFO单元103队头工作流程图；
图4是记分板单元102的工作流程图；
图5是决策器单元101工作流程图。
具体实施方式：
下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
一种分级优先的统一染色图形处理器warp调度装置，包括一个任务FIFO单元103、若干个决策器单元101、若干个记分板单元102；
所述任务FIFO单元103用于对外部任务下发单元104下发的warp任务进行排序，所存储的warp任务按照先进先出规则排序；所述决策器单元101用于依据任务FIFO中warp任务的顺序，以及记分板单元102中记录的该计算阵列上warp任务是否准备好的信息、任务FIFO单元103的新warp任务信息，按照分级优先的策略，在所有准备好的warp中选出一个warp任务；所述记分板单元102用于记录外部计算阵列单元106的有关信息，包括指令状态信息、功能单元状态信息和寄存器状态信息，并依据计算阵列的106的运行情况对有关信息进行更新；
所述任务FIFO单元103具有来自外部任务下发单元104的连接130，用于接收外部任务下发单元104下发的warp任务信息，warp任务信息包括warp任务的类型、编号；所述任务 FIFO单元103具有到所述决策器单元101的连接134，用于为决策器单元101提供warp任务的顺序状态信息；所述任务FIFO单元103具有到外部任务输出单元105的连接131，用于为外部任务输出单元105提供处于队列头部的warp任务的编号信息；所述记分板单元102 具有到所述决策器单元101的连接135，用于为所述决策器单元101提供外部计算阵列单元106上的warp任务是否具备运行条件的状态信息；所述记分板单元102具有来自外部计算阵列单元106的连接133，用于接收更新指令状态、功能单元状态、寄存器状态所需要的信息；所述决策器单元101具有到外部计算阵列单元106的连接132，用于向计算阵列单元106发送从warp调度的结果，外部计算阵列106依据该结果，运行该warp任务的指令；
所述一种分级优先的统一染色图形处理器warp调度装置的工作流程为：决策器单元101 依据记分板单元102中的信息和任务FIFO单元102通过连接134送来的新到达warp任务信息选出外部本计算阵列单元106中所有具备执行条件的warp；接着决策器单元101依据任务 FIFO单元103中的warp任务顺序，在具备执行条件的warp中选出优先级最高的warp作为胜出的warp任务；决策器单元101判定是否到达调度时机：如果否，则继续判定是否到达调度时机；如果是，则通过到计算阵列单元106的连接132将胜出warp任务的编号发往计算阵列单元106；决策器本次流程结束，然后进行下一***作。
2、所述的任务FIFO单元103，
按照warp任务的类型分为多个FIFO队列；warp任务进入时依据warp任务的类型进入对应的FIFO队列；各个FIFO队列互相独立，互不影响；某种类型的FIFO队列可采用多种方式实现：物理上单一的FIFO队列；多个物理上的FIFO按照某种约定顺序组成逻辑上同属单一的FIFO队列；每种类型的任务FIFO存储的信息均包括warp任务的先后顺序。
3、所述的任务FIFO单元103，
新warp任务加入到FIFO队列时，任务FIFO单元103负责通过与决策器单元101的连接134向决策器单元101报告该warp任务准备好；任务FIFO单元103负责通过与决策器单元101的连接134获取任务warp是否运行完毕的标识，并在任务FIFO单元103进行记录；根据记录的运行完毕标识，任务FIFO单元103检测到处于队列头的warp任务运行完毕后，任务FIFO单元103通过与任务输出单元105的连接131向任务输出单元105报告队列头warp 任务运行完毕，并将该warp任务从任务FIFO中移除。
4、所述的决策器单元101，
决策器单元101对于warp任务是否准备好的判定标准为：处于各类型任务FIFO队尾且记分板单元102中该warp任务的运行标识为无效，也即任务FIFO中新到达的warp任务，始终判定为该warp任务准备好；记分板单元102中该warp任务运行标识有效，且不存在数据相关、不存在结构相关、寄存器未被锁定的情况下，判定为该warp任务准备好；
决策器单元101依据任务FIFO中warp任务的先后顺序，为本计算阵列单元106上的warp 任务分配优先级；优先级的设置，包括两类方法：将优先级设置为高、低两个级别，且设置规则为，运算阵列单元106上的warp任务中，任务FIFO单元103中最靠前的1个warp，优先级设置为高，该运算阵列上FIFO中其他warp，优先级设置为低；将优先级设置为多个级别，级别的数量与该运算阵列可容纳的warp任务数量相同，该运算阵列上多个warp的优先级，按照这些warp在任务FIFO中的先后顺序进行设置，最靠近FIFO头部的优先级最高，最靠近FIFO尾部的优先级最低。
5、所述的记分板单元，
包括指令状态信息记录部件、功能单元状态信息记录部件和寄存器状态信息记录部件，依据记录的指令状态、功能单元状态、寄存器状态信息，为决策器单元101提供本计算阵列单元106上的任务warp是否具备执行条件的信息；
记分板单元102还包括warp任务运行状态标记部件，记录计算阵列单元106上各warp 任务是否已开始运行：该标记初始状态均为无效，计算阵列单元106某warp任务开始运行之后，该warp对应的标记置为有效，该warp任务完成之后，该warp对应的标记置为无效。
实施例
参见图1，本发明包含1个任务FIFO单元103、2个决策器单元101、2个记分板单元102。
warp任务分为2种类型，顶点染色warp任务和像素染色warp，均通过任务下发单元104 到任务FIFO单元103的连接130下发。任务FIFO单元103按照任务类型，设置2个FIFO：顶点任务FIFO和像素任务FIFO。
FIFO队尾的工作流程如图3所示：任务下发单元104下发的顶点染色warp任务进入顶点任务FIFO，下发的像素染色warp任务进入像素任务FIFO；新warp任务加入到FIFO队列时，任务FIFO单元103负责通过与决策器单元101的连接134向决策器单元101报告该warp任务准备好。
任务FIFO单元103负责通过与决策器单元101的连接134获取任务warp是否运行完毕的标识，并在任务FIFO单元103进行记录。任务FIFO单元队头的工作流程如图4所示：根据记录的运行完毕标识，任务FIFO单元103检测到处于队列头的warp任务是否运行完毕；若某类型任务FIFO队列头warp运行完毕，任务FIFO单元103通过与任务输出单元105的连接131向任务输出单元105报告队列头warp任务运行完毕，并将该warp任务从任务FIFO 中移除；若某类型任务FIFO队头warp未运行完毕，或将队头的warp任务移除后，均需将该类型任务FIFO中，哪个warp任务处于队头的信息，通过任务FIFO单元103到决策器单元101的连接134告知决策器单元101。
记分板单元102最多可同时记录、更新32个warp任务的信息。对于单个warp任务，记分板单元102的工作流程参见图5。当有新的warp任务到达，记分板单元102初始化该warp对应的记分板信息。当该warp任务运行时，记分板单元102依据计算阵列单元106到记分板单元102的连接133传递的信息，每周期更新记分板单元102中保存的warp任务的指令状态、功能单元状态、寄存器状态信息，并将warp任务的相关信息通过记分板单元102 到决策器单元101的连接135发送给决策器单元101。当该warp任务运行结束，记分板单元102清除记分板中该warp的信息。
决策器单元101的工作流程参见图2。决策器单元101依据记分板单元102送来的warp 信息，从中判定出具备执行条件的warp；决策器单元101依据任务FIFO单元103送来的2 类FIFO的队头的warp编号，将需要决策的所有warp任务的优先级划分为2个优先级，处于顶点/像素任务FIFO的warp为高优先级，其他warp任务为低优先级。决策单元101在具备执行条件的warp中决策时：同优先级级别的多个warp，按照罗宾环的方式选出一个warp；不同优先级级别的多个warp，选择优先级别高的warp。决策器单元101在所有具备条件的 warp中，每4个时钟周期选出一个优先级最高的warp，通过到计算阵列单元106的连接132，告知计算阵列单元106运行该warp任务的指令。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种分级优先的统一染色图形处理器warp调度装置，其特征在于：包括一个任务FIFO单元(103)、若干个决策器单元(101)、若干个记分板单元(102)；所述任务FIFO单元(103)具有来自外部任务下发单元(104)的连接(130)，所述任务FIFO单元(103)与所述决策器单元(101)具有连接(134)，所述记分板单元(102)具有到所述决策器单元(101)的连接(135)，所述记分板单元(102)具有来自外部计算阵列单元(106)的连接(133)，所述决策器单元(101)具有到外部计算阵列单元(106)的连接(132)，
所述任务FIFO单元(103)用于对外部任务下发单元(104)下发的warp任务进行排序，所存储的warp任务按照先进先出规则排序；所述决策器单元(101)用于依据任务FIFO中warp任务的顺序，以及记分板单元(102)中记录的计算阵列上warp任务是否准备好的信息、任务FIFO单元(103)的新warp任务信息，按照分级优先的策略，在所有准备好的warp中选出一个warp任务；所述记分板单元(102)用于记录外部计算阵列单元(106)的有关信息，包括指令状态信息、功能单元状态信息和寄存器状态信息，并依据外部计算阵列的(106)的运行情况对有关信息进行更新。
2.如权利要求1所述的一种分级优先的统一染色图形处理器warp调度装置，其特征在于：
所述任务FIFO单元(103)用于接收外部任务下发单元(104)下发的warp任务信息，warp任务信息包括warp任务的类型、编号；所述任务FIFO单元(103)用于为决策器单元(101)提供warp任务的顺序状态信息；所述任务FIFO单元(103)具有到外部任务输出单元(105)的连接(131)，用于为外部任务输出单元(105)提供处于队列头部的warp任务的编号信息；所述记分板单元(102)用于为所述决策器单元(101)提供外部计算阵列单元(106)上的warp任务是否具备运行条件的状态信息；所述记分板单元(102)用于接收更新指令状态、功能单元状态、寄存器状态所需要的信息；所述决策器单元(101)用于向外部计算阵列单元(106)发送从warp调度的结果，外部计算阵列单元(106)依据该结果，运行该warp任务的指令。
3.如权利要求1所述的一种分级优先的统一染色图形处理器warp调度装置，其特征在于：
所述一种分级优先的统一染色图形处理器warp调度装置的工作流程为：决策器单元(101)依据记分板单元(102)中的信息和任务FIFO单元(102)通过连接(134)送来的新到达warp任务信息选出外部计算阵列单元(106)中所有具备执行条件的warp；接着决策器单元(101)依据任务FIFO单元(103)中的warp任务顺序，在具备执行条件的warp中选出优先级最高的warp作为胜出的warp任务；决策器单元(101)判定是否到达调度时机：如果否，则继续判定是否到达调度时机；如果是，则通过到外部计算阵列单元(106)的连接(132)将胜出warp任务的编号发往外部计算阵列单元(106)；决策器本次流程结束，然后进行下一***作。
4.如权利要求2所述的一种分级优先的统一染色图形处理器warp调度装置，其特征在于：所述的任务FIFO单元(103)，
按照warp任务的类型分为多个FIFO队列；warp任务进入时依据warp任务的类型进入对应的FIFO队列；各个FIFO队列互相独立，互不影响；某种类型的FIFO队列可采用多种方式实现：物理上单一的FIFO队列或物理上多个FIFO按照某种约定顺序组成逻辑上同属单一的FIFO队列；每种类型的任务FIFO存储的信息均包括warp任务的先后顺序。
5.如权利要求2所述的一种分级优先的统一染色图形处理器warp调度装置，其特征在于：所述的任务FIFO单元(103)，
新warp任务加入到FIFO队列时，任务FIFO单元(103)负责通过与决策器单元(101)的连接(134)向决策器单元(101)报告该warp任务准备好；任务FIFO单元(103)负责通过与决策器单元(101)的连接(134)获取任务warp是否运行完毕的标识，并在任务FIFO单元(103)进行记录；根据记录的运行完毕标识，任务FIFO单元(103)检测到处于队列头的warp任务运行完毕后，任务FIFO单元(103)通过与任务输出单元(105)的连接(131)向任务输出单元(105)报告队列头warp任务运行完毕，并将该warp任务从任务FIFO中移除。
6.如权利要求2所述的一种分级优先的统一染色图形处理器warp调度装置，其特征在于：所述的决策器单元(101)，
决策器单元(101)对于warp任务是否准备好的判定标准为：处于各类型任务FIFO队尾且记分板单元(102)中该warp任务的运行标识为无效，也即任务FIFO中新到达的warp任务，始终判定为该warp任务准备好；记分板单元(102)中该warp任务运行标识有效，且不存在数据相关、不存在结构相关、寄存器未被锁定的情况下，判定为该warp任务准备好；
决策器单元(101)依据任务FIFO中warp任务的先后顺序，为外部计算阵列单元(106)上的warp任务分配优先级；优先级的设置，包括两类方法：将优先级设置为高、低两个级别，且设置规则为，外部计算阵列单元(106)上的warp任务中，任务FIFO单元(103)中最靠前的(1)个warp，优先级设置为高，该运算阵列上FIFO中其他warp，优先级设置为低；将优先级设置为多个级别，级别的数量与该运算阵列可容纳的warp任务数量相同，该运算阵列上多个warp的优先级，按照这些warp在任务FIFO中的先后顺序进行设置，最靠近FIFO头部的优先级最高，最靠近FIFO尾部的优先级最低。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811518569.1A CN109814989B (zh) | 2018-12-12 | 2018-12-12 | 一种分级优先的统一染色图形处理器warp调度装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811518569.1A CN109814989B (zh) | 2018-12-12 | 2018-12-12 | 一种分级优先的统一染色图形处理器warp调度装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109814989A CN109814989A (zh) | 2019-05-28 |
| CN109814989B true CN109814989B (zh) | 2023-02-10 |
Family
ID=66601578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811518569.1A Active CN109814989B (zh) | 2018-12-12 | 2018-12-12 | 一种分级优先的统一染色图形处理器warp调度装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109814989B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114880082B (zh) * | 2022-03-21 | 2024-06-04 | 西安电子科技大学 | 基于采样状态的多线程束warp动态调度***及方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833599A (en) * | 1987-04-20 | 1989-05-23 | Multiflow Computer, Inc. | Hierarchical priority branch handling for parallel execution in a parallel processor |
| EP0360897A1 (de) * | 1988-09-28 | 1990-04-04 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Verfahren und Anordnung zur Behandlung von Unterbrechungsanforderungen und Prozessaufrufen in einem kombinierten Unterbrechungs- und Ablaufsteuersystem für wenigstens zum Teil im Echtzeitbetrieb arbeitende Datenverarbeitungsanlagen |
| US7372857B1 (en) * | 2003-05-28 | 2008-05-13 | Cisco Technology, Inc. | Methods and apparatus for scheduling tasks |
| CN101807159A (zh) * | 2010-03-18 | 2010-08-18 | 西北工业大学 | 一种自适应任务调度方法 |
| CN104699461A (zh) * | 2013-12-10 | 2015-06-10 | Arm有限公司 | 在多线程数据处理装置上对线程调度进行配置 |
| CN106708474A (zh) * | 2016-12-12 | 2017-05-24 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于dimt架构的统一染色阵列记分板实现架构 |
| CN108109104A (zh) * | 2017-12-06 | 2018-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种面向统一染色架构gpu的三级任务调度电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8897292B2 (en) * | 2012-12-31 | 2014-11-25 | Telefonaktiebolaget L M Ericsson (Publ) | Low pass filter for hierarchical pipelined distributed scheduling traffic manager |
-
2018
- 2018-12-12 CN CN201811518569.1A patent/CN109814989B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833599A (en) * | 1987-04-20 | 1989-05-23 | Multiflow Computer, Inc. | Hierarchical priority branch handling for parallel execution in a parallel processor |
| EP0360897A1 (de) * | 1988-09-28 | 1990-04-04 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Verfahren und Anordnung zur Behandlung von Unterbrechungsanforderungen und Prozessaufrufen in einem kombinierten Unterbrechungs- und Ablaufsteuersystem für wenigstens zum Teil im Echtzeitbetrieb arbeitende Datenverarbeitungsanlagen |
| US7372857B1 (en) * | 2003-05-28 | 2008-05-13 | Cisco Technology, Inc. | Methods and apparatus for scheduling tasks |
| CN101807159A (zh) * | 2010-03-18 | 2010-08-18 | 西北工业大学 | 一种自适应任务调度方法 |
| CN104699461A (zh) * | 2013-12-10 | 2015-06-10 | Arm有限公司 | 在多线程数据处理装置上对线程调度进行配置 |
| CN106708474A (zh) * | 2016-12-12 | 2017-05-24 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于dimt架构的统一染色阵列记分板实现架构 |
| CN108109104A (zh) * | 2017-12-06 | 2018-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种面向统一染色架构gpu的三级任务调度电路 |
Non-Patent Citations (2)
| Title |
|---|
| 一种基于MINA框架的数据通信平台设计;杨铁军等;《微计算机信息》;20091125(第33期);全文 * |
| 一种求解资源受限多项目调度问题的分解算法;王军强等;《计算机集成制造***》;20130115(第01期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109814989A (zh) | 2019-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4694595B2 (ja) | スリープキュー管理 | |
| US9886305B2 (en) | Determining the status of plurality of threads by monitoring the execution of folded thread | |
| US9928124B2 (en) | Reverting tightly coupled threads in an over-scheduled system | |
| JP3987384B2 (ja) | 実行キュー管理 | |
| US6633897B1 (en) | Method and system for scheduling threads within a multiprocessor data processing system using an affinity scheduler | |
| US8056083B2 (en) | Dividing a computer job into micro-jobs for execution | |
| US9058417B2 (en) | Thread serialization and disablement tool | |
| CN104199730B (zh) | 一种基于同步i/o复用机制的单线程多任务处理方法 | |
| CN111694675B (zh) | 任务调度方法及装置、存储介质 | |
| CN104094235A (zh) | 多线程计算 | |
| US20200167191A1 (en) | Laxity-aware, dynamic priority variation at a processor | |
| Omar et al. | Comparative analysis of the essential CPU scheduling algorithms | |
| CN109814989B (zh) | 一种分级优先的统一染色图形处理器warp调度装置 | |
| US11113101B2 (en) | Method and apparatus for scheduling arbitration among a plurality of service requestors | |
| CN116795503A (zh) | 任务调度方法、任务调度装置、图形处理器及电子设备 | |
| CN108109104B (zh) | 一种面向统一染色架构gpu的三级任务调度电路 | |
| US11061724B2 (en) | Programmable hardware scheduler for digital processing systems | |
| US10713089B2 (en) | Method and apparatus for load balancing of jobs scheduled for processing | |
| CN109426562B (zh) | 优先级加权轮转调度器 | |
| CN114116015B (zh) | 用于管理硬件命令队列的方法及*** | |
| EP2413240A1 (en) | Computer micro-jobs | |
| CN112114967B (zh) | 一种基于服务优先级的gpu资源预留方法 | |
| CN115269226A (zh) | 一种基于原子消息与共享缓存的多线程多级并行通信方法 | |
| CN116680042A (zh) | 一种图像处理的方法及相关装置和*** | |
| CN115269131A (zh) | 一种任务调度方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |