CN109787192A - 一种降压电路及降压方法 - Google Patents
一种降压电路及降压方法 Download PDFInfo
- Publication number
- CN109787192A CN109787192A CN201910153517.7A CN201910153517A CN109787192A CN 109787192 A CN109787192 A CN 109787192A CN 201910153517 A CN201910153517 A CN 201910153517A CN 109787192 A CN109787192 A CN 109787192A
- Authority
- CN
- China
- Prior art keywords
- clock control
- semiconductor
- oxide
- metal
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009467 reduction Effects 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 117
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 230000015556 catabolic process Effects 0.000 claims abstract description 22
- 230000006837 decompression Effects 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 2
- 230000001771 impaired effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供一种降压电路及降压方法,该降压电路包括第一降压单元、共享单元、第二降压单元,其中,第一降压单元和共享单元串联,且第一降压单元和共享单元之间并联有第一电容;第一降压单元还包括第一时钟控制单元和第一短路侦测单元,共享单元还包括第二时钟控制单元和第二短路侦测单元;第一短路侦测单元与第一时钟控制单元和第二时钟控制单元均电连接,第二短路侦测单元与第一时钟控制单元和所述第二时钟控制单元均电连接;共享单元与第二降压单元并联。本发明利用侦测和反馈网络,侦测和反馈每个MOS管的击穿情况,有效避免被损坏的MOS管对于其他元件的损害,能够有效提高整个***的可靠性。
Description
技术领域
本发明涉及计算机技术领域,特别是涉及一种降压电路及降压方法。
背景技术
随着服务器由12V***向48V***的转变,高压差对于电源模块的MOS管形成巨大的挑战。由于12V***已经发展得很成熟,对于电源工程师来说,要实现12V***向48V***的转变,最可靠的方式是先从48V通过电源模块转化为12V,再应用已经过验证并且发展很成熟的12V***电源模块来实现由12V向更低电压的转化。
然而发明人通过研究发现,应用传统的开关电源设计方式来设计48V向12V的转化,对于MOS管(英文:Metal Oxide Semiconductor,中文:金属氧化物半导体)的VDS电压的要求很高,并且MOS管一旦击穿,无法修复,而且同时被损坏的MOS管以外的其他元件也会因此被损害。因此,在降压电路中如何提高电路的可靠性,是本领域技术人员亟需解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种降压电路及降压方法,用于解决现有技术中降压电路可靠性低的问题。
为实现上述目的及其他相关目的,根据本发明的第一方面,本发明实施例提供一种降压电路,该电路包括第一降压单元、共享单元、第二降压单元,其中:
所述第一降压单元和所述共享单元串联,且所述第一降压单元和所述共享单元之间并联有第一电容;
所述第一降压单元还包括第一时钟控制单元和第一短路侦测单元,所述共享单元还包括第二时钟控制单元和第二短路侦测单元;所述第一短路侦测单元与所述第一时钟控制单元和所述第二时钟控制单元均电连接,所述第二短路侦测单元与所述第一时钟控制单元和所述第二时钟控制单元均电连接;
所述共享单元与所述第二降压单元并联。
可选地,所述第一降压电路包括串联的第一MOS管和第二MOS管,所述第一时钟控制单元包括第一时钟控制模块和第二时钟控制模块,所述第一短路侦测单元包括第一短路侦测模块和第二短路侦测模块,其中:
所述第一MOS管的栅极与所述第一时钟控制模块电连接,所述第一MOS管的源极和漏极之间电连接有所述第一短路侦测模块;
所述第二MOS管的栅极与所述第二时钟控制模块电连接,所述第二MOS管的源极和漏极之间电连接有所述第二短路侦测模块;
所述第一短路侦测模块与所述第二时钟控制模块电连接。
可选地,所述共享单元包括由串联的第三MOS管和第四MOS管组成的串联支路,以及与所述串联支路并联的第二电容,所述第二时钟控制单元包括第三时钟控制模块和第四时钟控制模块,所述第二短路侦测单元包括第三短路侦测模块和第三短路侦测模块,其中:
所述第三MOS管的栅极与所述第三时钟控制模块电连接,所述第三MOS管的源极和漏极之间电连接有所述第三短路侦测模块;
所述第四MOS管的栅极与所述第四时钟控制模块电连接,所述第四MOS管的源极和漏极之间电连接有所述第四短路侦测模块;
所述第三短路侦测模块与所述第二时钟控制模块和第四时钟控制模块均电连接,所述第四短路侦测模块与所述第二时钟控制模块和所述第三时钟控制模块均电连接,所述第二短路侦测模块与所述第四时钟控制模块电连接,所述第一短路侦测模块与所述第二时钟控制模块、所述第三时钟控制模块和所述第四时钟控制模块均电连接。
可选地,所述第二降压电源包括串联的电感和第三电容,其中:
所述电感的不与所述第三电容连接的一端与所述第三MOS管的源极电连接;
或者,
所述电感的不与所述第三电容连接的一端与所述第四MOS管的漏极电连接。
根据本发明的第二方面,本发明实施例还提供一种基于上述实施例所描述的降压电路的降压方法,该方法包括:
当第一短路侦测模块侦测到第一MOS管击穿时,向第二时钟控制模块、第三时钟控制模块以及第四时钟控制模块均发出控制信号,以使第二MOS管、第三MOS管和第四MOS管关闭。
可选地,该方法还包括:
当第二短路侦测模块侦测到第二MOS管击穿时,向第四时钟控制模块发出控制信号,以使第四MOS管关闭。
可选地,该方法还包括:
当第三短路侦测模块侦测到第三MOS管击穿时,向第二时钟控制模块和第四时钟控制模块均发出控制信号,以使第二MOS管和第四MOS管关闭。
可选地,该方法还包括:
当第四短路侦测模块侦测到第四MOS管击穿时,向第二时钟控制模块和第三时钟控制模块均发出控制信号,以使第二MOS管和第三MOS管关闭:
如上所述,本发明实施例提供的一种降压电路及降压方法,具有以下有益效果:该降压电路包括第一降压单元、共享单元、第二降压单元,其中,所述第一降压单元和所述共享单元串联,且所述第一降压单元和所述共享单元之间并联有第一电容;所述第一降压单元还包括第一时钟控制单元和第一短路侦测单元,所述共享单元还包括第二时钟控制单元和第二短路侦测单元;所述第一短路侦测单元与所述第一时钟控制单元和所述第二时钟控制单元均电连接,所述第二短路侦测单元与所述第一时钟控制单元和所述第二时钟控制单元均电连接;所述共享单元与所述第二降压单元并联。本发明利用侦测和反馈网络,侦测和反馈每个MOS管的击穿情况,有效避免被损坏的MOS管对于其他元件的损害,能够有效提高整个***的可靠性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种降压电路的结构示意图;
图2是本发明实施例提供的一种降压方法的流程示意图;
其中,图1的符号表示为:
1-第一降压单元,11-第一短路侦测单元,111-第一短路侦测模块,112-第二短路侦测模块,12-第一时钟控制单元,121-第一时钟控制模块,122-第二时钟控制模块,2-共享单元,21-第二短路侦测单元,211-第三短路侦测模块,212-第四短路侦测模块,22-第二时钟控制单元,221-第三时钟控制模块,222-第四时钟控制模块,3-共享单元。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
请参阅图1至图2。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
参见图1,是本发明实施例提供的一种降压电路的结构示意图,如图1所示,该降压电路包括第一降压单元1、共享单元2、第二降压单元3,其中:
所述第一降压单元1和所述共享单元2串联,且所述第一降压单元1和所述共享单元2之间并联有第一电容C1;
所述第一降压单元1还包括第一时钟控制单元12和第一短路侦测单元11,所述共享单元2还包括第二时钟控制单元22和第二短路侦测单元21;所述第一短路侦测单元11与所述第一时钟控制单元12和所述第二时钟控制单元22均电连接,所述第二短路侦测单元21与所述第一时钟控制单元12和所述第二时钟控制单元22均电连接;
所述共享单元2与所述第二降压单元3并联。
在一示例性实施例中,所述第一降压电路1包括串联的第一MOS管Q1和第二MOS管Q2,第一MOS管Q1的漏极还可以进一步与待降压的电源电连接。所述第一时钟控制单元12包括第一时钟控制模块121和第二时钟控制模块122,所述第一短路侦测单元11包括第一短路侦测模块111和第二短路侦测模块112,其中:
所述第一MOS管Q1的栅极与所述第一时钟控制模块121电连接,所述第一MOS管Q1的源极和漏极之间电连接有所述第一短路侦测模块111,这样,第一短路侦测模块111可以随时侦测第一MOS管Q1是否被击穿短路;
所述第二MOS管Q2的栅极与所述第二时钟控制模块122电连接,所述第二MOS管Q2的源极和漏极之间电连接有所述第二短路侦测模块112,这样,第二短路侦测模块112可以随时侦测第二MOS管Q2是否被击穿短路。
对于共享单元2,该共享单元2可以包括由串联的第三MOS管Q3和第四MOS管Q4组成的串联支路,以及与所述串联支路并联的第二电容C2,所述第二时钟控制单元22包括第三时钟控制模块221和第四时钟控制模块222,所述第二短路侦测单元21包括第三短路侦测模块211和第三短路侦测模块212,其中:
所述第三MOS管Q3的栅极与所述第三时钟控制模块221电连接,所述第三MOS管Q3的源极和漏极之间电连接有所述第三短路侦测模块211;
所述第四MOS管Q4的栅极与所述第四时钟控制模块222电连接,所述第四MOS管Q4的源极和漏极之间电连接有所述第四短路侦测模块212;
所述第三短路侦测模块211与所述第二时钟控制模块122和第四时钟控制模块222均电连接,所述第四短路侦测模块212与所述第二时钟控制模块122和所述第三时钟控制模块221均电连接,所述第二短路侦测模块112与所述第四时钟控制模块222电连接,所述第一短路侦测模块111与所述第二时钟控制模块122、所述第三时钟控制模块221和所述第四时钟控制模块222均电连接。
进一步地,上述第一电容C1的一端可以与第一MOS管Q1的源极或者第二MOS管Q2的漏极电连接,另一端可以与第三MOS管Q3的源极或者第四MOS管Q4的漏极电连接;上述第二电容C2的一端可以与第三MOS管Q3的漏极电连接,另一端可以与第三MOS管Q4的源极电连接并接地。
这样,由上述第一降压单元1和共享单元2可以构成第一级的降压电路,通过配置时钟控制电路以及相应的MOS管及电容的参数,利用第一电容C1的电容安秒平衡原理,可通过时钟控制占空比使TON=TOFF,使得输出电压为输入电压的一半。在一示例性实施例中,当输入电压为48V时,控制输出电压可以为24V,该输出电压可以为第二电容C2两端的电压。
对于第二降压单元3,该第二降压单元可以构成第二级的降压电路,进一步将电压降低。在一示例性实施例中,该第二降压单元3可以包括串联的电感L和第三电容C3;其中,电感L的一端与第三MOS管Q3的源极电连接,或者,电感L的一端与第四MOS管Q4的漏极电连接;电感L的另一端与第三电容C3的一端电连接,第三电容C3的另一端接地。这样,第二降压单元3可以进一步实现降压,从而在第三电容C3两端输出最终电压。在一示例性实施例中,通过第二降压单元3可以进一步将24V电压降为12V电压,满足服务器等应用场景的电压需求。
在具体应用的过程中,当第一MOS管Q1击穿时,第一短路侦测模块111侦测得知第一MOS管Q1短路,进而向第二时钟控制模块122、第三时钟控制模块221和第四时钟控制模块222发送控制信号,通过控制相应的时钟控制模块使第二MOS管Q2、第三MOS管Q3和第四MOS管Q4关闭,防止当第一MOS管Q1一直导通导致第二MOS管Q2、第三MOS管Q3和第四MOS管Q4被48V高压击穿。
当第二短路侦测模块112侦测到第二MOS管Q2击穿时,将控制信号反馈到第四时钟控制模块222,通过控制第四时钟模块222将第四MOS管Q4关闭,防止输出电压24V导致,后端12V输入的元件被损坏。
当第三短路侦测模块211侦测到第三MOS管Q3击穿时,将控制信号反馈到第二时钟控制模块122和第四时钟控制模块222,通过控制第二时钟控制模块122和第四时钟控制模块222,将第二MOS管Q2和第四MOS管Q4关闭,防止当第二MOS管Q2导通时,第一电容C1被短路,当Q4导通时,24V导通到地。
当第四短路侦测模块212侦测到第四MOS管Q4击穿时,将控制信号反馈到第二时钟控制模块122和第三时钟控制模块221,通过控制第二时钟控制模块122和第三时钟控制模块221将第二MOS管Q2和第三MOS管Q3关闭,防止当第二MOS管Q2和第三MOS管Q3导通时,24V导通到地。
由上述实施例的描述可见,本发明实施例提供的一种降压电路,包括第一降压单元、共享单元、第二降压单元,其中,所述第一降压单元和所述共享单元串联,且所述第一降压单元和所述共享单元之间并联有第一电容;所述第一降压单元还包括第一时钟控制单元和第一短路侦测单元,所述共享单元还包括第二时钟控制单元和第二短路侦测单元;所述第一短路侦测单元与所述第一时钟控制单元和所述第二时钟控制单元均电连接,所述第二短路侦测单元与所述第一时钟控制单元和所述第二时钟控制单元均电连接;所述共享单元与所述第二降压单元并联。本发明利用侦测和反馈网络,侦测和反馈每个MOS管的击穿情况,有效避免被损坏的MOS管对于其他元件的损害,能够有效提高整个***的可靠性。
通过以上的方法实施例的描述,所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:只读存储器(ROM)、随机存取存储器(RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
与本发明提供的降压电路实施例相对应,本发明还提供了一种基于上述降压电路的降压方法。
参见图2,是本发明实施例提供的一种降压方法的流程示意图,如图2所示,该方法包括:
步骤S101:当第一短路侦测模块111侦测到第一MOS管Q1击穿时,向第二时钟控制模块122、第三时钟控制模块221以及第四时钟控制模块222均发出控制信号,以使第二MOS管Q2、第三MOS管Q3和第四MOS管Q4关闭;
步骤S102:当第二短路侦测模块112侦测到第二MOS管Q2击穿时,向第四时钟控制模块222发出控制信号,以使第四MOS管Q4关闭;
步骤S103:当第三短路侦测模块211侦测到第三MOS管Q3击穿时,向第二时钟控制模块122和第四时钟控制模块222均发出控制信号,以使第二MOS管Q2和第四MOS管Q4关闭;
步骤S104:当第四短路侦测模块212侦测到第四MOS管Q4击穿时,向第二时钟控制模块122和第三时钟控制模块221均发出控制信号,以使第二MOS管Q2和第三MOS管Q3关闭。
本发明实施例与上述实施例相同之处,可参见上述装置实施例的描述,并且具有相同技术效果,在此不再赘述。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置或***实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的装置及***实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种降压电路,其特征在于,该降压电路包括第一降压单元、共享单元、第二降压单元,其中:
所述第一降压单元和所述共享单元串联,且所述第一降压单元和所述共享单元之间并联有第一电容;
所述第一降压单元还包括第一时钟控制单元和第一短路侦测单元,所述共享单元还包括第二时钟控制单元和第二短路侦测单元;所述第一短路侦测单元与所述第一时钟控制单元和所述第二时钟控制单元均电连接,所述第二短路侦测单元与所述第一时钟控制单元和所述第二时钟控制单元均电连接;
所述共享单元与所述第二降压单元并联。
2.根据权利要求1所述的降压电路,其特征在于,所述第一降压电路包括串联的第一MOS管和第二MOS管,所述第一时钟控制单元包括第一时钟控制模块和第二时钟控制模块,所述第一短路侦测单元包括第一短路侦测模块和第二短路侦测模块,其中:
所述第一MOS管的栅极与所述第一时钟控制模块电连接,所述第一MOS管的源极和漏极之间电连接有所述第一短路侦测模块;
所述第二MOS管的栅极与所述第二时钟控制模块电连接,所述第二MOS管的源极和漏极之间电连接有所述第二短路侦测模块;
所述第一短路侦测模块与所述第二时钟控制模块电连接。
3.根据权利要求2所述的降压电路,其特征在于,所述共享单元包括由串联的第三MOS管和第四MOS管组成的串联支路,以及与所述串联支路并联的第二电容,所述第二时钟控制单元包括第三时钟控制模块和第四时钟控制模块,所述第二短路侦测单元包括第三短路侦测模块和第三短路侦测模块,其中:
所述第三MOS管的栅极与所述第三时钟控制模块电连接,所述第三MOS管的源极和漏极之间电连接有所述第三短路侦测模块;
所述第四MOS管的栅极与所述第四时钟控制模块电连接,所述第四MOS管的源极和漏极之间电连接有所述第四短路侦测模块;
所述第三短路侦测模块与所述第二时钟控制模块和第四时钟控制模块均电连接,所述第四短路侦测模块与所述第二时钟控制模块和所述第三时钟控制模块均电连接,所述第二短路侦测模块与所述第四时钟控制模块电连接,所述第一短路侦测模块与所述第二时钟控制模块、所述第三时钟控制模块和所述第四时钟控制模块均电连接。
4.根据权利要求3所述的降压电路,其特征在于,所述第二降压电源包括串联的电感和第三电容,其中:
所述电感的不与所述第三电容连接的一端与所述第三MOS管的源极电连接;
或者,
所述电感的不与所述第三电容连接的一端与所述第四MOS管的漏极电连接。
5.一种使用如权利要求1-4任一项所述的降压电路的降压方法,其特征在于,包括:
当第一短路侦测模块侦测到第一MOS管击穿时,向第二时钟控制模块、第三时钟控制模块以及第四时钟控制模块均发出控制信号,以使第二MOS管、第三MOS管和第四MOS管关闭。
6.根据权利要求5所述的降压方法,其特征在于,还包括:
当第二短路侦测模块侦测到第二MOS管击穿时,向第四时钟控制模块发出控制信号,以使第四MOS管关闭。
7.根据权利要求5所述的降压方法,其特征在于,还包括:
当第三短路侦测模块侦测到第三MOS管击穿时,向第二时钟控制模块和第四时钟控制模块均发出控制信号,以使第二MOS管和第四MOS管关闭。
8.根据权利要求5所述的降压方法,其特征在于,还包括:
当第四短路侦测模块侦测到第四MOS管击穿时,向第二时钟控制模块和第三时钟控制模块均发出控制信号,以使第二MOS管和第三MOS管关闭。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910153517.7A CN109787192A (zh) | 2019-02-28 | 2019-02-28 | 一种降压电路及降压方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910153517.7A CN109787192A (zh) | 2019-02-28 | 2019-02-28 | 一种降压电路及降压方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109787192A true CN109787192A (zh) | 2019-05-21 |
Family
ID=66487287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910153517.7A Pending CN109787192A (zh) | 2019-02-28 | 2019-02-28 | 一种降压电路及降压方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109787192A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497088A (zh) * | 2011-12-15 | 2012-06-13 | 杭州矽力杰半导体技术有限公司 | 一种mos管的自适应串联电路 |
CN103326569A (zh) * | 2012-03-19 | 2013-09-25 | 鸿富锦精密工业(深圳)有限公司 | 降压式变换电路 |
CN105207480A (zh) * | 2015-09-21 | 2015-12-30 | 西安三馀半导体有限公司 | 一种轻载时低输出纹波的同步降压型dc-dc转换器 |
CN105680839A (zh) * | 2015-12-31 | 2016-06-15 | 深圳青铜剑科技股份有限公司 | 一种i型三电平驱动电路 |
CN109120172A (zh) * | 2017-06-22 | 2019-01-01 | 丰郅(上海)新能源科技有限公司 | 在多电平逆变***中实现将脉动电压衔接成交流电的方法 |
-
2019
- 2019-02-28 CN CN201910153517.7A patent/CN109787192A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497088A (zh) * | 2011-12-15 | 2012-06-13 | 杭州矽力杰半导体技术有限公司 | 一种mos管的自适应串联电路 |
CN103326569A (zh) * | 2012-03-19 | 2013-09-25 | 鸿富锦精密工业(深圳)有限公司 | 降压式变换电路 |
CN105207480A (zh) * | 2015-09-21 | 2015-12-30 | 西安三馀半导体有限公司 | 一种轻载时低输出纹波的同步降压型dc-dc转换器 |
CN105680839A (zh) * | 2015-12-31 | 2016-06-15 | 深圳青铜剑科技股份有限公司 | 一种i型三电平驱动电路 |
CN109120172A (zh) * | 2017-06-22 | 2019-01-01 | 丰郅(上海)新能源科技有限公司 | 在多电平逆变***中实现将脉动电压衔接成交流电的方法 |
Non-Patent Citations (1)
Title |
---|
杨东平: "降栅压技术在MOSFET驱动中的应用", 《电力***及其自动化》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102545582B (zh) | 无桥功率因数校正电路及其控制方法 | |
CN207352398U (zh) | 通用数字输入输出复用电路及输入输出控制装置 | |
CN103531230B (zh) | 一种基于忆阻器的浮地忆容器和忆感器模拟器 | |
CN104753340A (zh) | 可调整输出电压的电荷泵 | |
CN105917546B (zh) | 充电电路和移动终端 | |
CN104505890A (zh) | 一种移动终端 | |
CN106068593A (zh) | 充电电路和移动终端 | |
CN205945143U (zh) | 一种充电电路、***及移动终端 | |
CN104764910A (zh) | 雷击瞬态冲击电流发生器 | |
CN109787192A (zh) | 一种降压电路及降压方法 | |
CN101739053A (zh) | 一种具有主动式返送电流限制电路的电源调节器 | |
CN104714176A (zh) | 降低涌浪电流的电源测试装置及其控制方法 | |
CN105871188A (zh) | 浪涌保护电路及移动终端 | |
CN204376457U (zh) | 一种移动终端 | |
CN104536807B (zh) | 基于fpga的dc/dc实时仿真器及方法 | |
CN102818950A (zh) | 用于雷击浪涌电流测试***的多波形切换模块 | |
CN204564349U (zh) | 一种高压直流除尘***及其脉冲高压电源 | |
WO2023284230A1 (zh) | 多路光伏组件接地故障检测装置及检测方法 | |
CN103715649B (zh) | 一种直流防护电路及网络设备 | |
CN205121309U (zh) | 数控电容装置 | |
CN206364740U (zh) | 采用电阻丝降压的无刷电吹风设备 | |
CN106849041B (zh) | 一种浪涌电流控制模块及其方法 | |
CN206117135U (zh) | 一种10kV电网馈线故障处理物理仿真装置 | |
CN106202636B (zh) | 一种微电网电磁暂态实时仿真的方法及*** | |
CN109149389A (zh) | 接地变自动切换方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190521 |
|
RJ01 | Rejection of invention patent application after publication |