CN109741716B - 数据信号延迟电路和延迟方法以及显示装置 - Google Patents

数据信号延迟电路和延迟方法以及显示装置 Download PDF

Info

Publication number
CN109741716B
CN109741716B CN201910195996.9A CN201910195996A CN109741716B CN 109741716 B CN109741716 B CN 109741716B CN 201910195996 A CN201910195996 A CN 201910195996A CN 109741716 B CN109741716 B CN 109741716B
Authority
CN
China
Prior art keywords
signal
data
circuit
data enable
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910195996.9A
Other languages
English (en)
Other versions
CN109741716A (zh
Inventor
王鸣明
孙伟
陈明
董学
韩文超
刘蕊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910195996.9A priority Critical patent/CN109741716B/zh
Publication of CN109741716A publication Critical patent/CN109741716A/zh
Priority to US16/555,063 priority patent/US10923065B2/en
Application granted granted Critical
Publication of CN109741716B publication Critical patent/CN109741716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供了一种数据信号延迟电路和延迟方法以及显示装置。数据信号延迟电路包括反馈信号生成子电路、补偿信号生成子电路和控制子电路。反馈生成子电路被配置为在来自当前进行扫描的扫描信号线的栅极驱动信号的控制下基于来自第一电平信号端的第一电平信号和来自第二电平信号端的第二电平信号生成反馈信号。补偿信号生成子电路被配置为基于来自第一节点的所述反馈信号和来自数据使能信号线的参考数据使能信号获得针对数据使能信号线的补偿信号。控制子电路被配置为基于来自第二节点的补偿信号来在下一时钟周期中对数据使能信号线的数据使能信号进行延迟。

Description

数据信号延迟电路和延迟方法以及显示装置
技术领域
本公开涉及显示技术领域，具体地涉及一种数据信号延迟电路和延迟方法以及显示装置。
背景技术
显示面板(例如液晶显示器LCD)上的阵列栅极驱动电路(GOA)产生用于驱动像素电路的栅极驱动信号。由于GOA中的输出晶体管从导通到截止需要时间，这导致栅极驱动信号在从有效电平变为无效电平时存在具有一定宽度的脉冲沿。例如，对于采用N型薄膜晶体管(TFT)作为像素晶体管的面板来讲，栅极驱动电路在从高电平变为低电平时会存在下降沿。下降沿的宽度与输出晶体管本身的属性有关。由于该下降沿(即延迟)的存在，可能会导致存储电容漏电，对显示造成影响。
发明内容
本公开提出了一种数据信号延迟电路和延迟方法以及显示装置。
根据本公开的一个方面，提供了一种针对显示面板的数据信号延迟电路，包括反馈信号生成子电路、补偿信号生成子电路和控制子电路。所述反馈信号生成子电路电连接到第一电平信号端、第二电平信号端、所述显示面板的各像素行连接的扫描信号线和第一节点，所述反馈信号生成子电路被配置为在来自当前进行扫描的扫描信号线的栅极驱动信号的控制下基于来自第一电平信号端的第一电平信号和来自第二电平信号端的第二电平信号生成反馈信号，并将所生成的反馈信号传递到所述第一节点。所述补偿信号生成子电路电连接到所述第一节点、数据使能信号线和第二节点，被配置为基于来自所述第一节点的所述反馈信号和来自所述数据使能信号线的参考数据使能信号获得针对所述数据使能信号线的补偿信号，并将所述补偿信号传递到所述第二节点。所述控制子电路电连接到所述第二节点和所述数据使能信号线，被配置为基于来自所述第二节点的所述补偿信号来在下一时钟周期中对所述数据使能信号线的数据使能信号进行延迟。
在一些实施例中，所述反馈信号生成子电路包括第一晶体管、第二晶体管、第三晶体管和第一电阻。所述第一晶体管的控制极电连接到所述扫描信号线，所述第一晶体管的第一极电连接到所述第一电平信号端，所述第一晶体管的第二极电连接到所述第一电阻的第一端，所述第二晶体管的控制极电连接到所述扫描信号线，所述第二晶体管的第一极电连接到所述第二电平信号端，所述第二晶体管的第二极电连接到所述第一节点，所述第三晶体管的控制极电连接到所述扫描信号线，所述第三晶体管的第一极电连接到所述第二电平信号端，所述第三晶体管的第二极电连接到所述第一节点，所述第一电阻的第二端电连接到所述第一节点。第一晶体管与第二晶体管是相同类型的晶体管，第一晶体管与第三晶体管是不同类型的晶体管，所述第一晶体管和第三晶体管的截止电压是像素电路中的像素晶体管的截止电压，第二晶体管的截止电压为所述像素晶体管完全导通的最小电压，其中，所述像素晶体管用于控制来自数据信号线的数据信号对所述像素电路中的存储电容进行充电。
在一些实施例中，所述补偿信号生成子电路包括异或门和与门。所述异或门的第一输入端电连接到所述第一节点，所述异或门的第二输入端电连接到所述数据使能信号线，所述异或门的输出端电连接到所述与门的第一输入端。所述与门的第二输入端电连接到所述第一节点，所述与门的输出端电连接到所述第二节点。
在一些实施例中，所述控制子电路包括补偿值计数器和相位调节器。所述补偿值计数器被配置为基于所述补偿信号确定补偿值，并将所述补偿值发送到所述相位调节器。所述相位调节器被配置为基于所述补偿值来在下一时钟周期中对所述数据使能信号进行延迟。
在一些实施例中，所述控制子电路还包括标志位生成器，所述标志位生成器被配置为基于所述补偿信号生成表示需要进行延迟的标志位“1”或表示不需要进行延迟的标志位“0”，并且所述控制子电路被配置为在生成标志位“0”时禁用所述补偿值计数器。
在一些实施例中，所述数据信号延迟电路还包括判断子电路，所述判断子电路电连接到所述数据使能信号端，被配置为确定所述反馈信号对应于所述栅极驱动信号的上升沿还是下降沿，并且所述数据信号延迟电路在所述反馈信号对应于所述上升沿的情况下禁用所述补偿信号生成子电路。
在一些实施例中，所述参考数据使能信号是在上一帧中与下一时钟周期相对应的时钟周期中从所述数据使能信号线接收的数据使能信号。
在一些实施例中，所述补偿值计数器是计时器或采样器。
在一些实施例中，扫描信号线沿像素行延伸的方向从显示面板的第一侧延伸到第二侧，扫描信号线的第一端在所述第一侧与用于提供所述栅极驱动信号的栅极驱动电路电连接。所述反馈信号生成子电路与所述扫描信号线电连接于所述扫描信号线的第一端，并且被配置为接收所述第一端处的近端栅极驱动信号。
在一些实施例中，所述显示面板包括多条数据使能信号线，所述多条数据使能信号线分别用于控制不同的数据信号线。所述反馈信号生成子电路与所述扫描信号线还电连接于所述扫描信号线的与所述第一端不同的第二端，并且还被配置为接收所述第二端处的远端栅极驱动信号。所述控制子电路被配置为基于根据所述近端栅极驱动信号得到的补偿信号和根据所述远端栅极驱动信号得到的补偿信号来在下一时钟周期中对所述多条数据使能信号线的数据使能信号施加彼此不同的延迟。
根据本公开的另一方面，提供了一种针对显示面板的数据信号延迟方法。所述方法包括：基于当前进行扫描的扫描信号线的栅极驱动信号生成反馈信号，其中，所述栅极驱动信号在所述反馈信号的上升沿处的电压是像素电路中的像素晶体管完全导通的最小电压，所述栅极驱动信号在所述反馈信号的下降沿处的电压是所述像素晶体管的截止电压，其中，所述像素晶体管用于控制来自数据信号线的数据信号对所述像素电路中的存储电容进行充电；基于所述反馈信号和来自数据使能信号线的参考数据使能信号获得针对所述数据使能信号线的补偿信号；以及基于所述补偿信号来在下一时钟周期中对所述数据使能信号线的数据使能信号进行延迟。
在一些实施例中，所述基于当前进行扫描的扫描信号线的栅极驱动信号生成反馈信号包括：在所述栅极驱动信号的控制下基于来自第一电平信号端的第一电平信号和来自第二电平信号端的第二电平信号生成所述反馈信号。
在一些实施例中，所述基于所述反馈信号和来自数据使能信号线的参考数据使能信号获得针对所述数据使能信号线的补偿信号包括：对所述反馈信号和所述参考数据使能信号进行异或运算；以及对所述反馈信号和所述异或运算得到的信号进行与运算，以得到所述补偿信号。
在一些实施例中，所述基于所述补偿信号来在下一时钟周期中对所述数据使能信号线的数据使能信号进行延迟包括：基于所述补偿信号确定补偿值；以及基于所述补偿值来在下一时钟周期中对所述数据使能信号进行延迟。
在一些实施例中，所述参考数据使能信号是在上一帧中与下一时钟周期相对应的时钟周期中从所述数据使能信号线接收的数据使能信号。
在一些实施例中，所述基于所述补偿信号确定补偿值包括对所述补偿信号进行计时或高频采样。
在一些实施例中，所述显示面板包括多条数据使能信号线，所述多条数据使能信号线分别用于控制不同的数据信号线。所述数据信号延迟方法还包括：基于来自当前进行扫描的扫描信号线的栅极驱动信号生成另一反馈信号，其中，用于生成所述另一反馈信号的栅极驱动信号与用于生成所述反馈信号的栅极驱动信号是在所述扫描信号线的不同位置获得的；基于所述另一反馈信号获得另一补偿信号；基于所述补偿信号和所述另一补偿信号来在下一时钟周期中对所述多个数据使能信号线的数据使能信号施加彼此不同的延迟。
根据本公开的另一方面，提供了一种显示装置。所述显示装置包括根据上述实施例所述的数据信号延迟电路。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，图中：
图1示出了像素电路的示意电路图。
图2示出了包括栅极驱动信号和数据使能信号的时序图。
图3示出了根据本公开实施例的数据信号延迟电路的示意框图。
图4示出了图3的数据信号延迟电路的信号时序图。
图5示出了图3中的反馈信号生成子电路的示意电路图。
图6示出了图3中的补偿信号生成子电路的示意电路图。
图7示出了图3中的控制子电路的示意电路图。
图8示出了根据本公开实施例的数据信号延迟方法的流程图。
图9示出了根据本公开实施例的显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
此外，在本公开实施例的描述中，术语“连接”或“电连接”可以是指两个组件直接连接或电连接，也可以是指两个组件之间经由一个或多个其他组件连接或电连接。此外，这两个组件可以通过有线或无线方式电连接或电连接。在下文中，当提及“A与B连接”时包括“A与B电连接”的情形，还包括“A与B通过其他方式连接”的情形。
本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。根据在电路中的作用，本公开实施例使用的晶体管主要为开关晶体管。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。在以下示例中将第一晶体管T1和第二晶体管T2例示为N型薄膜晶体管，将第三晶体管T3例示为P型薄膜晶体管。本领域技术人员能够理解的是，在其他实施例中，也可以将第一晶体管T1和第二晶体管T2例示为P型薄膜晶体管，将第三晶体管T3例示为N型薄膜晶体管。
此外，在本公开实施例的描述中，术语“有效电平”和“无效电平”分别是使相关晶体管完全导通和完全截止的电平。在下文中，由于采用N型薄膜晶体管作为示例，因此“有效电平”为高电平，“无效电平”为低电平。在下文中，晶体管的“截止电压”指的是使该晶体管处于完全截止状态的最大电压(对于N型晶体管)或最小电压(对于P型晶体管)。
以下参考附图对本公开进行具体描述。
图1示出了像素电路100的示意电路图。图2示出了包括栅极驱动信号和数据使能信号的时序图。
如图1所示，像素电路100包括阵列排布的多个像素140，每个像素140连接到一条扫描信号线GATE(例如，GATE2)和一条数据信号线DATA(例如，DATA1)。每个像素140中包括像素晶体管120和存储电容130。像素晶体管120的控制极连接扫描信号线，第一极连接数据信号线，第二极连接存储电容130的第一端。存储电容130的第二端连接公共电极Vcom。
像素晶体管120可以在来自扫描信号线的栅极驱动信号的控制下导通，从而使得来自数据信号线的数据信号能够对存储电容130进行充电，将存储电容130充电至预定电压。其中，数据信号的传输是通过来自数据使能信号线(DE)的数据使能信号控制的，当数据使能信号为高电平时，使得数据信号能够传输到像素电路。
在理想情况下，在充电完成时，在数据信号线的数据信号随着数据使能信号的控制而发生改变(例如，电平下降或变为零)之前，扫描信号线的栅极驱动信号直接从高电平变为低电平，使得像素晶体管120截止，停止对存储电容130进行充电。存储电容130保持在预定电压。例如，如图2中的GATE_i和DE_i所示，来自GATE_i和DE_i的栅极驱动信号和数据使能信号同时从高电平变为低电平，实现理想情况下的像素充电控制。
实际情况中，由于上文所述的延迟的存在，扫描信号线上的栅极驱动信号存在下降沿。因此，需要对数据使能信号进行同样的延迟，使其在栅极驱动信号的下降沿结束时或结束后才发生改变，以实现理想的像素充电控制。例如，如图2中的GATE_d和DE_d所示，来自GATE_d和DE_d的信号分别是来自GATE_i和DE_i的信号经过延迟的结果，同样能够实现理想情况下的像素充电控制。
然而，由于各扫描线所对应的移位寄存器中晶体管的区别，各个扫描线所对应的延迟是不同的。如果对数据使能信号施加一致的延迟，会导致对于部分晶体管可能存在如下情况：数据使能信号在栅极驱动信号从高电平完全降至低电平之前已经变为零，从而数据信号停止对存储电容进行充电。此时，已经充电至预定电压的存储电容会发生漏电的情况。例如，如图2中的GATE_d和DE_f所示，来自GATE_d和DE_f的信号分别是来自GATE_i和DE_i的信号经过延迟的结果，然而，数据使能信号的延迟小于栅极驱动信号的延迟，无法实现理想情况下的像素充电控制。
为此，本公开提出了用于对数据使能信号进行更为优化的延迟的数据信号延迟电路和延迟方法。
图3示出了根据本公开实施例的数据信号延迟电路300的示意框图。图4示出了数据信号延迟电路300的信号时序图。
如图3所示，数据信号延迟电路300包括反馈信号生成子电路310、补偿信号生成子电路320和控制子电路330。反馈信号生成子电路310与补偿信号生成子电路320连接于第一节点N1，并且补偿信号生成子电路320与控制子电路330连接于第二节点N2。
反馈信号生成子电路310电连接到第一电平信号端VDD、第二电平信号端VSS、显示面板的各像素行连接的扫描信号线GATE(例如，如图1所示的GATE1、GATE2、GATE3等)和第一节点N1。反馈信号生成子电路310被配置为在来自扫描信号线GATE的栅极驱动信号的控制下基于来自第一电平信号端VDD的第一电平信号和来自第二电平信号端VSS的第二电平信号生成反馈信号FB，并将所生成的反馈信号传递到所述第一节点N1。
在一些实施例中，各扫描信号线沿像素行延伸的方向从显示面板的第一侧(例如，靠近GOA的一侧)延伸到第二侧(例如，远离GOA的一侧)。扫描信号线的第一端在所述第一侧与用于GOA电连接。反馈信号生成子电路310与扫描信号线电连接于扫描信号线的第一端，并且被配置为接收所述第一端处的近端栅极驱动信号。
应该理解的是，这里的GATE并不特定地代表某一条扫描信号线，而是用于指明反馈信号生成子电路310接收的信号是来自当前进行扫描的扫描信号线的信号。在一些实施例中，反馈信号生成子电路310连接到显示面板的全部扫描信号线。由于采用逐行扫描，所以反馈信号生成子电路310依次接收到来自各扫描信号线的栅极驱动信号。反馈信号生成子电路310接收栅极驱动信号与像素电路接收栅极驱动信号是同步的，反馈信号生成子电路310每接收到来自一条扫描信号线的栅极驱动信号，便执行操作，以便导出根据该扫描信号线的栅极驱动信号应该延迟的时长。由于相邻栅极驱动信号的延迟差异较小，通过在下一扫描信号线的栅极驱动信号驱动像素电路时使用所导出的延迟，能够更为优化地对数据使能信号进行延迟。
补偿信号生成子电路320电连接到第一节点N1、数据使能信号线DE和第二节点N2。补偿信号生成子电路320被配置为基于来自第一节点N1的反馈信号FB和来自数据使能信号线DE的参考数据使能信号DE_r获得针对数据使能信号线DE的补偿信号Comp，并将补偿信号Comp传递到第二节点N2。
在一些实施例中，所述数据使能信号线DE用于控制所有数据信号线。在另一些实施例中，通过不同的数据使能信号线DE来分别控制不同的数据信号线。
在一些实施例中，参考数据使能信号DE_r可以是在上一帧中与下一时钟周期相对应的时钟周期中从数据使能信号线DE接收的数据使能信号。
控制子电路330电连接到第二节点N2和数据使能信号线DE。控制子电路330被配置为基于来自第二节点N2的补偿信号Comp来在下一时钟周期中对数据使能信号线DE的数据使能信号进行延迟。
在一些实施例中，数据信号延迟电路300还包括判断子电路。所述判断子电路电连接到数据使能信号端DE，并且被配置为确定反馈信号FB对应于栅极驱动信号的上升沿还是下降沿。数据信号延迟电路300被配置为在反馈信号FB对应于栅极驱动信号的上升沿的情况下禁用补偿信号生成子电路320。也就是说，反馈信号生成子电路310、补偿信号生成子电路320和控制子电路330只有在反馈信号FB对应于栅极驱动信号的下降沿的情况下才进行操作。
图5示出了图3中的反馈信号生成子电路310的示意电路图。
如图5所示，反馈信号生成子电路310包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第一电阻R1。其中，第一晶体管T1和第二晶体管是N型薄膜晶体管，第三晶体管T3是P型薄膜晶体管。
第一晶体管T1的控制极电连接到扫描信号线GATE，第一晶体管T1的第一极电连接到第一电平信号端VDD，第一晶体管T1的第二极电连接到第一电阻R1的第一端。
第二晶体管T2的控制极电连接到扫描信号线GATE，第二晶体管T2的第一极电连接到第二电平信号端VSS，第二晶体管T2的第二极电连接到第一节点N1。在一些实施例中，第二电平信号端VSS可以是地电压GND(即，零伏)，以下以第二电平信号端为地电压GND的情况作为示例进行描述。
与第二晶体管T2的连接关系一样，第三晶体管T3的控制极电连接到扫描信号线GATE，第三晶体管T3的第一极电连接到第二电平信号端VSS，第三晶体管T3的第二极电连接到第一节点N1。
第一电阻R1的第二端电连接到第一节点N1。
第二晶体管T2的截止电压为像素电路中的像素晶体管完全导通的最小电压v1(参见图4所示的v1)，第一晶体管T1的截止电压为所述像素晶体管的截止电压v2(参见图4所示的v2)，以及第三晶体管T3的截止电压为所述像素晶体管的截止电压v2。
参照图4中的时序图，在t1时段，栅极驱动信号从其高电平开始下降，但仍然高于v1，从而能够使当前被驱动的像素行中的像素晶体管处于导通状态。因此，N型晶体管T1和T2的控制极的电压高于它们各自的截止电压，T1和T2均导通；P型晶体管T3的控制极的电压高于其截止电压，T3截止。此时，输出到N1点的反馈信号FB的电压为地电压GND(事实上，反馈信号FB的电压为十分接近地电压GND的低电平，为了便于说明，将其近似为地电压)。
在t2和t3时段，栅极驱动信号的电压小于v1但大于v2，即小于T2的截止电压，但大于T1的截止电压。从而，T2变为截止状态，T1仍导通，T3仍截止。此时，反馈信号FB的电压为来自VDD的高电平电压。
在t3时段之后，栅极驱动信号的电压小于v2。T1和T2都变为截止状态，T3开始导通。此时，来自VSS的地电压GND通过T3传输到N1点，反馈信号FB的电压为地电压。
图6示出了图3中的补偿信号生成子电路320的示意电路图。
如图6所示，补偿信号生成子电路320包括异或门610和与门620，
异或门610的第一输入端电连接到第一节点N1，异或门610的第二输入端电连接到数据使能信号线DE，异或门610的输出端电连接到与门620的第一输入端。
与门620的第二输入端电连接到第一节点N1，与门620的输出端电连接到第二节点N2。
根据图4所示的时序图，在t1时段，反馈信号FB具有低电平(例如，零伏)，参考数据使能信号DE_r具有高电平，二者经过异或门610的异或操作，得到的结果S1在t1时段具有高电平。S1与反馈信号FB再经过与门620的与操作，得到的补偿信号Comp在t1时段具有低电平。
在t2时段，反馈信号FB具有高电平，参考数据使能信号DE_r具有高电平，二者经过异或门610的异或操作，得到的结果S1在t2时段具有低电平。S1与反馈信号FB再经过与门620的与操作，得到的补偿信号Comp在t2时段具有低电平。
在t3时段，反馈信号FB具有高电平，参考数据使能信号DE_r具有低电平，二者经过异或门610的异或操作，得到的结果S1在t3时段具有高电平。S1与反馈信号FB再经过与门620的与操作，得到的补偿信号Comp在t1时段具有高电平。
在t3之后，反馈信号FB具有低电平，参考数据使能信号DE_r具有低电平，二者经过异或门610的异或操作，得到的结果S1在t3时段具有低电平。S1与反馈信号FB再经过与门620的与操作，得到的补偿信号Comp在t1时段具有低电平。
由此，补偿信号生成子电路320产生的补偿信号Comp只在t3时段具有高电平。从图4可见，t3时段对应于参考数据使能信号DE_r(例如，在上一帧中与下一时钟周期相对应的时钟周期中的数据使能信号)需要被延迟的时长。因此，只需测量或计算出补偿信号Comp的高电平持续时间就可以在下一时钟周期中对数据使能信号进行更为优化的延迟。
图7示出了图3中的控制子电路330的示意电路图。
控制子电路330包括补偿值计数器710和相位调节器720。
补偿值计数器710被配置为基于补偿信号Comp确定补偿值，并将所述补偿值发送到相位调节器720。如上文所述，在一些实施例中，所述补偿值即补偿信号Comp的高电平时段的时长。
在一些实施例中，补偿值计数器710可以是计时器。例如，补偿值计数器710可以在补偿信号Comp的上升沿到来时触发计时器，并在补偿信号的下降沿到来时结束计时器，由此得到补偿信号Comp的高电平时段的时长。
在另一些实施例中，补偿值计数器710可以是采样器。例如，可以通过高频脉冲对补偿信号Comp进行连续采样，通过采样计数值和采样脉冲的宽度计算出补偿信号Comp的高电平时段的时长。
相位调节器720被配置为基于所述补偿值来在下一时钟周期中对数据使能信号进行延迟。
在一些实施例中，控制子电路330还可以包括标志位生成器。所述标志位生成器被配置为基于补偿信号Comp生成表示需要进行延迟的标志位“1”或表示不需要进行延迟的标志位“0”。控制子电路330被配置为在生成标志位“0”时禁用补偿值计数器710，即在生成标志位“0”时，补偿值计数器710以及相位调节器720不进行操作。
在上文参照图3-图7描述的实施例中，通过在每个时钟周期对该时钟周期期间正在进行扫描的扫描信号线的栅极驱动信号进行提取来自适应地计算下一扫描信号线进行扫描时应该向数据使能信号施加的延迟。这里，针对同时被扫描的同一行中的各个像素来讲，所计算出的延迟是相同的。然而，随着栅极驱动信号在扫描信号线上传播，由于RC延迟的存在，会使得同一像素行中的各个像素需要不同的延迟。
考虑到这一点，在通过不同的数据使能信号DE来分别控制不同的数据信号线的情况下，还可以使图3中的反馈信号生成子电路310与扫描信号线电连接于扫描信号线的第二端(例如，位于远离GOA的一侧)。从而，反馈信号生成子电路310可以接收所述第二端处的远端栅极驱动信号。
从而，根据上文的内容，可以根据近端栅极驱动信号和远端栅极驱动信号获得两个不同的反馈信号，并进而获得两个不同的补偿信号。控制子电路330能够基于这两个补偿信号来在下一时钟周期中对不同的数据使能信号线的数据使能信号施加彼此不同的延迟。
举例来讲，根据两个不同的补偿信号可以获得不同的补偿值Ca和Cb。在一个实施例中，可以认为RC延迟随着扫描信号线的延伸线性增加。在每一像素行中包括N个像素的情况下，用于控制向第n个像素提供数据信号的数据使能信号线被施加的补偿值应为：
Ca+(n-1)/(N-1)×(Cb-Ca).
应该理解的是，本公开的数据信号延迟电路300的至少一部分可以通过时序控制器来实现或集成在时序控制器中。例如，控制子电路330可以是时序控制器的一部分。
图8示出了根据本公开实施例的数据信号延迟方法800的流程图。所述数据信号延迟方法800可以通过根据以上各实施例的数据信号延迟电路300来实现。因此，上文中对数据信号延迟电路300进行的解释和说明在此同样适用。
在步骤S810中，基于当前进行扫描的扫描信号线的栅极驱动信号生成反馈信号。
所述栅极驱动信号在所述反馈信号的上升沿处的电压是像素电路中的像素晶体管完全导通的最小电压，所述栅极驱动信号在所述反馈信号的下降沿处的电压是所述像素晶体管的截止电压。
在一些实施例中，在步骤S810中，在所述栅极驱动信号的控制下基于来自第一电平信号端的第一电平信号和来自第二电平信号端的第二电平信号生成所述反馈信号。
在步骤S820中，基于所述反馈信号和来自数据使能信号线的参考数据使能信号获得针对所述数据使能信号线的补偿信号。
在一些实施例中，在步骤S820中，首先对所述反馈信号和所述参考数据使能信号进行异或运算，然后对所述反馈信号和所述异或运算得到的信号进行与运算，以得到所述补偿信号。
在步骤S830中，基于所述补偿信号来在下一时钟周期中对所述数据使能信号线的数据使能信号进行延迟。
在一些实施例中，在步骤S830中，首先基于所述补偿信号确定补偿值，然后基于所述补偿值来在下一时钟周期中对所述数据使能信号进行延迟。
在一些实施例中，显示面板包括多条数据使能信号线，所述多条数据使能信号线分别用于控制不同的数据信号线。在此情况下，方法800还可以包括：
基于来自当前进行扫描的扫描信号线的栅极驱动信号生成另一反馈信号，其中，用于生成所述另一反馈信号的栅极驱动信号与用于生成所述反馈信号的栅极驱动信号是在所述扫描信号线的不同位置获得的；
基于所述另一反馈信号获得另一补偿信号；
基于所述补偿信号和所述另一补偿信号来在下一时钟周期中对所述多个数据使能信号线的数据使能信号施加彼此不同的延迟。
图9示出了根据本公开实施例的显示装置的示意方框图。如图9所示，显示装置900包括数据信号延迟电路910。数据信号延迟电路910可以通过根据本公开任一实施例的数据信号延迟电路来实现。根据本公开实施例的显示装置900可以是电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上的详细描述通过使用示意图、流程图和/或示例，已经阐述了众多实施例。在这种示意图、流程图和/或示例包含一个或多个功能和/或操作的情况下，本领域技术人员应理解，这种示意图、流程图或示例中的每一功能和/或操作可以通过各种结构、硬件、软件、固件或实质上它们的任意组合来单独和/或共同实现。
虽然已参照几个典型实施例描述了本公开，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本公开能够以多种形式具体实施而不脱离公开的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (18)

1.一种针对显示面板的数据信号延迟电路，包括反馈信号生成子电路、补偿信号生成子电路和控制子电路，其中，
所述反馈信号生成子电路电连接到第一电平信号端、第二电平信号端、所述显示面板的各像素行连接的扫描信号线和第一节点，所述反馈信号生成子电路被配置为在来自当前进行扫描的扫描信号线的栅极驱动信号的控制下基于来自第一电平信号端的第一电平信号和来自第二电平信号端的第二电平信号生成反馈信号，并将所生成的反馈信号传递到所述第一节点，
所述补偿信号生成子电路电连接到所述第一节点、数据使能信号线和第二节点，被配置为基于来自所述第一节点的所述反馈信号和来自所述数据使能信号线的参考数据使能信号获得针对所述数据使能信号线的补偿信号，并将所述补偿信号传递到所述第二节点，
所述控制子电路电连接到所述第二节点和所述数据使能信号线，被配置为基于来自所述第二节点的所述补偿信号来在下一时钟周期中对所述数据使能信号线的数据使能信号进行延迟。
2.根据权利要求1所述的数据信号延迟电路，其中，所述反馈信号生成子电路包括第一晶体管、第二晶体管、第三晶体管和第一电阻，
所述第一晶体管的控制极电连接到所述扫描信号线，所述第一晶体管的第一极电连接到所述第一电平信号端，所述第一晶体管的第二极电连接到所述第一电阻的第一端，
所述第二晶体管的控制极电连接到所述扫描信号线，所述第二晶体管的第一极电连接到所述第二电平信号端，所述第二晶体管的第二极电连接到所述第一节点，
所述第三晶体管的控制极电连接到所述扫描信号线，所述第三晶体管的第一极电连接到所述第二电平信号端，所述第三晶体管的第二极电连接到所述第一节点，
所述第一电阻的第二端电连接到所述第一节点，
其中，第一晶体管与第二晶体管是N型晶体管，第三晶体管是P型晶体管，所述第一晶体管和第三晶体管的截止电压是像素电路中的像素晶体管的截止电压，第二晶体管的截止电压为所述像素晶体管完全导通的最小电压，其中，所述像素晶体管用于控制来自数据信号线的数据信号对所述像素电路中的存储电容进行充电。
3.根据权利要求1或2所述的数据信号延迟电路，其中，所述补偿信号生成子电路包括异或门和与门，
所述异或门的第一输入端电连接到所述第一节点，所述异或门的第二输入端电连接到所述数据使能信号线，所述异或门的输出端电连接到所述与门的第一输入端，
所述与门的第二输入端电连接到所述第一节点，所述与门的输出端电连接到所述第二节点。
4.根据权利要求1或2所述的数据信号延迟电路，其中，所述控制子电路包括补偿值计数器和相位调节器，
所述补偿值计数器被配置为基于所述补偿信号确定补偿值，并将所述补偿值发送到所述相位调节器，
所述相位调节器被配置为基于所述补偿值来在下一时钟周期中对所述数据使能信号进行延迟。
5.根据权利要求4所述的数据信号延迟电路，其中，所述控制子电路还包括标志位生成器，所述标志位生成器被配置为基于所述补偿信号生成表示需要进行延迟的标志位“1”或表示不需要进行延迟的标志位“0”，并且
所述控制子电路被配置为在生成标志位“0”时禁用所述补偿值计数器。
6.根据权利要求1或2所述的数据信号延迟电路，还包括判断子电路，所述判断子电路电连接到所述数据使能信号端，被配置为确定所述反馈信号对应于所述栅极驱动信号的上升沿还是下降沿，并且
所述数据信号延迟电路在所述反馈信号对应于所述上升沿的情况下禁用所述补偿信号生成子电路。
7.根据权利要求1或2所述的数据信号延迟电路，其中，所述参考数据使能信号是在上一帧中与下一时钟周期相对应的时钟周期中从所述数据使能信号线接收的数据使能信号。
8.根据权利要求4所述的数据信号延迟电路，其中，所述补偿值计数器是计时器或采样器。
9.根据权利要求1所述的数据信号延迟电路，其中，扫描信号线沿像素行延伸的方向从显示面板的第一侧延伸到第二侧，扫描信号线的第一端在所述第一侧与用于提供所述栅极驱动信号的栅极驱动电路电连接，其中，
所述反馈信号生成子电路与所述扫描信号线电连接于所述扫描信号线的第一端，并且被配置为接收所述第一端处的近端栅极驱动信号。
10.根据权利要求9所述的数据信号延迟电路，其中，所述显示面板包括多条数据使能信号线，所述多条数据使能信号线分别用于控制不同的数据信号线，
所述反馈信号生成子电路与所述扫描信号线还电连接于所述扫描信号线的与所述第一端不同的第二端，并且还被配置为接收所述第二端处的远端栅极驱动信号，
所述控制子电路被配置为基于根据所述近端栅极驱动信号得到的补偿信号和根据所述远端栅极驱动信号得到的补偿信号来在下一时钟周期中对所述多条数据使能信号线的数据使能信号施加彼此不同的延迟。
11.一种针对显示面板的数据信号延迟方法，包括：
基于来自当前进行扫描的扫描信号线的栅极驱动信号生成反馈信号，其中，所述栅极驱动信号在所述反馈信号的上升沿处的电压是像素电路中的像素晶体管完全导通的最小电压，所述栅极驱动信号在所述反馈信号的下降沿处的电压是所述像素晶体管的截止电压，其中，所述像素晶体管用于控制来自数据信号线的数据信号对所述像素电路中的存储电容进行充电；
基于所述反馈信号和来自数据使能信号线的参考数据使能信号获得针对所述数据使能信号线的补偿信号；以及
基于所述补偿信号来在下一时钟周期中对所述数据使能信号线的数据使能信号进行延迟。
12.根据权利要求11所述的数据信号延迟方法，其中，所述基于当前进行扫描的扫描信号线的栅极驱动信号生成反馈信号包括：
在所述栅极驱动信号的控制下基于来自第一电平信号端的第一电平信号和来自第二电平信号端的第二电平信号生成所述反馈信号。
13.根据权利要求11所述的数据信号延迟方法，其中，所述基于所述反馈信号和来自数据使能信号线的参考数据使能信号获得针对所述数据使能信号线的补偿信号包括：
对所述反馈信号和所述参考数据使能信号进行异或运算；
对所述反馈信号和所述异或运算得到的信号进行与运算，以得到所述补偿信号。
14.根据权利要求11所述的数据信号延迟方法，其中，所述基于所述补偿信号来在下一时钟周期中对所述数据使能信号线的数据使能信号进行延迟包括：
基于所述补偿信号确定补偿值；以及
基于所述补偿值来在下一时钟周期中对所述数据使能信号进行延迟。
15.根据权利要求11所述的数据信号延迟方法，其中，所述参考数据使能信号是在上一帧中与下一时钟周期相对应的时钟周期中从所述数据使能信号线接收的数据使能信号。
16.根据权利要求14所述的数据信号延迟方法，其中，所述基于所述补偿信号确定补偿值包括对所述补偿信号进行计时或高频采样。
17.根据权利要求11所述的数据信号延迟方法，其中，所述显示面板包括多条数据使能信号线，所述多条数据使能信号线分别用于控制不同的数据信号线，其中，所述数据信号延迟方法还包括：
基于来自当前进行扫描的扫描信号线的栅极驱动信号生成另一反馈信号，其中，用于生成所述另一反馈信号的栅极驱动信号与用于生成所述反馈信号的栅极驱动信号是在所述扫描信号线的不同位置获得的；
基于所述另一反馈信号获得另一补偿信号；
基于所述补偿信号和所述另一补偿信号来在下一时钟周期中对所述多条数据使能信号线的数据使能信号施加彼此不同的延迟。
18.一种显示装置，包括根据权利要求1-10中的任一项所述的数据信号延迟电路。
CN201910195996.9A 2019-03-15 2019-03-15 数据信号延迟电路和延迟方法以及显示装置 Active CN109741716B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910195996.9A CN109741716B (zh) 2019-03-15 2019-03-15 数据信号延迟电路和延迟方法以及显示装置
US16/555,063 US10923065B2 (en) 2019-03-15 2019-08-29 Data signal delay circuit, delay method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910195996.9A CN109741716B (zh) 2019-03-15 2019-03-15 数据信号延迟电路和延迟方法以及显示装置

Publications (2)

Publication Number Publication Date
CN109741716A CN109741716A (zh) 2019-05-10
CN109741716B true CN109741716B (zh) 2021-01-29

Family

ID=66370543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910195996.9A Active CN109741716B (zh) 2019-03-15 2019-03-15 数据信号延迟电路和延迟方法以及显示装置

Country Status (2)

Country Link
US (1) US10923065B2 (zh)
CN (1) CN109741716B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445831B (zh) 2020-04-24 2021-08-03 深圳市华星光电半导体显示技术有限公司 一种显示面板
KR20210148473A (ko) * 2020-05-28 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN115273739B (zh) * 2022-09-26 2023-01-24 惠科股份有限公司 显示面板、驱动方法及显示设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070065701A (ko) * 2005-12-20 2007-06-25 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
CN101149906B (zh) * 2006-09-22 2010-12-29 群康科技(深圳)有限公司 液晶显示面板及其驱动电路
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
US7932884B2 (en) * 2007-01-15 2011-04-26 Lg Display Co., Ltd. Liquid crystal display and driving method thereof
TWI373022B (en) * 2007-10-31 2012-09-21 Chunghwa Picture Tubes Ltd Method for controlling a flat panel display and a signal controlling circuit thereof
CN102968970B (zh) * 2012-11-01 2015-01-28 合肥京东方光电科技有限公司 一种显示面板的驱动装置及驱动方法
US20160365042A1 (en) * 2015-06-15 2016-12-15 Apple Inc. Display Driver Circuitry With Gate Line and Data Line Delay Compensation
TWI582738B (zh) * 2016-02-24 2017-05-11 友達光電股份有限公司 源極驅動器、顯示裝置、源極輸出訊號的延遲方法、及顯示裝置的驅動方法
JP6800002B2 (ja) * 2016-11-30 2020-12-16 ラピスセミコンダクタ株式会社 半導体装置、画像表示装置および画像表示方法

Also Published As

Publication number Publication date
US10923065B2 (en) 2021-02-16
US20200294462A1 (en) 2020-09-17
CN109741716A (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
EP3678124B1 (en) Shift register unit, driving apparatus, display apparatus, and driving method
US7492853B2 (en) Shift register and image display apparatus containing the same
US7372300B2 (en) Shift register and image display apparatus containing the same
US7733320B2 (en) Shift register circuit and drive control apparatus
US7916114B2 (en) Shift register units, display panels utilizing the same, and methods for improving current leakage thereof
US8816949B2 (en) Shift register circuit and image display comprising the same
US11373613B2 (en) Shift register unit including pull-up node state maintenance circuit, driving method thereof, gate driving circuit and display device
US7738623B2 (en) Shift register circuit and image display apparatus containing the same
US8686990B2 (en) Scanning signal line drive circuit and display device equipped with same
US8049703B2 (en) Flat display structure and method for driving flat display
US10566071B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit and display device
US9830850B2 (en) Shift register, display device and method for driving shift register
CN109741716B (zh) 数据信号延迟电路和延迟方法以及显示装置
US20070195053A1 (en) Shift register circuit and image display apparatus containing the same
US20100321372A1 (en) Display device and method for driving display
US20110148954A1 (en) Image display apparatus
US20110234565A1 (en) Shift register circuit, display device, and method for driving shift register circuit
JP2011530774A (ja) 電界効果トランジスタシフトレジスタ
CN111583880B (zh) 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置
CN108766381B (zh) 一种移位寄存器电路、阵列基板和显示装置
CN113096606B (zh) Goa电路、显示面板及电子装置
US9805638B2 (en) Shift register, array substrate and display apparatus
US20200402438A1 (en) Shift register and method of driving the same, gate driving circuit and display apparatus
JP3879671B2 (ja) 画像表示装置および画像表示パネル
JP2004309824A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant