CN109739807A - 一种fpga模式选择的方法、***及设备 - Google Patents

Abstract

本申请公开了一种FPGA模式选择的方法，包括：将接收到的Key值输入至FPGA程序中；调用FPGA程序判断Key值与预设值是否相同；若是，则控制FPGA程序进入工作模式；若否，则控制FPGA程序进入测试模式。本申请所提供的技术方案，通过预先在FPGA程序中加入Key值判断逻辑，使得外包公司在对FPGA配置文件和PCB生产文件进行测试时，无法输入正确的Key值后仅能进入测试模式，进而无法进入FPGA程序的工作模式，使得FPGA产品避免了被非法克隆，降低了FPGA防克隆的生产成本。本申请同时还提供了一种FPGA模式选择的***、设备及计算机可读存储介质，具有上述有益效果。

Description

一种FPGA模式选择的方法、***及设备

技术领域

本申请涉及FPGA领域，特别涉及一种FPGA模式选择的方法、***、设备及计算机可读存储介质。

背景技术

FPGA(Field-Programmable Gate Array)现场可编程门阵列，具有可编程及硬件并行等特点，通常应用于高性能数据处理等领域。由于FPGA具有可编程的灵活性以及具有很多MAC、PCIE等成熟的IP资源，使得FPGA大规模应用起来。FPGA规模越来越大，设计越来越复杂，最后导致公司最有价值的部分都设计在FPGA中，外部的CPU只作为控制，显示等功能。

当前行业分工越来越细化，很多公司都将PCB生产、PCB焊接甚至产品的功能测试等工作都给其他的外包公司来做，自己只开发最具核心竞争力的FPGA设计。这个时候，对FPGA防止克隆就重要起来。

由于外包公司测试时拿到了FPGA配置文件和PCB生产文件，如果没有防克隆措施的话，外包公司大可以多生产同样的产品出来，以低的价格销售，从而对原公司构成冲击。

现有技术中，通常通过SHA芯片防止FPGA克隆，然而在实际操作过程中FPGA内部需要设计SHA的算法，实现起来比较复杂，而且PCB上需要增加一个SHA芯片，从而使得生产过程多出一个环节，增加了生产成本，也降低了生产效率。

因此，如何降低FPGA防克隆的生产成本是本领域技术人员目前需要解决的技术问题。

发明内容

本申请的目的是提供一种FPGA模式选择的方法、***、设备及计算机可读存储介质，用于降低FPGA防克隆的生产成本。

为解决上述技术问题，本申请提供一种FPGA模式选择的方法，该方法包括：

将接收到的Key值输入至FPGA程序中；

调用所述FPGA程序判断所述Key值与预设值是否相同；

若是，则控制所述FPGA程序进入工作模式；

若否，则控制所述FPGA程序进入测试模式。

可选的，所述控制所述FPGA程序进入测试模式，包括：

控制所述FPGA程序开放待检测PCB硬件和待检测接口；

当接收到测试指令时，根据所述测试指令对所述待检测PCB硬件和所述待检测接口进行测试，并输出测试结果。

可选的，所述将接收到的Key值输入至FPGA程序中，包括：

从预设EEPROM中读取所述Key值并将所述Key值输入至所述FPGA程序中。

可选的，该方法还包括：

接收输入的Key值更新指令；

根据所述Key值更新指令对所述EEPROM的预设地址中的Key值进行更新。

本申请还提供一种FPGA模式选择的***，该***包括：

输入模块，用于将接收到的Key值输入至FPGA程序中；

判断模块，用于调用所述FPGA程序判断所述Key值与预设值是否相同；

工作模块，用于当所述Key值与所述预设值相同时，控制所述FPGA程序进入工作模式；

测试模块，用于当所述Key值与所述预设值不相同时，控制所述FPGA程序进入测试模式。

可选的，所述测试模块包括：

控制子模块，用于控制所述FPGA程序开放待检测PCB硬件和待检测接口；

测试子模块，用于当接收到测试指令时，根据所述测试指令对所述待检测PCB硬件和所述待检测接口进行测试，并输出测试结果。

可选的，所述输入模块包括：

输入子模块，用于从预设EEPROM中读取所述Key值并将所述Key值输入至所述FPGA程序中。

可选的，所述***还包括：

接收模块，用于接收输入的Key值更新指令；

更新模块，用于根据所述Key值更新指令对所述EEPROM的预设地址中的Key值进行更新。

本申请还提供一种FPGA模式选择设备，该FPGA模式选择设备包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如上述任一项所述FPGA模式选择的方法的步骤。

本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述FPGA模式选择的方法的步骤。

本申请所提供FPGA模式选择的方法，包括：将接收到的Key值输入至FPGA程序中；调用FPGA程序判断Key值与预设值是否相同；若是，则控制FPGA程序进入工作模式；若否，则控制FPGA程序进入测试模式。

本申请所提供的技术方案，通过预先在FPGA程序中加入Key值判断逻辑，当接收到输入的Key值时，将其输入至FPGA程序中，然后调用FPGA程序判断Key值与预设值是否相同；若是，则控制FPGA程序进入工作模式；若否，则控制FPGA程序进入测试模式。使得外包公司在对FPGA配置文件和PCB生产文件进行测试时，无法输入正确的Key值后仅能进入测试模式，进而无法进入FPGA程序的工作模式，使得FPGA产品避免了被非法克隆，降低了FPGA防克隆的生产成本。本申请同时还提供了一种FPGA模式选择的***、设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例所提供的一种FPGA模式选择的方法的流程图；

图2为图1所提供的一种FPGA模式选择的方法中S104的一种实际表现方式的流程图；

图3为本申请实施例所提供的另一种FPGA模式选择的方法的流程图；

图4为本申请实施例所提供的一种FPGA模式选择的***的结构图；

图5为本申请实施例所提供的另一种FPGA模式选择的***的结构图；

图6为本申请实施例所提供的一种FPGA模式选择设备的结构图。

具体实施方式

本申请的核心是提供一种FPGA模式选择的方法、***、设备及计算机可读存储介质，用于降低FPGA防克隆的生产成本。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参考图1，图1为本申请实施例所提供的一种FPGA模式选择的方法的流程图。

其具体包括如下步骤：

S101：将接收到的Key值输入至FPGA程序中；

基于现有技术中，通常通过SHA芯片防止FPGA克隆，然而在实际操作过程中FPGA内部需要设计SHA的算法，实现起来比较复杂，而且PCB上需要增加一个SHA芯片，从而使得生产过程多出一个环节，增加了生产成本，也降低了生产效率；故本申请提供了一种FPGA模式选择的方法，用于解决上述问题；

这里提到的，将接收到的Key值输入至FPGA程序中的意义在于，使得FPGA程序能够根据接收到的Key值来确认当前所处环境，进而进入对应的模式，例如，当接收到的Key值与预设值不符时，则可以确认当前所处环境为测试环境，此时进入测试模式；当接收到的Key值与预设值相符时，则可以确认当前所处环境为工作环境，此时进入工作模式。

S102：调用FPGA程序判断Key值与预设值是否相同；

若是，则进入步骤S103；若否，则进入步骤S104；

这里提到的预设值即为预先存入FPGA产品中的值，该预设值可以有FPGA程序设计者提供，也可以根据设计者所属公司标准进行设置，本申请对此不做具体限定，实际情况中可以根据所处的实际环境来制定具体预设值；

当Key值与预设值不相同时，则表明此时输入的Key值一定不是由原公司厂家人员输入的，可能是由外包公司的测试人员输入的，表明此时FPGA产品存在着被克隆的风险，此时进入步骤S104控制FPGA程序进入测试模式；

当Key值与预设值不相同时，则表明此时输入的Key值一定不是由外包公司的测试人员输入的，可能是由原公司厂家人员输入的，表明此时FPGA产品被克隆的风险较低，此时进入步骤S103控制FPGA程序进入工作模式。

S103：控制FPGA程序进入工作模式；

当FPGA程序进入工作模式后，执行接收到的工作命令进行工作。

S104：控制FPGA程序进入测试模式。

可选的，这里提到的控制FPGA程序进入测试模式，其具体可以为如图2所示的步骤，下面结合图2进行说明。

请参考图2，图2为图1所提供的一种FPGA模式选择的方法中S104的一种实际表现方式的流程图。

其具体包括以下步骤：

S201：控制FPGA程序开放待检测PCB硬件和待检测接口；

S202：当接收到测试指令时，根据测试指令对待检测PCB硬件和待检测接口进行测试，并输出测试结果。

在进入测试模式时，先控制FPGA程序开放待检测PCB硬件和待检测接口；在接收到测试指令时，根据测试指令对待检测PCB硬件和待检测接口进行测试，并输出测试结果，完成整个FPGA产品的防克隆测试过程；

优选的，该测试结果的输出方式具体可以通过指定路径发送，以使测试人员能够及时获取到测试结果，并根据该测试结果对BMC版本进行修正；

其中，该通过指定路径发送测试结果可以包括但不限于通过邮件、短信、服务器IP地址等路径发送该测试结果。

基于上述技术方案，本申请所提供的一种FPGA模式选择的方法，通过预先在FPGA程序中加入Key值判断逻辑，当接收到输入的Key值时，将其输入至FPGA程序中，然后调用FPGA程序判断Key值与预设值是否相同；若是，则控制FPGA程序进入工作模式；若否，则控制FPGA程序进入测试模式。使得外包公司在对FPGA配置文件和PCB生产文件进行测试时，无法输入正确的Key值后仅能进入测试模式，进而无法进入FPGA程序的工作模式，使得FPGA产品避免了被非法克隆，降低了FPGA防克隆的生产成本。

基于上述实施例中的步骤S101，其中所描述的将接收到的Key值输入至FPGA程序中，其具体可以为：

从预设EEPROM中读取Key值并将Key值输入至FPGA程序中。

这里提到的EEPROM(Electrically Erasable Programmable read only memory)是指带电可擦可编程只读存储器，是一种掉电后数据不丢失的存储芯片，EEPROM可以在电脑上或专用设备上擦除已有信息，重新编程，为降低测试人员和原公司厂家人员的工作负担，本申请实施例不需要用户将接收到的Key值手动输入至FPGA程序中，而是令***从从预设EEPROM中读取Key值并将Key值输入至FPGA程序中，在降低用户工作负担的同时，提高了工作效率。

在此基础上，本申请还提供了另一种FPGA模式选择的方法，请参考图3，图3为本申请实施例所提供的另一种FPGA模式选择的方法的流程图。

其具体包括以下步骤：

S301：接收输入的Key值更新指令；

S302：根据Key值更新指令对EEPROM的预设地址中的Key值进行更新。

当接收输入的Key值更新指令时，根据该Key值更新指令对EEPROM的预设地址中的Key值进行更新。

请参考图4，图4为本申请实施例所提供的一种FPGA模式选择的***的结构图。

该***可以包括：

输入模块100，用于将接收到的Key值输入至FPGA程序中；

判断模块200，用于调用FPGA程序判断Key值与预设值是否相同；

工作模块300，用于当Key值与预设值相同时，控制FPGA程序进入工作模式；

测试模块400，用于当Key值与预设值不相同时，控制FPGA程序进入测试模式。

请参考图5，图5为本申请实施例所提供的另一种FPGA模式选择的***的结构图。

该测试模块400可以包括：

控制子模块，用于控制FPGA程序开放待检测PCB硬件和待检测接口；

测试子模块，用于当接收到测试指令时，根据测试指令对待检测PCB硬件和待检测接口进行测试，并输出测试结果。

该输入模块100可以包括：

输入子模块，用于从预设EEPROM中读取Key值并将Key值输入至FPGA程序中。

该***还可以包括：

接收模块，用于接收输入的Key值更新指令；

更新模块，用于根据Key值更新指令对EEPROM的预设地址中的Key值进行更新。

以上***中的各个组成部分可实际应用于以下的实施例中：

接收模块接收输入的Key值更新指令；更新模块根据Key值更新指令对EEPROM的预设地址中的Key值进行更新；

输入子模块从预设EEPROM中读取Key值并将Key值输入至FPGA程序中；判断模块调用FPGA程序判断Key值与预设值是否相同；当Key值与预设值相同时，工作模块控制FPGA程序进入工作模式；

当Key值与预设值不相同时，控制子模块控制FPGA程序开放待检测PCB硬件和待检测接口；当接收到测试指令时，测试子模块根据测试指令对待检测PCB硬件和待检测接口进行测试，并输出测试结果。

请参考图6，图6为本申请实施例所提供的一种FPGA模式选择设备的结构图。

该FPGA模式选择设备600可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器(central processing units，CPU)622(例如，一个或一个以上处理器)和存储器632，一个或一个以上存储应用程序642或数据644的存储介质630(例如一个或一个以上海量存储设备)。其中，存储器632和存储介质630可以是短暂存储或持久存储。存储在存储介质630的程序可以包括一个或一个以上模块(图示没标出)，每个模块可以包括对装置中的一系列指令操作。更进一步地，中央处理器622可以设置为与存储介质630通信，在FPGA模式选择设备600上执行存储介质630中的一系列指令操作。

FPGA模式选择设备600还可以包括一个或一个以上电源626，一个或一个以上有线或无线网络接口650，一个或一个以上输入输出接口658，和/或，一个或一个以上操作***641，例如Windows ServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM等等。

上述图1至图3所描述的FPGA模式选择的方法中的步骤由FPGA模式选择设备基于该图6所示的结构实现。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***，装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置、设备和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，功能调用装置，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本申请所提供的一种FPGA模式选择的方法、***、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种FPGA模式选择的方法，其特征在于，包括：

将接收到的Key值输入至FPGA程序中；

调用所述FPGA程序判断所述Key值与预设值是否相同；

若是，则控制所述FPGA程序进入工作模式；

若否，则控制所述FPGA程序进入测试模式。

2.根据权利要求1所述的方法，其特征在于，所述控制所述FPGA程序进入测试模式，包括：

控制所述FPGA程序开放待检测PCB硬件和待检测接口；

当接收到测试指令时，根据所述测试指令对所述待检测PCB硬件和所述待检测接口进行测试，并输出测试结果。

3.根据权利要求1所述的方法，其特征在于，所述将接收到的Key值输入至FPGA程序中，包括：

从预设EEPROM中读取所述Key值并将所述Key值输入至所述FPGA程序中。

4.根据权利要求3所述的方法，其特征在于，还包括：

接收输入的Key值更新指令；

根据所述Key值更新指令对所述EEPROM的预设地址中的Key值进行更新。

5.一种FPGA模式选择的***，其特征在于，包括：

输入模块，用于将接收到的Key值输入至FPGA程序中；

判断模块，用于调用所述FPGA程序判断所述Key值与预设值是否相同；

工作模块，用于当所述Key值与所述预设值相同时，控制所述FPGA程序进入工作模式；

测试模块，用于当所述Key值与所述预设值不相同时，控制所述FPGA程序进入测试模式。

6.根据权利要求5所述的***，其特征在于，所述测试模块包括：

控制子模块，用于控制所述FPGA程序开放待检测PCB硬件和待检测接口；

测试子模块，用于当接收到测试指令时，根据所述测试指令对所述待检测PCB硬件和所述待检测接口进行测试，并输出测试结果。

7.根据权利要求5所述的***，其特征在于，所述输入模块包括：

输入子模块，用于从预设EEPROM中读取所述Key值并将所述Key值输入至所述FPGA程序中。

8.根据权利要求5所述的***，其特征在于，还包括：

接收模块，用于接收输入的Key值更新指令；

更新模块，用于根据所述Key值更新指令对所述EEPROM的预设地址中的Key值进行更新。

9.一种FPGA模式选择设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述FPGA模式选择的方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述FPGA模式选择的方法的步骤。