CN109726413B - 一种加速电路优化的方法及*** - Google Patents
一种加速电路优化的方法及*** Download PDFInfo
- Publication number
- CN109726413B CN109726413B CN201711048112.4A CN201711048112A CN109726413B CN 109726413 B CN109726413 B CN 109726413B CN 201711048112 A CN201711048112 A CN 201711048112A CN 109726413 B CN109726413 B CN 109726413B
- Authority
- CN
- China
- Prior art keywords
- circuit performance
- performance value
- candidate solution
- solution
- candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种加速电路优化的方法及***，初始化待优化电路产生优选解集合，根据该优选解集合产生新的候选解集合，将候选解集合中的各个候选解作为设计参数值，输入至预先建立的表征设计参数值与电路性能值的对应关系的宏模型，获得每个候选解相对应的电路性能值，根据每个候选解相对应的电路性能值，更新待优化电路的最优解以及优选解集合，当最优解满足预设设计指标时输出最优解，当最优解不满足所述预设设计指标时，继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足预设设计指标。因此，本发明通过将创建的宏模型应用于评测候选解相对应的电路性能值加速了候选解的电路性能值的获取，从而缩短了整个电路优化周期。
Description
技术领域
本发明涉及电子设计技术领域，更具体的说，涉及一种加速电路优化的方法及***。
背景技术
在电子设计流程中，电路优化是确保和提升电路性能的重要过程。目前电路优化分为两类：一类是设计工程师对电路人工优化，另一类是依赖计算机程序对电路自动优化。人工优化依赖设计工程师的专业知识和设计经验，优化速度慢，设计效率低，导致整个电路优化周期较长。自动优化过程主要包括：初始化待优化电路产生优选解集合；根据优选解集合自动产生的新的候选解集合；评测候选解集合中各候选解所对应的电路性能值；根据各电路性能值更新待优化电路的最优解以及优选解集合；重复上述过程直至得到满足设计指标的最优解，并输出该最优解。
在自动优化电路过程的各步骤中，单次评测候选解集合中各候选解所对应的电路性能所需时间最长，特别是采用电路仿真精确评测候选解所对应的电路性能时，其所用时间占据各步骤时间之和的主要部分，并且，整个迭代优化循环过程中无效解产生的概率较高，使得循环迭代效率低，导致循环迭代次数多，从而导致整个电路优化周期较长。
发明内容
有鉴于此，本发明公开一种加速电路优化的方法及***，以实现加速候选解的电路性能值的获取，也即减少单次评测候选解所对应的电路性能值所用时间，从而降低整个迭代优化循环过程中电路性能评测时间，提高循环迭代效率，缩短整个电路优化周期。
一种加速电路优化的方法，包括：
初始化待优化电路产生优选解集合；
根据所述优选解集合产生新的候选解集合；
将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，其中，所述宏模型表征设计参数值与电路性能值的对应关系；
根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
当所述最优解满足预设设计指标时，输出所述最优解；
当所述最优解不满足所述预设设计指标时，继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足所述预设设计指标。
优选的，当所述宏模型为由设计参数值与电路性能值形成的查询表时，将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，具体包括：
将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型；
当在所述宏模型中查找到所述候选解相对应的电路性能值，则将查找到的所述电路性能值作为所述候选解的电路性能值；
当在所述宏模型中未查找到所述候选解相应的电路性能值时，则在所述宏模型中查找所述候选解的N个临近候选解相对应的电路性能值，根据所述候选解和N个所述临近候选解的距离差值以及N个所述临近候选解相对应的电路性能值，计算得到所述候选解相对应的电路性能值，其中，N为正整数。
优选的，在步骤根据所述优选解集合产生新的候选解集合之后，在将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之前，还包括：
采用电路仿真评测所述候选解集合中各个所述候选解相对应的电路性能值；
基于各个所述候选解以及相对应的电路性能值，建立所述宏模型。
优选的，在步骤将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之后，还包括：
将获得的各个所述候选解以及相对应的电路性能值以对应关系的形式添加至所述宏模型，增量式创建得到最新宏模型，并将所述宏模型替换成所述最新宏模型。
优选的，将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，具体包括：
将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值；
判断获得的各个所述电路性能值是否在预设范围内；
当所述电路性能值没有在所述预设范围内时，则将所述电路性能值作为相对应候选解的目标电路性能值；
当所述电路性能值在所述预设范围内时，采用电路仿真再次测评所述电路性能值相对应的候选解的电路性能值，并将采用所述电路仿真测评得到的电路性能值作为相对应候选解的目标电路性能值；
根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合，具体包括：
根据每个所述候选解相对应的目标电路性能值，更新所述待优化电路的最优解以及所述优选解集合。
优选的，所述预设范围为：
|(Preal–Pspec)/Pspec|<Rerr；
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，Rerr为电路性能指标项的相对误差值。
优选的，所述预设范围为：
PboundL≤Preal≤Pspec；
或，Pspec≤Preal≤PboundR
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，PboundL为电路性能指标项的下限，PboundR为电路性能指标项的上限。
优选的，根据所述优选解集合产生新的候选解集合，具体包括：
根据所述优选解集合产生新的候选解集合；
基于所述宏模型，获得所述候选解集合中的各个候选解相对应的电路性能值；
判断获得的各个所述电路性能值是否在预设范围内；
当所述电路性能值没有在所述预设范围内时，舍弃所述电路性能值相对应的候选解，更新所述优选解集合，并根据更新的优选解集合产生新的候选解集合；
当所述电路性能值在所述预设范围内时，将所述电路性能值相对应的候选解作为目标候选解。
一种加速电路优化的***，包括：
初始化单元，用于初始化待优化电路产生优选解集合；
候选解生成单元，用于根据所述优选解集合产生新的候选解集合；
电路性能值生成单元，用于将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，其中，所述宏模型表征设计参数值与电路性能值的对应关系；
更新单元，用于根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
输出单元，用于当所述最优解满足预设设计指标时，输出所述最优解；
返回单元，用于当所述最优解不满足所述预设设计指标时，返回所述候选解生成单元，由所述候选解生成单元继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足所述预设设计指标。
优选的，所述电路性能值生成单元具体用于：
当所述宏模型为由设计参数值与电路性能值形成的查询表时，将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型；
当在所述宏模型中查找到所述候选解相对应的电路性能值，则将查找到的所述电路性能值作为所述候选解的电路性能值；
当在所述宏模型中未查找到所述候选解相应的电路性能值时，则在所述宏模型中查找所述候选解的N个临近候选解相对应的电路性能值，根据所述候选解和N个所述临近候选解的距离差值以及N个所述临近候选解相对应的电路性能值，计算得到所述候选解相对应的电路性能值，其中，N为正整数。
优选的，还包括：
评测单元，用于在所述候选解生成单元产生新的候选解集合之后，在所述电路性能值生成单元将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之前，采用电路仿真评测所述候选解集合中各个所述候选解相对应的电路性能值；
宏模型建立单元，用于基于各个所述候选解以及相对应的电路性能值，建立所述宏模型。
优选的，还包括：
宏模型替换单元，用于在所述电路性能值生成单元将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之后，将获得的各个所述候选解以及相对应的电路性能值以对应关系的形式添加至所述宏模型，增量式创建得到最新宏模型，并将所述宏模型替换成所述最新宏模型。
优选的，所述电路性能值生成单元具体包括：
第一获取子单元，用于将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值；
第一判断子单元，用于判断获得的各个所述电路性能值是否在预设范围内；
第一确定子单元，用于在所述第一判断子单元判断为否的情况下，将所述电路性能值作为相对应候选解的目标电路性能值；
第二确定子单元，用于在所述第一判断子单元判断为是的情况下，采用电路仿真再次测评所述电路性能值相对应的候选解的电路性能值，并将采用所述电路仿真测评得到的电路性能值作为相对应候选解的目标电路性能值；
所述更新单元包括：
更新子单元，用于根据每个所述候选解相对应的目标电路性能值，更新所述待优化电路的最优解以及所述优选解集合。
优选的，所述预设范围为：
|(Preal–Pspec)/Pspec|<Rerr；
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，Rerr为电路性能指标项的相对误差值。
优选的，所述预设范围为：
PboundL≤Preal≤Pspec；
或，Pspec≤Preal≤PboundR
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，PboundL为电路性能指标项的下限，PboundR为电路性能指标项的上限。
优选的，所述候选解生成单元具体包括：
生成子单元，用于根据所述优选解集合产生新的候选解集合；
第二获取子单元，用于基于所述宏模型，获得所述候选解集合中的各个候选解相对应的电路性能值；
第二判断子单元，用于判断获得的各个所述电路性能值是否在预设范围内；
舍弃子单元，用于在所述第二判断单元判断为否的情况下，舍弃所述电路性能值相对应的候选解，更新所述优选解集合，并根据更新的优选解集合产生新的候选解集合；
选取子单元，用于在所述第二判断单元判断为是的情况下，将所述电路性能值相对应的候选解作为目标候选解。
从上述的技术方案可知，本发明公开了一种加速电路优化的方法及***，初始化待优化电路产生优选解集合，根据该优选解集合产生新的候选解集合，将候选解集合中的各个候选解作为设计参数值，输入至预先建立的表征设计参数值与电路性能值的对应关系的宏模型，获得每个候选解相对应的电路性能值，根据每个候选解相对应的电路性能值，更新待优化电路的最优解以及优选解集合，当最优解满足预设设计指标时，输出最优解，反之，当最优解不满足所述预设设计指标时，继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足预设设计指标。由此可以看出，本发明通过将创建的宏模型应用于评测候选解相对应的电路性能值，加速了候选解的电路性能值的获取，相比传统方案而言，本发明减少了单次评测候选解所对应的电路性能值所用时间，降低整个迭代优化循环过程中电路性能评测时间，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据公开的附图获得其他的附图。
图1为本发明实施例公开的一种加速电路优化的方法流程图；
图2为本发明实施例公开的另一种加速电路优化的方法流程图；
图3为本发明实施例公开的一种自适应评测候选解所对应的电路性能值的方法流程图；
图4为本发明实施例公开的一种根据优选解集合产生新的候选解集合的方法流程图；
图5为本发明实施例公开的一种加速电路优化的***结构示意图；
图6为本发明实施例公开的一种电路性能值生成单元的组成结构示意图；
图7为本发明实施例公开的一种候选解生成单元的组成结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种加速电路优化的方法及***，以实现加速候选解的电路性能值的获取，也即减少单次评测候选解所对应的电路性能值所用时间，从而降低整个迭代优化循环过程中电路性能评测时间，提高循环迭代效率，减少循环迭代次数，缩短整个电路优化周期。
参见图1，本发明一实施例公开的一种加速电路优化的方法流程图，该方法包括步骤：
步骤S101、初始化待优化电路产生优选解集合；
其中，本实施例中初始化待优化电路产生优选解集合的过程可参见现有方案采用的技术手段，此处不再赘述。
步骤S102、根据优选解集合产生新的候选解集合；
本实施例中根据优选解集合产生新的候选解集合的过程可参见现有方案采用的技术手段，此处不再赘述。
步骤S103、将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值；
具体的，宏模型可以是查询表，也可以是解析式。宏模型表征设计参数值与电路性能值的对应关系，在宏模型中输入设计参数值，可以得到设计参数值相对应的电路性能值。其中，每一个候选解为该设计参数值的一个具体数值。
与现有技术不同的是，本发明根据优化过程产生的中间数据(具体为候选解以及该候选解相对应的电路性能值)自动创建宏模型，宏模型能够根据输入的设计参数值，快速得到该设计参数值相对应的电路性能值，其速度远远快于现有方案对利用电路仿真得到候选解相对应的电路性能值的过程。因此可以将创建的宏模型应用于加速评测候选解所对应的电路性能值的过程，从而降低整个迭代优化循环过程中电路性能值的评测时间，达到提高循环迭代效率，缩短整个电路优化周期的目的。
步骤S104、根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
具体的，在实际应用中，可以通过判断各候选解相对应的电路性能值是否满足预设条件，比如，电路性能值是否在某个范围内或是在该范围外，来确定该电路性能值相对应的候选解是否为待优化电路的最优解，当某个电路性能值满足预设条件时，判定该电路性能值相对应的候选解为最优解。
其中，本步骤中更新的优选解集合为步骤S101中的优选解集合，此时，步骤S102根据该新的优选解集合产生新的候选解集合。
步骤S105、判断所述候选解是否满足预设设计指标，如果是，则执行步骤S106，反之，返回步骤S102，根据更新的优选解集合产生新的候选解集合；
其中，预设设计指标具体依据实际需要而定，本发明在此不做限定。
步骤S106、输出所述最优解。
综上可知，本发明公开的加速电路优化的方法，初始化待优化电路产生优选解集合，根据该优选解集合产生新的候选解集合，将候选解集合中的各个候选解作为设计参数值，输入至预先建立的表征设计参数值与电路性能值的对应关系的宏模型，获得每个候选解相对应的电路性能值，根据每个候选解相对应的电路性能值，更新待优化电路的最优解以及优选解集合，当最优解满足预设设计指标时，输出最优解，反之，当最优解不满足所述预设设计指标时，继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足预设设计指标。由此可以看出，本发明通过将创建的宏模型应用于评测候选解相对应的电路性能值，加速了候选解的电路性能值的获取，相比传统方案而言，本发明减少了单次评测候选解所对应的电路性能值所用时间，降低整个迭代优化循环过程中电路性能评测时间，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
需要说明的是，宏模型一旦创建后，后续可以复用。因此，可以在第一次执行加速电路优化流程时，创建宏模型。因此，当第一次执行加速电路优化流程时，在上述实施例中的步骤S102之后，在步骤S103之前，还包括：
采用电路仿真评测候选解集合中各个候选解相对应的电路性能值；基于各个所述候选解以及相对应的电路性能值，建立所述宏模型。
其中，采用电路仿真评测候选解集合中各个候选解相对应的电路性能值的过程，可参见现有方案，此处不再赘述。
具体的，在采用电路仿真评测候选解集合中各个候选解相对应的电路性能值之后，根据候选解集合中各个候选解与电路性能值的一一对应关系，创建描述这种一一对应关系的宏模型，以供后续快速评测电路设计的中间变量候选解所对应的电路性能值。
在实际应用中，宏模型可以是查询表，也可以是解析式。对于查询表形式的宏模型，当查找到输入的设计参数值所对应的电路性能值时，直接输出该查找到的电路性能值；当未查找到输入的设计参数值所对应的电路性能值时，在查询表中查找该设计参数值N个临近设计参数值相对应的电路性能值，并根据N个临近设计参数值与设计参数值的距离差值，结合N个临近设计参数值相对应的电路性能值计算得到设计参数值相对应的电路性能值。
需要说明的是，本发明中，候选解为宏模型中设计参数值的具体数值。
因此，为进一步优化上述实施例，步骤S103具体包括：
将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型；
当在所述宏模型中查找到所述候选解相对应的电路性能值，则将查找到的所述电路性能值作为所述候选解的电路性能值；
当在所述宏模型中未查找到所述候选解相应的电路性能值时，则在所述宏模型中查找所述候选解的N个临近候选解相对应的电路性能值，根据所述候选解和N个所述临近候选解的距离差值以及N个所述临近候选解相对应的电路性能值，计算得到所述候选解相对应的电路性能值，其中，N为正整数。
综上可知，当宏模型为查找表时，在未查找到输入的候选解所对应的电路性能值时，本发明通过在查询表中查找该候选解N个临近候选解相对应的电路性能值，并根据N个临近候选解与该候选解的距离差值，结合N个临近候选解相对应的电路性能值计算得到候选解相对应的电路性能值，因此，大大提高了所评测的候选解相对应的电路性能值的可靠性。
考虑到电路设计迭代优化过程中，不断有新的候选解以及部分候选解相对应的精确的电路性能值，为使基于宏模型的电路性能值的评估更为准确，需要使宏模型对设计参数值和电路性能值的对应关系描述更为精确，因此可在电路设计迭代过程中动态更新宏模型，使宏模型准确反映新纳入的候选解及其电路性能值。
参见图2，本发明另一实施例公开的一种加速电路优化的方法流程图，该方法包括步骤：
步骤S201、初始化待优化电路产生优选解集合；
其中，本实施例中初始化待优化电路产生优选解集合的过程可参见现有方案采用的技术手段，此处不再赘述。
步骤S202、根据优选解集合产生新的候选解集合；
步骤S203、将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值；
步骤S204、将获得的各个所述候选解以及相对应的电路性能值以对应关系的形式添加至所述宏模型，增量式创建得到最新宏模型，并将所述宏模型替换成所述最新宏模型，并返回执行步骤S203；
步骤S205、根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
步骤S206、判断所述候选解是否满足预设设计指标，如果是，则执行步骤S207，反之，返回步骤S202，根据更新的优选解集合产生新的候选解集合；
步骤S207、输出所述最优解。
综上可知，本发明在步骤S206优化迭代之前，生成了若干电路优化设计的候选解，基于宏模型对各候选解进行电路性能评估，得到各候选解相对应的电路性能值。在优化迭代过程中，将新的候选解以及相对应的电路性能值添加到宏模型中，增量式的创建得到最新宏模型，并将该最新宏模型替换原有的宏模型，为后续设计候选解的电路性能评测所用，以提供更为准确的评测。本发明通过将新创建的宏模型应用于加速评测候选解所对应的电路性能值，减少了单次评测候选解所对应的电路性能值所用时间，从而降低整个迭代优化循环过程中电路性能评测时间，提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
与前面评测候选解所对应的电路性能值所采用的技术手段不同的是，进一步可以采用自适应方法评测候选解所对应的电路性能值，也即上述实施例步骤S103和步骤S203中，将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，可以采用自适应方法评测候选解所对应的电路性能值，以减少单次评测电路性能所用时间。
因此，为进一步优化上述实施例，参见图3，本发明一实施例公开的一种自适应评测候选解所对应的电路性能值的方法流程图，该方法也即步骤S103和步骤S203具体包括：
步骤S301、将候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值；
步骤S302、判断获得的各个所述电路性能值是否在预设范围内，如果否，则执行步骤S303，否则，执行步骤S304；
其中，本步骤中的预设范围，也即电路性能值的判断标准可以是：
|(Preal–Pspec)/Pspec|<Rerr；
式中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，Rerr为电路性能指标项的相对误差值，该值可为固定值，也可优选为动态值，随着迭代优化过程逐步缩小。
预设范围也可以是：PboundL≤Preal≤Pspec；或，Pspec≤Preal≤PboundR；
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，PboundL为电路性能指标项的下限，PboundR为电路性能指标项的上限，PboundL和PboundR值可为固定值，也可优选为动态值，随着迭代优化过程逐步趋近于Pspec。
步骤S303、将所述电路性能值作为相对应候选解的目标电路性能值；
步骤S304、采用电路仿真再次测评所述电路性能值相对应的候选解的电路性能值，并将采用所述电路仿真测评得到的电路性能值作为相对应候选解的目标电路性能值。
需要说明的是，当采用本实施例得到各个候选解的目标电路性能值之后，相应的，上述实施例中的步骤S104和步骤S205具体包括：
根据每个所述候选解相对应的目标电路性能值，更新所述待优化电路的最优解以及所述优选解集合。
综上可知，本发明公开的自适应评测候选解所对应的电路性能值的方法，有效减少了无效候选解产生的概率，提高了评测电路性能的有效性，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
在一优选实施例中，可以将宏模型和传统的也即步骤S102示出的根据优选解集合产生新的候选解集合二者相结合，得到一种新的选取候选解集合的方案。
参见图4，本发明一实施例公开的一种根据优选解集合产生新的候选解集合的方法流程图，该方法包括步骤：
步骤S401、根据优选解集合产生新的候选解集合；
步骤S402、基于宏模型，获得所述候选解集合中的各个候选解相对应的电路性能值；
步骤S403、判断获得的各个所述电路性能值是否在预设范围内，如果是，则执行步骤S404，否则，执行步骤S405；
其中，本步骤中的预设范围可以是：|(Preal–Pspec)/Pspec|<Rerr；
式中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，Rerr为电路性能指标项的相对误差值，该值可为固定值，也可优选为动态值，随着迭代优化过程逐步缩小。
预设范围也可以是：PboundL≤Preal≤Pspec；亦或是，Pspec≤Preal≤PboundR；
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，PboundL为电路性能指标项的下限，PboundR为电路性能指标项的上限，PboundL和PboundR值可为固定值，也可优选为动态值，随着迭代优化过程逐步趋近于Pspec。
步骤S404、将所述电路性能值相对应的候选解作为目标候选解；
步骤S405、舍弃所述电路性能值相对应的候选解，更新初始化待优化电路产生的优选解集合，并返回步骤S401，根据更新的优选解集合产生新的候选解集合。
综上可知，本发明通过将宏模型和传统的根据优选解集合产生新的候选解集合的方法相结合，有效减少了无效候选解产生的概率，提高了评测电路性能值的有效性，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期，并降低了设计成本。
为进一步优化上述实施例，在另一优选加速电路优化的方案中，可以进一步将图3示出的一种自适应评测候选解所对应的电路性能值的方法和图4示出的根据优选解集合产生新的候选解集合的方法相结合，该方案具体包括：
S1、初始化待优化电路产生优选解集合；
S2、采用图4所示实施例公开的方案得到候选解集合；
S3、采用图3所示实施例公开的方案获得候选解集合中各个候选解相对应的电路性能值；
S4、根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
S5、判断所述候选解是否满足预设设计指标，如果是，则执行S6，反之，返回S2，根据更新的优选解集合产生新的候选解集合；
S6、输出所述最优解。
需要说明的是，在本实施例中，还可以增加增量式构建宏模型的过程。其中，本实施例初次获得宏模型的过程可参见上述对应实施例，此处不再赘述。
综上可知，本发明公开的加速电路优化的方法，初始化待优化电路产生优选解集合，通过将宏模型和传统的根据优选解集合产生新的候选解集合的方法相结合，产生新的候选解集合，采用自适应评测候选解所对应的电路性能值的方法，获得每个候选解相对应的电路性能值，根据每个候选解相对应的电路性能值，更新待优化电路的最优解以及优选解集合，当最优解满足预设设计指标时，输出最优解，反之，当最优解不满足所述预设设计指标时，继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足预设设计指标。由此可以看出，本发明以创建的宏模型应用于评测候选解相对应的电路性能值，加速了候选解的电路性能值的获取，相比传统方案而言，本发明减少了单次评测候选解所对应的电路性能值所用时间，降低整个迭代优化循环过程中电路性能评测时间，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
与上述方法实施例相对应，本发明还公开了一种加速电路优化的***。
参见图5，本发明一实施例公开的一种加速电路优化的***结构示意图，该***包括：
初始化单元501，用于初始化待优化电路产生优选解集合；
其中，本实施例中初始化待优化电路产生优选解集合的过程可参见现有方案采用的技术手段，此处不再赘述。
候选解生成单元502，用于根据所述优选解集合产生新的候选解集合；
本实施例中根据优选解集合产生新的候选解集合的过程可参见现有方案采用的技术手段，此处不再赘述。
电路性能值生成单元503，用于将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，其中，所述宏模型表征设计参数值与电路性能值的对应关系；
具体的，宏模型可以是查询表，也可以是解析式。宏模型表征设计参数值与电路性能值的对应关系，在宏模型中输入设计参数值，可以得到设计参数值相对应的电路性能值。其中，每一个候选解为该设计参数值的一个具体数值。
与现有技术不同的是，本发明根据优化过程产生的中间数据(具体为候选解以及该候选解相对应的电路性能值)自动创建宏模型，宏模型能够根据输入的设计参数值，快速得到该设计参数值相对应的电路性能值，其速度远远快于现有方案对利用电路仿真得到候选解相对应的电路性能值的过程。因此可以将创建的宏模型应用于加速评测候选解所对应的电路性能值的过程，从而降低整个迭代优化循环过程中电路性能值的评测时间，达到提高循环迭代效率，缩短整个电路优化周期的目的。
更新单元504，用于根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
具体的，在实际应用中，可以通过判断各候选解相对应的电路性能值是否满足预设条件，比如，电路性能值是否在某个范围内或是在该范围外，来确定该电路性能值相对应的候选解是否为待优化电路的最优解，当某个电路性能值满足预设条件时，判定该电路性能值相对应的候选解为最优解。
输出单元505，用于当所述最优解满足预设设计指标时，输出所述最优解；
其中，预设设计指标具体依据实际需要而定，本发明在此不做限定。
返回单元506，用于当所述最优解不满足所述预设设计指标时，返回候选解生成单元502，由所述候选解生成单元继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足所述预设设计指标。
综上可知，本发明公开的加速电路优化的***，初始化待优化电路产生优选解集合，根据该优选解集合产生新的候选解集合，将候选解集合中的各个候选解作为设计参数值，输入至预先建立的表征设计参数值与电路性能值的对应关系的宏模型，获得每个候选解相对应的电路性能值，根据每个候选解相对应的电路性能值，更新待优化电路的最优解以及优选解集合，当最优解满足预设设计指标时，输出最优解，反之，当最优解不满足所述预设设计指标时，继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足预设设计指标。由此可以看出，本发明通过将创建的宏模型应用于评测候选解相对应的电路性能值，加速了候选解的电路性能值的获取，相比传统方案而言，本发明减少了单次评测候选解所对应的电路性能值所用时间，降低整个迭代优化循环过程中电路性能评测时间，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
需要说明的是，宏模型一旦创建后，后续可以复用。因此，加速电路优化的***还包括：
评测单元，用于在所述候选解生成单元502产生新的候选解集合之后，在所述电路性能值生成单元503将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之前，采用电路仿真评测所述候选解集合中各个所述候选解相对应的电路性能值；
宏模型建立单元，用于基于各个所述候选解以及相对应的电路性能值，建立所述宏模型。
其中，采用电路仿真评测候选解集合中各个候选解相对应的电路性能值的过程，可参见现有方案，此处不再赘述。
具体的，在采用电路仿真评测候选解集合中各个候选解相对应的电路性能值之后，根据候选解集合中各个候选解与电路性能值的一一对应关系，创建描述这种一一对应关系的宏模型，以供后续快速评测电路设计的中间变量候选解所对应的电路性能值。
在实际应用中，宏模型可以是查询表，也可以是解析式。对于查询表形式的宏模型，当查找到输入的设计参数值所对应的电路性能值时，直接输出该查找到的电路性能值；当未查找到输入的设计参数值所对应的电路性能值时，在查询表中查找该设计参数值N个临近设计参数值相对应的电路性能值，并根据N个临近设计参数值与设计参数值的距离差值，结合N个临近设计参数值相对应的电路性能值计算得到设计参数值相对应的电路性能值。
需要说明的是，本发明中，候选解为宏模型中设计参数值的具体数值。
因此，为进一步优化上述实施例，电路性能值生成单元503具体用于：
当所述宏模型为由设计参数值与电路性能值形成的查询表时，将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型；
当在所述宏模型中查找到所述候选解相对应的电路性能值，则将查找到的所述电路性能值作为所述候选解的电路性能值；
当在所述宏模型中未查找到所述候选解相应的电路性能值时，则在所述宏模型中查找所述候选解的N个临近候选解相对应的电路性能值，根据所述候选解和N个所述临近候选解的距离差值以及N个所述临近候选解相对应的电路性能值，计算得到所述候选解相对应的电路性能值，其中，N为正整数。
综上可知，当宏模型为查找表时，在未查找到输入的候选解所对应的电路性能值时，本发明通过在查询表中查找该候选解N个临近候选解相对应的电路性能值，并根据N个临近候选解与该候选解的距离差值，结合N个临近候选解相对应的电路性能值计算得到候选解相对应的电路性能值，因此，大大提高了所评测的候选解相对应的电路性能值的可靠性。
考虑到电路设计迭代优化过程中，不断有新的候选解以及部分候选解相对应的精确的电路性能值，为使基于宏模型的电路性能值的评估更为准确，需要使宏模型对设计参数值和电路性能值的对应关系描述更为精确，因此可在电路设计迭代过程中动态更新宏模型，使宏模型准确反映新纳入的候选解及其电路性能值。
为进一步优化上述实施例，加速电路优化的还包括：
宏模型替换单元，用于在所述电路性能值生成单元503将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之后，将获得的各个所述候选解以及相对应的电路性能值以对应关系的形式添加至所述宏模型，增量式创建得到最新宏模型，并将所述宏模型替换成所述最新宏模型。
综上可知，本发明在优化迭代之前，生成了若干电路优化设计的候选解，基于宏模型对各候选解进行电路性能评估，得到各候选解相对应的电路性能值。在优化迭代过程中，将新的候选解以及相对应的电路性能值添加到宏模型中，增量式的创建得到最新宏模型，并将该最新宏模型替换原有的宏模型，为后续设计候选解的电路性能评测所用，以提供更为准确的评测。本发明通过将新创建的宏模型应用于加速评测候选解所对应的电路性能值，减少了单次评测候选解所对应的电路性能值所用时间，从而降低整个迭代优化循环过程中电路性能评测时间，提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
与前面评测候选解所对应的电路性能值所采用的技术手段不同的是，进一步可以采用自适应方法评测候选解所对应的电路性能值，也即上述实施例中电路性能值生成单元503将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值的过程，可以采用自适应方法评测候选解所对应的电路性能值，以减少单次评测电路性能所用时间。
因此，为进一步优化上述实施例，参见图6，本发明一实施例公开的一种电路性能值生成单元的组成结构示意图，
电路性能值生成单元具体包括：
第一获取子单元601，用于将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值；
第一判断子单元602，用于判断获得的各个所述电路性能值是否在预设范围内；
其中，本实施例中的预设范围，也即电路性能值的判断标准可以是：
|(Preal–Pspec)/Pspec|<Rerr；
式中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，Rerr为电路性能指标项的相对误差值，该值可为固定值，也可优选为动态值，随着迭代优化过程逐步缩小。
预设范围也可以是：PboundL≤Preal≤Pspec；或，Pspec≤Preal≤PboundR；
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，PboundL为电路性能指标项的下限，PboundR为电路性能指标项的上限，PboundL和PboundR值可为固定值，也可优选为动态值，随着迭代优化过程逐步趋近于Pspec。
第一确定子单元603，用于在所述第一判断子单元603判断为否的情况下，将所述电路性能值作为相对应候选解的目标电路性能值；
第二确定子单元604，用于在所述第一判断子单元603判断为是的情况下，采用电路仿真再次测评所述电路性能值相对应的候选解的电路性能值，并将采用所述电路仿真测评得到的电路性能值作为相对应候选解的目标电路性能值。
基于本实施例，更新单元504包括：
更新子单元，用于根据每个所述候选解相对应的目标电路性能值，更新所述待优化电路的最优解以及所述优选解集合。
综上可知，本发明公开的自适应评测候选解所对应的电路性能值的方法，有效减少了无效候选解产生的概率，提高了评测电路性能的有效性，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
在一优选实施例中，可以将宏模型和传统的根据优选解集合产生新的候选解集合二者相结合，得到一种新的选取候选解集合的方案。
参见图7，本发明一实施例公开的一种候选解生成单元的组成结构示意图，候选解生成单元包括：
生成子单元701，用于根据所述优选解集合产生新的候选解集合；
第二获取子单元702，用于基于所述宏模型，获得所述候选解集合中的各个候选解相对应的电路性能值；
第二判断子单元703，用于判断获得的各个所述电路性能值是否在预设范围内；
其中，本实施例中的预设范围可以是：|(Preal–Pspec)/Pspec|<Rerr；
式中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，Rerr为电路性能指标项的相对误差值，该值可为固定值，也可优选为动态值，随着迭代优化过程逐步缩小。
预设范围也可以是：PboundL≤Preal≤Pspec；亦或是，Pspec≤Preal≤PboundR；
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，PboundL为电路性能指标项的下限，PboundR为电路性能指标项的上限，PboundL和PboundR值可为固定值，也可优选为动态值，随着迭代优化过程逐步趋近于Pspec。
舍弃子单元704，用于在所述第二判断单元703判断为否的情况下，舍弃所述电路性能值相对应的候选解，更新所述优选解集合，并根据更新的优选解集合产生新的候选解集合；
选取子单元705，用于在所述第二判断单元703判断为是的情况下，将所述电路性能值相对应的候选解作为目标候选解。
综上可知，本发明通过将宏模型和传统的根据优选解集合产生新的候选解集合的方法相结合，有效减少了无效候选解产生的概率，提高了评测电路性能值的有效性，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期，并降低了设计成本。
为进一步优化上述实施例，在另一优选加速电路优化的方案中，可以进一步将图6公开的电路性能值生成单元和图7示出的候选解生成单元相结合，该方案具体包括：
初始化单元，用于初始化待优化电路产生优选解集合；
候选解生成单元，具体采用图7所示的候选解生成单元得到候选解集合；
电路性能值生成单元，具体采用图6所述的电路性能值生成单元获得候选解集合中各个候选解相对应的电路性能值；
更新单元，用于根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
输出单元，用于当所述最优解满足预设设计指标时，输出所述最优解；
返回单元，用于当所述最优解不满足所述预设设计指标时，返回候选解生成单元，由所述候选解生成单元继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足所述预设设计指标。
需要说明的是，在本实施例中，还可以增加增量式构建宏模型的过程。其中，本实施例初次获得宏模型的过程可参见上述对应实施例，此处不再赘述。
综上可知，本发明公开的加速电路优化的***，初始化待优化电路产生优选解集合，通过将宏模型和传统的根据优选解集合产生新的候选解集合的方法相结合，产生新的候选解集合，采用自适应评测候选解所对应的电路性能值的方法，获得每个候选解相对应的电路性能值，根据每个候选解相对应的电路性能值，更新待优化电路的最优解以及优选解集合，当最优解满足预设设计指标时，输出最优解，反之，当最优解不满足所述预设设计指标时，继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足预设设计指标。由此可以看出，本发明以创建的宏模型应用于评测候选解相对应的电路性能值，加速了候选解的电路性能值的获取，相比传统方案而言，本发明减少了单次评测候选解所对应的电路性能值所用时间，降低整个迭代优化循环过程中电路性能评测时间，从而提高了循环迭代效率，减少了循环迭代次数，缩短了整个电路优化周期。
需要说明的是，***实施例中各组成部分的具体工作原理，请参见方法实施例对应部分，此处不再赘述。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (14)
1.一种加速电路优化的方法，其特征在于，包括：
初始化待优化电路产生优选解集合；
根据所述优选解集合产生新的候选解集合；
将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，其中，所述宏模型表征设计参数值与电路性能值的对应关系；
根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
当所述最优解满足预设设计指标时，输出所述最优解；
当所述最优解不满足所述预设设计指标时，继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足所述预设设计指标；
在步骤将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之后，还包括：
将获得的各个所述候选解以及相对应的电路性能值以对应关系的形式添加至所述宏模型，增量式创建得到最新宏模型，并将所述宏模型替换成所述最新宏模型。
2.根据权利要求1所述的方法，其特征在于，当所述宏模型为由设计参数值与电路性能值形成的查询表时，将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，具体包括：
将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型；
当在所述宏模型中查找到所述候选解相对应的电路性能值，则将查找到的所述电路性能值作为所述候选解的电路性能值；
当在所述宏模型中未查找到所述候选解相应的电路性能值时，则在所述宏模型中查找所述候选解的N个临近候选解相对应的电路性能值，根据所述候选解和N个所述临近候选解的距离差值以及N个所述临近候选解相对应的电路性能值，计算得到所述候选解相对应的电路性能值，其中，N为正整数。
3.根据权利要求1所述的方法，其特征在于，在步骤根据所述优选解集合产生新的候选解集合之后，在将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之前，还包括：
采用电路仿真评测所述候选解集合中各个所述候选解相对应的电路性能值；
基于各个所述候选解以及相对应的电路性能值，建立所述宏模型。
4.根据权利要求1所述的方法，其特征在于，将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，具体包括：
将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值；
判断获得的各个所述电路性能值是否在预设范围内；
当所述电路性能值没有在所述预设范围内时，则将所述电路性能值作为相对应候选解的目标电路性能值；
当所述电路性能值在所述预设范围内时，采用电路仿真再次测评所述电路性能值相对应的候选解的电路性能值，并将采用所述电路仿真测评得到的电路性能值作为相对应候选解的目标电路性能值；
根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合，具体包括：
根据每个所述候选解相对应的目标电路性能值，更新所述待优化电路的最优解以及所述优选解集合。
5.根据权利要求4所述的方法，其特征在于，所述预设范围为：
|(Preal–Pspec)/Pspec|<Rerr；
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，Rerr为电路性能指标项的相对误差值。
6.根据权利要求4所述的方法，其特征在于，所述预设范围为：
PboundL≤Preal≤Pspec；
或，Pspec≤Preal≤PboundR
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，PboundL为电路性能指标项的下限，PboundR为电路性能指标项的上限。
7.根据权利要求1所述的方法，其特征在于，根据所述优选解集合产生新的候选解集合，具体包括：
根据所述优选解集合产生新的候选解集合；
基于所述宏模型，获得所述候选解集合中的各个候选解相对应的电路性能值；
判断获得的各个所述电路性能值是否在预设范围内；
当所述电路性能值没有在所述预设范围内时，舍弃所述电路性能值相对应的候选解，更新所述优选解集合，并根据更新的优选解集合产生新的候选解集合；
当所述电路性能值在所述预设范围内时，将所述电路性能值相对应的候选解作为目标候选解。
8.一种加速电路优化的***，其特征在于，包括：
初始化单元，用于初始化待优化电路产生优选解集合；
候选解生成单元，用于根据所述优选解集合产生新的候选解集合；
电路性能值生成单元，用于将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值，其中，所述宏模型表征设计参数值与电路性能值的对应关系；
更新单元，用于根据每个所述候选解相对应的电路性能值，更新所述待优化电路的最优解以及所述优选解集合；
输出单元，用于当所述最优解满足预设设计指标时，输出所述最优解；
返回单元，用于当所述最优解不满足所述预设设计指标时，返回所述候选解生成单元，由所述候选解生成单元继续根据更新的优选解集合产生新的候选解集合，直至得到的最优解满足所述预设设计指标；
宏模型替换单元，用于在所述电路性能值生成单元将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之后，将获得的各个所述候选解以及相对应的电路性能值以对应关系的形式添加至所述宏模型，增量式创建得到最新宏模型，并将所述宏模型替换成所述最新宏模型。
9.根据权利要求8所述的***，其特征在于，所述电路性能值生成单元具体用于：
当所述宏模型为由设计参数值与电路性能值形成的查询表时，将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型；
当在所述宏模型中查找到所述候选解相对应的电路性能值，则将查找到的所述电路性能值作为所述候选解的电路性能值；
当在所述宏模型中未查找到所述候选解相应的电路性能值时，则在所述宏模型中查找所述候选解的N个临近候选解相对应的电路性能值，根据所述候选解和N个所述临近候选解的距离差值以及N个所述临近候选解相对应的电路性能值，计算得到所述候选解相对应的电路性能值，其中，N为正整数。
10.根据权利要求8所述的***，其特征在于，还包括：
评测单元，用于在所述候选解生成单元产生新的候选解集合之后，在所述电路性能值生成单元将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值之前，采用电路仿真评测所述候选解集合中各个所述候选解相对应的电路性能值；
宏模型建立单元，用于基于各个所述候选解以及相对应的电路性能值，建立所述宏模型。
11.根据权利要求8所述的***，其特征在于，所述电路性能值生成单元具体包括：
第一获取子单元，用于将所述候选解集合中的各个候选解作为设计参数值，输入至预先建立的宏模型，获得每个所述候选解相对应的电路性能值；
第一判断子单元，用于判断获得的各个所述电路性能值是否在预设范围内；
第一确定子单元，用于在所述第一判断子单元判断为否的情况下，将所述电路性能值作为相对应候选解的目标电路性能值；
第二确定子单元，用于在所述第一判断子单元判断为是的情况下，采用电路仿真再次测评所述电路性能值相对应的候选解的电路性能值，并将采用所述电路仿真测评得到的电路性能值作为相对应候选解的目标电路性能值；
所述更新单元包括：
更新子单元，用于根据每个所述候选解相对应的目标电路性能值，更新所述待优化电路的最优解以及所述优选解集合。
12.根据权利要求11所述的***，其特征在于，所述预设范围为：
|(Preal–Pspec)/Pspec|<Rerr；
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，Rerr为电路性能指标项的相对误差值。
13.根据权利要求11所述的***，其特征在于，所述预设范围为：
PboundL≤Preal≤Pspec；
或，Pspec≤Preal≤PboundR
其中，Preal为基于所述宏模型评测所得电路性能值，Pspec为目标性能值，PboundL为电路性能指标项的下限，PboundR为电路性能指标项的上限。
14.根据权利要求8所述的***，其特征在于，所述候选解生成单元具体包括：
生成子单元，用于根据所述优选解集合产生新的候选解集合；
第二获取子单元，用于基于所述宏模型，获得所述候选解集合中的各个候选解相对应的电路性能值；
第二判断子单元，用于判断获得的各个所述电路性能值是否在预设范围内；
舍弃子单元，用于在所述第二判断子单元判断为否的情况下，舍弃所述电路性能值相对应的候选解，更新所述优选解集合，并根据更新的优选解集合产生新的候选解集合；
选取子单元，用于在所述第二判断子 单元判断为是的情况下，将所述电路性能值相对应的候选解作为目标候选解。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711048112.4A CN109726413B (zh) | 2017-10-31 | 2017-10-31 | 一种加速电路优化的方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711048112.4A CN109726413B (zh) | 2017-10-31 | 2017-10-31 | 一种加速电路优化的方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109726413A CN109726413A (zh) | 2019-05-07 |
| CN109726413B true CN109726413B (zh) | 2023-01-24 |
Family
ID=66293202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711048112.4A Active CN109726413B (zh) | 2017-10-31 | 2017-10-31 | 一种加速电路优化的方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109726413B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1510733A (zh) * | 2002-12-24 | 2004-07-07 | 北京艾克赛利微电子技术有限公司 | 面向工艺移植的晶体管级集成电路优化方法 |
| US7735048B1 (en) * | 2003-11-24 | 2010-06-08 | Cadence Design Systems, Inc. | Achieving fast parasitic closure in a radio frequency integrated circuit synthesis flow |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2656850A1 (en) * | 2008-03-03 | 2009-09-03 | Solido Design Automation Inc. | Global statistical optimization, characterization, and design |
-
2017
- 2017-10-31 CN CN201711048112.4A patent/CN109726413B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1510733A (zh) * | 2002-12-24 | 2004-07-07 | 北京艾克赛利微电子技术有限公司 | 面向工艺移植的晶体管级集成电路优化方法 |
| US7735048B1 (en) * | 2003-11-24 | 2010-06-08 | Cadence Design Systems, Inc. | Achieving fast parasitic closure in a radio frequency integrated circuit synthesis flow |
Non-Patent Citations (4)
| Title |
|---|
| 一种提高基于方程的电路优化设计精度的方法;吴世宝等;《物联网技术》;20170520(第05期);全文 * |
| 彩电电路优化设计***的设计;刘志镜，樊克莉，薛志军;《西安电子科技大学学报》;19951230(第04期);全文 * |
| 模拟集成电路宏模型计算机辅助自动建立;时龙兴等;《电子与信息学报》;19981031(第05期);全文 * |
| 集成电路宏模型综述;金民等;《通信学报》;19890125(第01期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109726413A (zh) | 2019-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111461343B (zh) | 模型参数更新方法及其相关设备 | |
| CN115544815B (zh) | 一种风扇模型的生成方法和装置 | |
| CN102508977B (zh) | 用于模拟电路移植的电路优化方法和装置 | |
| US10963617B1 (en) | Modifying route topology to fix clock tree violations | |
| CN109726413B (zh) | 一种加速电路优化的方法及*** | |
| CN114567396A (zh) | 无线通信方法、非线性函数的拟合方法、终端及设备 | |
| US20070046676A1 (en) | Polynomial generation method for circuit modeling | |
| CN112115541A (zh) | 一种装配式建筑设计方法、***和云平台 | |
| US11144695B2 (en) | Wafer characteristic prediction method and electronic device | |
| US10740530B1 (en) | Clock tree wirelength reduction based on a target offset in connected routes | |
| CN108965016B (zh) | 一种虚拟网络的映射方法及装置 | |
| CN114676522B (zh) | 融合gan和迁移学习的气动形状优化设计方法及***及设备 | |
| CN107895096B (zh) | 电路仿真器中Verilog-A模型的计算优化方法 | |
| US11321514B1 (en) | Macro clock latency computation in multiple iteration clock tree synthesis | |
| CN106934186B (zh) | 一种结构可靠性优化求解的融合方法 | |
| Fenton et al. | Improved Bayesian networks for software project risk assessment using dynamic discretisation | |
| CN105846826A (zh) | 基于近似平滑l0范数的压缩感知信号重构方法 | |
| US11520959B1 (en) | Pruning of buffering candidates for improved efficiency of evaluation | |
| US8229714B2 (en) | Method for simulating a physical property of a technical structure by a component model | |
| CN109977509B (zh) | 一种基于交替Lipschitz搜索策略的确定结构响应区间的方法 | |
| CN107241104B (zh) | 一个针对ldpc码的局部异号动态bp译码方法 | |
| CN107180141B (zh) | 基于径向基代理模型的齿轮减速器箱体可靠性优化方法 | |
| CN112712202A (zh) | 一种短期风电功率预测方法、装置、电子设备和存储介质 | |
| CN105550424A (zh) | 一种基于rbf网格变形插值序列的筛选方法 | |
| CN113076330A (zh) | 查询处理方法、装置、数据库***、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |