CN109714145A - 一种多通道数据对齐的方法及装置 - Google Patents
一种多通道数据对齐的方法及装置 Download PDFInfo
- Publication number
- CN109714145A CN109714145A CN201811646214.0A CN201811646214A CN109714145A CN 109714145 A CN109714145 A CN 109714145A CN 201811646214 A CN201811646214 A CN 201811646214A CN 109714145 A CN109714145 A CN 109714145A
- Authority
- CN
- China
- Prior art keywords
- data
- transmission data
- transmission
- sampled
- success
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Computer And Data Communications (AREA)
Abstract
本申请提供一种多通道数据对齐的方法及装置,该方法包括:获取第一采样数据和目标数据通道的第一传输数据,确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延;获取第二采样数据和所述目标数据通道的第二传输数据,并依据所述时延检查所述第二采样数据和所述第二传输数据是否比对成功;如果所述第二传输数据和所述第二采样数据比对失败,控制所述目标数据通道的高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤;如果所述第二传输数据和所述第二采样数据比对成功,可基于所述时延输出所述目标数据通道的传输数据。本申请可有效地实现多通道数据对齐。
Description
技术领域
本申请涉及通信技术领域,特别涉及一种多通道数据对齐的方法及装置。
背景技术
SPI-5(SerDes Framer Interface Level 5,串行外设接口)是由OIF(OpticalInternetworking Forum,光学网络互连论坛)定义的一种传输标准。SPI-5传输***中,发送端的网络设备和接收端的网络设备之间包含16个数据通道和1个DSC通道(DeskewChannel,去除偏移通道)。在通过多个数据通道传输数据的过程中,由于各种原因,可能导致各数据通道的传输速度存在差异。而发送端传输的一系列数据往往存在一定的顺序,接收端需基于该顺序对数据进行处理。接收端的网络设备将各个数据通道的数据按照上述顺序进行排序,然后可将排序后的数据输出至后端业务模块,用于执行相应的业务。排序的操作即为多通道数据对齐。
发明内容
有鉴于此,本申请提供一种多通道数据对齐的方法及装置,用以准确实现多通道数据对齐。
具体地,本申请是通过如下技术方案实现的:
一种多通道数据对齐的方法,包括:
获取第一采样数据和目标数据通道的第一传输数据,确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延;
获取第二采样数据和所述目标数据通道的第二传输数据,并依据所述时延检查所述第二采样数据和所述第二传输数据是否比对成功;
如果所述第二传输数据和所述第二采样数据比对失败,控制所述目标数据通道的高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤;
如果所述第二传输数据和所述第二采样数据比对成功,可基于所述时延输出所述目标数据通道的传输数据。
在所述多通道数据对齐的方法中,所述方法还包括:
如果所述第一采样数据和所述第一传输数据比对失败,控制所述高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤。
在所述多通道数据对齐的方法中,在控制所述高速串行收发器移位前,所述方法还包括:
检查失败次数是否达到预设的失败次数阈值;其中,所述失败次数在比对所述第二传输数据和所述第二采样数据失败时更新;
若达到所述失败次数阈值,执行控制所述高速串行收发器移位的步骤;
若未达到所述失败次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
在所述多通道数据对齐的方法中,在基于所述时延输出所述目标数据通道的传输数据前,所述方法还包括:
检查成功次数是否达到预设的成功次数阈值;其中,所述成功次数在比对所述第二传输数据和所述第二采样数据成功时更新;
若达到所述成功次数阈值,执行基于所述时延输出所述目标数据通道的传输数据的步骤;
若未达到所述成功次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
在所述多通道数据对齐的方法中,预先延时缓存所述第一传输数据位于指定数量的时钟周期内;
所述确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延,包括:
将所述第一采样数据和每一时钟周期内的第一传输数据进行比对,确定是否比对成功;
若所述第一采样数据与任一时钟周期的第一传输数据比对成功,依据该时钟周期在已缓存的所述第一传输数据的所有时钟周期中的排序位置,确定所述第一传输数据的时延。
一种多通道数据对齐的装置,包括:
第一比对单元,用于获取第一采样数据和目标数据通道的第一传输数据,确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延;
第二比对单元,用于获取第二采样数据和所述目标数据通道的第二传输数据,并依据所述时延检查所述第二采样数据和所述第二传输数据是否比对成功;
控制单元,用于如果所述第二传输数据和所述第二采样数据比对失败,控制所述目标数据通道的高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤;
输出单元,用于如果所述第二传输数据和所述第二采样数据比对成功,可基于所述时延输出所述目标数据通道的传输数据。
在所述多通道数据对齐的装置中,所述装置还包括:
所述控制单元,进一步用于如果所述第一采样数据和所述第一传输数据比对失败,控制所述高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤。
在所述多通道数据对齐的装置中,所述装置还包括:
检查单元,用于检查失败次数是否达到预设的失败次数阈值;其中,所述失败次数在比对所述第二传输数据和所述第二采样数据失败时更新;
所述控制单元,用于若达到所述失败次数阈值,执行控制所述高速串行收发器移位的步骤;
所述第二比对单元,进一步用于若未达到所述失败次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
在所述多通道数据对齐的装置中,所述装置还包括:
检查单元,用于检查成功次数是否达到预设的成功次数阈值;其中,所述成功次数在比对所述第二传输数据和所述第二采样数据成功时更新;
所述输出单元,进一步用于若达到所述成功次数阈值,执行基于所述时延输出所述目标数据通道的传输数据的步骤;
所述第二比对单元,进一步用于若未达到所述成功次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
在所述多通道数据对齐的装置中,预先延时缓存所述第一传输数据位于指定数量的时钟周期内;
所述第一比对单元,进一步用于:
将所述第一采样数据和每一时钟周期内的第一传输数据进行比对,确定是否比对成功;
若所述第一采样数据与任一时钟周期的第一传输数据比对成功,依据该时钟周期在已缓存的所述第一传输数据的所有时钟周期中的排序位置,确定所述第一传输数据的时延。
综上所述,在本申请实施例中,网络设备首先可获取第一采样数据和目标数据通道的第一传输数据,在比对过程中确定目标数据通道的时延;进而获取第二采样数据和目标数据通道的第二传输数据,然后依据上述时延检查上述第二采样数据和上述第二传输数据是否比对成功;
由于本申请在检查出目标数据通道的时延后,再次对其进行验证,并在验证失败的情况下调整高速串行收发器,使得最后可以获得一个准确的时延,从而有效地实现多通道数据对齐。
附图说明
图1是本申请示出的一种多通道数据对齐的方法的流程图;
图2是本申请示出的一种多通道数据对齐的方法的流程示意图;
图3是本申请示出的一种多通道数据对齐的装置的实施例框图;
图4是本申请示出的一种多通道数据对齐的装置的硬件结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例中的技术方案,并使本发明实施例的上述目的、特征和优点能够更加明显易懂,下面结合附图对现有技术方案和本发明实施例中的技术方案作进一步详细的说明。
参见图1,为本申请示出的一种多通道数据对齐的方法的流程图,如图1所示,该方法包括以下步骤:
步骤101:获取第一采样数据和目标数据通道的第一传输数据,确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延。
其中,该方法可应用于基于SPI-5协议进行数据传输的网络设备,上述网络设备通常可包括FPGA(Field-Programmable Gate Array,现场可编程门阵列)、串行器(SERializer)、解串器(DESerializer)等。本申请后续以网络设备为执行主体描述技术方案。
上述网络设备包括帧同步模块、比较模块、高速串行收发器等功能模块,其中,网络设备的各数据通道分别对应独立的高速串行收发器,各高速串行收发器用于接收对应的数据通道的传输数据。
帧同步模块用于接收DSC通道的采样数据,并将该采样数据交由比较模块。需要指出的是,发送端的网络设备从各数据通道的数据进行采样后,生成采样数据,然后通过上述DSC通道传送至接收端设备。因此,上述采样数据可记录各数据通道的传输数据在所有传输数据中的排列顺序。
比较模块用于比对采样数据和各数据通道的传输数据,从而可确定出该数据通道的时延。网络设备以该时延输出该数据通道的传输数据,可确保多通道数据对齐。上述目标数据通道可为网络设备上的任一一个数据通道,其只是为方便描述进行的命名。本申请以一个目标数据通道为对象进行描述,实际可应用于所有数据通道。
本申请中提到的第一传输数据和第二传输数据均泛指目标数据通道上接收的传输数据;第一传输数据和第二传输数据的区别在于:第一传输数据是网络设备在针对该目标数据通道进行比对时,第一次比对成功前接收到的该目标数据通道的传输数据;第二传输数据是网络设备在针对该目标数据通道进行比对时,第一次比对成功后接收到的该目标数据的传输数据。
同样的,本申请提到的第一采样数据和第二采样数据均泛指对应于目标数据通道的采样数据;第一采样数据和第二采样数据的区别在于:第一采样数据是网络设备与上述第一传输数据进行比对时的采样数据;第二采样数据是网络设备与上述第二传输数据进行比对时的采样数据。
在示出的一种实施方式中,网络设备在接收目标数据通道的传输数据时,可延时缓存该传输数据。为保证后续可成功比对,网络设备可以延时缓存多个时钟周期的传输数据,比如,可以缓存16个时钟周期的传输数据,每个时钟周期内的传输数据为16比特。当然,延时缓存的传输数据是在持续更新的,在网络设备执行一次比对的过程中,已缓存的传输数据不变,而在比对过后,网络设备会更新延时缓存的传输数据。
另外,网络设备还需缓存采样数据,同样地,可缓存多个时钟周期的采样数据,比如,可以缓存8个时钟周期的采样数据,每个时钟周期内的采样数据为16比特。当然,实际上后续比对时只需用到1个时钟周期的采样数据,因此,也可以只延时缓存1个时钟周期的采样数据。
需要指出的是,网络设备通过DSC通道接收到的采样数据中,各个数据通道对应的采样数据依据各个数据通道的传输数据的排列顺序进行排列。因此,实际上网络设备每一次在比对时,是基于已缓存的采样数据中指示数据通道的字段,确定当前获得的采样数据所对应的目标数据通道,进而基于该采样数据对该目标数据通道的传输数据进行比对。
网络设备可以将上述采样数据(已缓存的1个时钟周期的采样数据)和每一时钟周期内的第一传输数据进行比对,确定是否比对成功。
一方面,若上述第一采样数据与任一时钟周期的第一传输数据比对成功,则可以依据该时钟周期在已缓存的上述第一传输数据的所有时钟周期中的排序位置,确定上述第一传输数据的时延。比如:若延时缓存16个时钟周期的传输数据,且第一采样数据与第9个时钟周期的传输数据比对成功,则可以确定时延为第9时钟周期。
各数据通道分别缓存16个时钟周期的传输数据,将任一时刻的时钟周期的采样数据与数据通道中的传输数据进行比对,即可确定各数据通道在该时刻应当提供的传输数据。因此,实际上最终可确定出16个数据通道的时延分别为16个时钟周期。若任一数据通道的时延为第n时钟周期(n小于等于16),则说明在任一时刻,需输出该数据通道已缓存的第n时钟周期的传输数据。在这种情况下,各个数据通道的传输数据以一定顺序排列,实现了多通道数据对齐。
另一方面,若上述第一采样数据与所有时钟周期的第一传输数据均比对失败,则可以确定上述第一采样数据和上述第一传输数据比对失败。在这种情况下,网络设备可以控制该目标数据通道的高速串行收发器移位,然后返回获取上述第一采样数据和上述第一传输数据的步骤。换而言之,在比对失败的情况下,网络设备可重新获取新的第一采样数据和新的第一传输数据,进行比对。
为更清晰地说明本申请技术方案,参见图2,为本申请示出的一种多通道数据对齐的方法的流程示意图。如图2中步骤201至步骤204所示,网络设备首先获取目标数据通道的采样数据和传输数据,然后确定采样数据和传输数据是否比对成功。如果未比对成功,则可以控制高速串行收发器移位;如果比对成功,则可以确定比对成功时该目标数据通道的传输数据的时延。
步骤102:获取第二采样数据和所述目标数据通道的第二传输数据,并依据所述时延检查所述第二采样数据和所述第二传输数据是否比对成功。
在本申请实施例中,当确定出目标数据通道的传输数据的时延后,为避免此前的比对错误,可以进一步对该时延进行确认。此时,网络设备可获取上述第二采样数据和上述第二传输数据,仅此再一次的比对。
在示出的一种实施方式中,网络设备可直接基于从当前已延时缓存的的多个时钟周期的第二传输数据中,依据此前比对成功的排序位置,获得相应的时钟周期的第二传输数据。比如:若延时缓存16个时钟周期的传输数据,且此前第一采样数据与第9个时钟周期的第一传输数据比对成功,则可直接获取第9个时钟周期的第二传输数据。
进一步地,可以确定该时钟周期的第二传输数据与第二采样数据是否比对成功。
步骤103:如果所述第二传输数据和所述第二采样数据比对失败,控制本地的高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤。
步骤104:如果所述第二传输数据和所述第二采样数据比对成功,可基于所述时延输出所述目标数据通道的传输数据。
一种情况下,如果上述第二传输数据与第二采样数据比对失败,则说明此前确定出的时延不准确,此时,网络设备需控制该目标数据通道的高速串行收发器移位,然后返回获取上述第一采样数据和上述第一传输数据的步骤。换而言之,在发现此前确定出的时延不准确的情况下,网络设备可重新获取新的第一采样数据和新的第一传输数据,进行比对。其中,高速串行收发器每次可移动1比特位。
另一种情况下,如果上述第二传输数据与第二采样数据比对成功,则说明此前确定出的时延准确。在这种情况下,网络设备可基于上述时延输出上述目标数据通道的传输数据。
在示出的一种实施方式中,可以通过多次比对来验证此前确定出的时延是否正确。在这种实施方式中,如果上述第二传输数据与上述第二采样数据比对失败,可以对失败次数进行计数,该失败次数在比对上述第二传输数据和上述第二采样数据失败时更新。
在控制上述高速串行收发器移位前,网络设备可检查上述失败次数是否达到预设的失败次数阈值。其中,该失败次数阈值可基于实际应用环境进行配置,比如,可以是3。
一方面,若达到上述失败次数阈值,则可确定上述时延确实是错误的,此时,可以执行控制上述高速串行收发器移位的步骤。
另一方面,若未达到上述失败次数阈值,则可进一步对上述时延进行验证,网络设备可返回获取上述第二采样数据和上述第二传输数据的步骤。当然,网络设备重新获取的第二采样数据和第二传输数据都是当前缓存的最新的数据。
参见图2,如图2中步骤205至步骤207、以及步骤203所示,当网络设备获取到上述目标数据通道的第二采样数据和第二传输数据后,基于上述时延检查第二采样数据和第二传输数据是否比对成功。在比对不成功的情况下,检查失败次数是否达到失败次数阈值,若达到,则控制高速串行收发器移位;若未达到,则重新获取新的第二采样数据和新的第二传输数据进行比对。
此外,如果上述第二传输数据与第二采样数据比对成功,可以对成功次数进行计数,该成功次数在比对所述第二传输数据和所述第二采样数据成功时更新。
在基于上述时延输出上述目标数据通道的传输数据前,网络设备可检查上述成功次数是否达到预设的成功次数阈值。其中,该成功次数阈值可基于实际应用环境进行配置,比如,可以是3。
一方面,若达到上述成功次数阈值,则可以确定上述时延确实是正确的,此时,网络设备可执行基于上述时延示出上述目标数据同的传输数据的步骤。
另一方面,若未达到上述成功次数阈值,则可进一步对上述时延进行验证,网络设备可返回获取上述第二采样数据和上述第二传输数据的步骤。当然,网络设备重新获取的第二采样数据和第二传输数据都是当前缓存的最新的数据。
参见图2,如图2中步骤205至步骤209所示,当网络设备获取到上述目标数据通道的第二采样数据和第二传输数据后,基于上述时延检查第二采样数据和第二传输数据是否比对成功。在比对成功的情况下,检查成功次数是否达到成功次数阈值,若达到,则基于上述时延输出目标数据通道的传输数据;若未达到,则重新获取新的第二采样数据和新的第二传输数据进行比对。
在这种实施方式中,通过反复比较,网络设备可更准确地验证此前比较得到的时延是否正确,从而实现有效的多通道数据对齐。
综上所述,在本申请实施例中,网络设备首先可获取第一采样数据和目标数据通道的第一传输数据,在比对过程中确定目标数据通道的时延;进而获取第二采样数据和目标数据通道的第二传输数据,然后依据上述时延检查上述第二采样数据和上述第二传输数据是否比对成功;
由于本申请在检查出目标数据通道的时延后,再次对其进行验证,并在验证失败的情况下调整高速串行收发器,使得最后可以获得一个准确的时延,从而有效地实现多通道数据对齐。
与前述多通道数据对齐的方法的实施例相对应,本申请还提供了多通道数据对齐的装置的实施例。
参见图3,为本申请示出的一种多通道数据对齐的装置的实施例框图:
如图3所示,该多通道数据对齐的装置30,包括:
第一比对单元310,用于获取第一采样数据和目标数据通道的第一传输数据,确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延;
第二比对单元320,用于获取第二采样数据和所述目标数据通道的第二传输数据,并依据所述时延检查所述第二采样数据和所述第二传输数据是否比对成功;
控制单元330,用于如果所述第二传输数据和所述第二采样数据比对失败,控制所述目标数据通道的高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤;
输出单元340,用于如果所述第二传输数据和所述第二采样数据比对成功,可基于所述时延输出所述目标数据通道的传输数据。
在本例中,所述装置还包括:
所述控制单元330,进一步用于如果所述第一采样数据和所述第一传输数据比对失败,控制所述高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤。
在本例中,所述装置还包括:
检查单元340(图中未示出),用于检查失败次数是否达到预设的失败次数阈值;其中,所述失败次数在比对所述第二传输数据和所述第二采样数据失败时更新;
所述控制单元330,进一步用于若达到所述失败次数阈值,执行控制所述高速串行收发器移位的步骤;
所述第二比对单元320,进一步用于若未达到所述失败次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
在本例中,所述装置还包括:
检查单元340(图中未示出),用于检查成功次数是否达到预设的成功次数阈值;其中,所述成功次数在比对所述第二传输数据和所述第二采样数据成功时更新;
所述输出单元340,进一步用于若达到所述成功次数阈值,执行基于所述时延输出所述目标数据通道的传输数据的步骤;
所述第二比对单元320,进一步用于若未达到所述成功次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
在本例中,所述第一比对单元310,进一步用于:
将所述第一采样数据和每一时钟周期内的第一传输数据进行比对,确定是否比对成功;
若所述第一采样数据与任一时钟周期的第一传输数据比对成功,依据该时钟周期在已缓存的所述第一传输数据的所有时钟周期中的排序位置,确定所述第一传输数据的时延。
本申请多通道数据对齐的装置的实施例可以应用在网络设备上。装置实施例可以通过软件实现,也可以通过硬件或者软硬件结合的方式实现。以软件实现为例,作为一个逻辑意义上的装置,是通过其所在网络设备的处理器将非易失性存储器中对应的计算机程序指令读取到内存中运行形成的。从硬件层面而言,如图4所示,为本申请多通道数据对齐的装置所在网络设备的一种硬件结构图,除了图4所示的处理器、内存、网络接口、以及非易失性存储器之外,实施例中装置所在的网络设备通常根据该多通道数据对齐的装置的实际功能,还可以包括其他硬件,对此不再赘述。
上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程,在此不再赘述。
对于装置实施例而言,由于其基本对应于方法实施例,所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (10)
1.一种多通道数据对齐的方法,其特征在于,包括:
获取第一采样数据和目标数据通道的第一传输数据,确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延;
获取第二采样数据和所述目标数据通道的第二传输数据,并依据所述时延检查所述第二采样数据和所述第二传输数据是否比对成功;
如果所述第二传输数据和所述第二采样数据比对失败,控制所述目标数据通道的高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤;
如果所述第二传输数据和所述第二采样数据比对成功,可基于所述时延输出所述目标数据通道的传输数据。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
如果所述第一采样数据和所述第一传输数据比对失败,控制所述高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤。
3.根据权利要求1所述的方法,其特征在于,在控制所述高速串行收发器移位前,所述方法还包括:
检查失败次数是否达到预设的失败次数阈值;其中,所述失败次数在比对所述第二传输数据和所述第二采样数据失败时更新;
若达到所述失败次数阈值,执行控制所述高速串行收发器移位的步骤;
若未达到所述失败次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
4.根据权利要求1所述的方法,其特征在于,在基于所述时延输出所述目标数据通道的传输数据前,所述方法还包括:
检查成功次数是否达到预设的成功次数阈值;其中,所述成功次数在比对所述第二传输数据和所述第二采样数据成功时更新;
若达到所述成功次数阈值,执行基于所述时延输出所述目标数据通道的传输数据的步骤;
若未达到所述成功次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
5.根据权利要求1所述的方法,其特征在于,预先延时缓存所述第一传输数据位于指定数量的时钟周期内;
所述确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延,包括:
将所述第一采样数据和每一时钟周期内的第一传输数据进行比对,确定是否比对成功;
若所述第一采样数据与任一时钟周期的第一传输数据比对成功,依据该时钟周期在已缓存的所述第一传输数据的所有时钟周期中的排序位置,确定所述第一传输数据的时延。
6.一种多通道数据对齐的装置,其特征在于,包括:
第一比对单元,用于获取第一采样数据和目标数据通道的第一传输数据,确定所述第一采样数据和所述第一传输数据是否比对成功,并在比对成功时确定所述第一传输数据的时延;
第二比对单元,用于获取第二采样数据和所述目标数据通道的第二传输数据,并依据所述时延检查所述第二采样数据和所述第二传输数据是否比对成功;
控制单元,用于如果所述第二传输数据和所述第二采样数据比对失败,控制所述目标数据通道的高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤;
输出单元,用于如果所述第二传输数据和所述第二采样数据比对成功,可基于所述时延输出所述目标数据通道的传输数据。
7.根据权利要求6所述的装置,其特征在于,所述装置还包括:
所述控制单元,进一步用于如果所述第一采样数据和所述第一传输数据比对失败,控制所述高速串行收发器移位,并返回获取所述第一采样数据和所述第一传输数据的步骤。
8.根据权利要求6所述的装置,其特征在于,所述装置还包括:
检查单元,用于检查失败次数是否达到预设的失败次数阈值;其中,所述失败次数在比对所述第二传输数据和所述第二采样数据失败时更新;
所述控制单元,进一步用于若达到所述失败次数阈值,执行控制所述高速串行收发器移位的步骤;
所述第二比对单元,进一步用于若未达到所述失败次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
9.根据权利要求6所述的装置,其特征在于,所述装置还包括:
检查单元,用于检查成功次数是否达到预设的成功次数阈值;其中,所述成功次数在比对所述第二传输数据和所述第二采样数据成功时更新;
所述输出单元,进一步用于若达到所述成功次数阈值,执行基于所述时延输出所述目标数据通道的传输数据的步骤;
所述第二比对单元,进一步用于若未达到所述成功次数阈值,返回获取所述第二采样数据和所述第二传输数据的步骤。
10.根据权利要求6所述的装置,其特征在于,预先延时缓存所述第一传输数据位于指定数量的时钟周期内;
所述第一比对单元,进一步用于:
将所述第一采样数据和每一时钟周期内的第一传输数据进行比对,确定是否比对成功;
若所述第一采样数据与任一时钟周期的第一传输数据比对成功,依据该时钟周期在已缓存的所述第一传输数据的所有时钟周期中的排序位置,确定所述第一传输数据的时延。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811646214.0A CN109714145B (zh) | 2018-12-29 | 2018-12-29 | 一种多通道数据对齐的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811646214.0A CN109714145B (zh) | 2018-12-29 | 2018-12-29 | 一种多通道数据对齐的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109714145A true CN109714145A (zh) | 2019-05-03 |
CN109714145B CN109714145B (zh) | 2021-09-21 |
Family
ID=66260474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811646214.0A Active CN109714145B (zh) | 2018-12-29 | 2018-12-29 | 一种多通道数据对齐的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109714145B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112306919A (zh) * | 2020-09-24 | 2021-02-02 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga的数据对齐方法、装置、设备及介质 |
CN112433482A (zh) * | 2019-08-26 | 2021-03-02 | 珠海格力电器股份有限公司 | 一种数据采集***及其控制方法、装置、设备和介质 |
WO2021036431A1 (zh) * | 2019-08-26 | 2021-03-04 | 珠海格力电器股份有限公司 | 一种数据采集***及其控制方法、装置、设备和介质 |
CN112653924A (zh) * | 2020-12-15 | 2021-04-13 | 上海安路信息科技有限公司 | Hdmi接收方法及装置 |
Citations (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1198043A (zh) * | 1997-03-31 | 1998-11-04 | 日本电气株式会社 | 利用一窗口相位比较器的数据和时钟恢复锁相环电路 |
CN1199967A (zh) * | 1997-05-08 | 1998-11-25 | 日本电气株式会社 | 用于控制异步电路间数据传输的同步电路控制器 |
CN1211112A (zh) * | 1997-06-16 | 1999-03-17 | 日本电气株式会社 | Tdma语音信息读取设备 |
CN1455898A (zh) * | 2001-01-15 | 2003-11-12 | 印芬龙科技股份有限公司 | 数据接收电路 |
CN1499523A (zh) * | 2002-10-30 | 2004-05-26 | ����ʿ�뵼������˾ | 具有加速模式的寄存器控制的延迟锁定回路 |
CN1767055A (zh) * | 2004-10-29 | 2006-05-03 | 海力士半导体有限公司 | 延迟锁定回路及其锁定方法 |
CN101039158A (zh) * | 2006-03-13 | 2007-09-19 | 中兴通讯股份有限公司 | 一种帧错位消除装置 |
CN101071553A (zh) * | 2006-05-11 | 2007-11-14 | 联华电子股份有限公司 | 数据恢复装置与方法 |
CN102075278A (zh) * | 2010-12-22 | 2011-05-25 | 桂林电子科技大学 | 多路自适应泛速率码速调整装置和方法 |
CN103023529A (zh) * | 2012-12-05 | 2013-04-03 | 天津光电通信技术有限公司 | 一种基于FPGA实现过采样Golay序列的同步检测的方法 |
US20140365835A1 (en) * | 2013-06-05 | 2014-12-11 | Nec Laboratories America, Inc. | Receiver Bit Alignment for Multi-Lane Asynchronous High-Speed Data Interface |
US20150003477A1 (en) * | 2013-06-28 | 2015-01-01 | Altera Corporation | Central alignment circutry for high-speed serial receiver circuits |
CN105763310A (zh) * | 2015-11-18 | 2016-07-13 | 中国电力科学研究院 | 一种电网时频信号的监控方法和装置 |
CN106571904A (zh) * | 2016-11-03 | 2017-04-19 | 上海华虹集成电路有限责任公司 | 用于rf解调的时钟同步电路 |
CN206711081U (zh) * | 2017-04-07 | 2017-12-05 | 华中师范大学 | 一种基于同步技术的多通道高速串行数据采集*** |
US20180054336A1 (en) * | 2016-08-18 | 2018-02-22 | Synaptics Japan Gk | Device and method for skew compensation between data signal and clock signal |
CN108155964A (zh) * | 2017-12-21 | 2018-06-12 | 南京理工大学 | 基于训练序列的fpga多通道串行数据动态对齐方法 |
CN108270520A (zh) * | 2018-01-31 | 2018-07-10 | 杜民 | 报文传输方法、装置、存储介质及计算机设备 |
CN108599915A (zh) * | 2018-03-12 | 2018-09-28 | 北京理工大学 | 基于数字自闭环的收发时钟间相位模糊估计与补偿方法 |
-
2018
- 2018-12-29 CN CN201811646214.0A patent/CN109714145B/zh active Active
Patent Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1198043A (zh) * | 1997-03-31 | 1998-11-04 | 日本电气株式会社 | 利用一窗口相位比较器的数据和时钟恢复锁相环电路 |
CN1199967A (zh) * | 1997-05-08 | 1998-11-25 | 日本电气株式会社 | 用于控制异步电路间数据传输的同步电路控制器 |
CN1211112A (zh) * | 1997-06-16 | 1999-03-17 | 日本电气株式会社 | Tdma语音信息读取设备 |
CN1455898A (zh) * | 2001-01-15 | 2003-11-12 | 印芬龙科技股份有限公司 | 数据接收电路 |
CN1499523A (zh) * | 2002-10-30 | 2004-05-26 | ����ʿ�뵼������˾ | 具有加速模式的寄存器控制的延迟锁定回路 |
CN1767055A (zh) * | 2004-10-29 | 2006-05-03 | 海力士半导体有限公司 | 延迟锁定回路及其锁定方法 |
CN101039158A (zh) * | 2006-03-13 | 2007-09-19 | 中兴通讯股份有限公司 | 一种帧错位消除装置 |
CN101071553A (zh) * | 2006-05-11 | 2007-11-14 | 联华电子股份有限公司 | 数据恢复装置与方法 |
CN102075278A (zh) * | 2010-12-22 | 2011-05-25 | 桂林电子科技大学 | 多路自适应泛速率码速调整装置和方法 |
CN103023529A (zh) * | 2012-12-05 | 2013-04-03 | 天津光电通信技术有限公司 | 一种基于FPGA实现过采样Golay序列的同步检测的方法 |
US20140365835A1 (en) * | 2013-06-05 | 2014-12-11 | Nec Laboratories America, Inc. | Receiver Bit Alignment for Multi-Lane Asynchronous High-Speed Data Interface |
US20150003477A1 (en) * | 2013-06-28 | 2015-01-01 | Altera Corporation | Central alignment circutry for high-speed serial receiver circuits |
EP2854355A1 (en) * | 2013-06-28 | 2015-04-01 | Altera Corporation | Central alignment circuitry for high-speed serial receiver circuits |
CN105763310A (zh) * | 2015-11-18 | 2016-07-13 | 中国电力科学研究院 | 一种电网时频信号的监控方法和装置 |
US20180054336A1 (en) * | 2016-08-18 | 2018-02-22 | Synaptics Japan Gk | Device and method for skew compensation between data signal and clock signal |
CN106571904A (zh) * | 2016-11-03 | 2017-04-19 | 上海华虹集成电路有限责任公司 | 用于rf解调的时钟同步电路 |
CN206711081U (zh) * | 2017-04-07 | 2017-12-05 | 华中师范大学 | 一种基于同步技术的多通道高速串行数据采集*** |
CN108155964A (zh) * | 2017-12-21 | 2018-06-12 | 南京理工大学 | 基于训练序列的fpga多通道串行数据动态对齐方法 |
CN108270520A (zh) * | 2018-01-31 | 2018-07-10 | 杜民 | 报文传输方法、装置、存储介质及计算机设备 |
CN108599915A (zh) * | 2018-03-12 | 2018-09-28 | 北京理工大学 | 基于数字自闭环的收发时钟间相位模糊估计与补偿方法 |
Non-Patent Citations (2)
Title |
---|
RTS/JTC-DVB-307: "Technical Specification Digital Video Broadcasting (DVB);DVB-SH Implementation Guidelines", 《ETSI TS 102584 V1.3.1》 * |
张洁: ""高速多通道采样***关键技术研究与实现"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112433482A (zh) * | 2019-08-26 | 2021-03-02 | 珠海格力电器股份有限公司 | 一种数据采集***及其控制方法、装置、设备和介质 |
WO2021036431A1 (zh) * | 2019-08-26 | 2021-03-04 | 珠海格力电器股份有限公司 | 一种数据采集***及其控制方法、装置、设备和介质 |
US11914418B2 (en) | 2019-08-26 | 2024-02-27 | Gree Electric Appliances, Inc. Of Zhuhai | Systems, methods, and apparatuses for performing high-speed data acquisition and maintaining data integrity |
CN112306919A (zh) * | 2020-09-24 | 2021-02-02 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga的数据对齐方法、装置、设备及介质 |
CN112653924A (zh) * | 2020-12-15 | 2021-04-13 | 上海安路信息科技有限公司 | Hdmi接收方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109714145B (zh) | 2021-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109714145A (zh) | 一种多通道数据对齐的方法及装置 | |
US10015072B2 (en) | Consolidation of network test automation tools | |
Wei et al. | NS-2 TCP-Linux: an NS-2 TCP implementation with congestion control algorithms from Linux | |
US7007208B1 (en) | Systems and methods for data unit modification | |
US7467056B2 (en) | Method and apparatus for aligning multiple outputs of an FPGA | |
CN104618054B (zh) | 参数调整方法及装置 | |
CN103685060B (zh) | 数据包发送方法及装置 | |
CN107104782B (zh) | 数据传输方法及装置 | |
US20040122607A1 (en) | System and method of measuring a signal propagation delay | |
US20180285225A1 (en) | Generic bit error rate analyzer for use with serial data links | |
EP2553586A2 (en) | A method, apparatus, and system for enabling a deterministic interface | |
CN104750588A (zh) | 一种基于串口通信的压力测试方法 | |
EP2650789A2 (en) | Apparatus and methods for calibrating analog circuitry in an integrated circuit | |
US20180041330A1 (en) | Method and apparatus for automatic skew compensation | |
CN111934931A (zh) | 基于xvc协议的服务器及fpga固件更新调试方法 | |
CN104022828A (zh) | 一种基于异步通信模式的光纤数据传输方法 | |
US20220360350A1 (en) | Method and apparatus for acquiring timestamp of data stream, storage medium, and electronic apparatus | |
CN101873196B (zh) | 用于高速传输数据的方法、***及板卡 | |
US7430626B2 (en) | Bi-directional data control state machine | |
CN110958153A (zh) | 网络传输速率检测***、方法及存储介质 | |
WO2021036836A1 (zh) | 接口时序校准方法及装置 | |
US7602729B2 (en) | Slow-fast programming of distributed base stations in a wireless network | |
Choudhary et al. | FPGA based solution for ethernet controller as alternative for TCP/UDP software stack | |
US20040143781A1 (en) | System and method for non-intrusive loopback testing | |
CN104991848A (zh) | 基于MSComm控件实现Key码烧录的方法及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |