CN109713042A - 场效应管和半导体器件 - Google Patents
场效应管和半导体器件 Download PDFInfo
- Publication number
- CN109713042A CN109713042A CN201811629396.0A CN201811629396A CN109713042A CN 109713042 A CN109713042 A CN 109713042A CN 201811629396 A CN201811629396 A CN 201811629396A CN 109713042 A CN109713042 A CN 109713042A
- Authority
- CN
- China
- Prior art keywords
- grid
- semiconductor
- annulated column
- ring
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种场效应管和半导体器件,所述场效应管包括:一半导体环柱,其包括中空的环柱形沟道以及位于所述环柱形沟道两端的源极和漏极,且所述源极所在的半导体环柱一端和/或所述漏极所在的半导体环柱一端沿所述半导体环柱的轴线穿通;第一栅极,形成于所述环柱形沟道内,并与所述半导体环柱相互绝缘隔离,所述第一栅极通过穿通的所述半导体环柱一端向外引出;以及,第二栅极,环绕在所述环柱形沟道的外侧,并与所述半导体环柱相互绝缘隔离。本发明提供的技术方案实现了对环柱形沟道内的电场的双重控制,使得在场效应管的尺寸缩小的同时,还能提高场效应管的栅控能力和载流子浓度、减小短沟道效应,进而提升半导体器件的性能。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别涉及一种场效应管和半导体器件。
背景技术
场效应管(Field Effect Transistor,FET)是一种电压控制型半导体器件,按照摩尔定律,场效应管的尺寸在不断地缩小,到了40nm工艺节点后,平面CMOS器件出现了栅控能力不足、短沟道效应严重等问题,不能满足产业要求,此时,研发的三维器件鳍式场效应管(FinFET)通过三面栅控提高了栅控能力,减小了短沟道效应。而当半导体发展到7nm工艺节点后,沟道长度缩短到20nm以下,半导体材料输运的量子效应逐渐凸显,势必需要寻找其他途径来改善和消除量子效应带来的不利影响,此时,研发的纳米线场效应管采用围栅包围的方式,最大限度地提高了器件的栅控能力,改善了亚阈值特性。所以,从平面CMOS器件到三维FinFET器件,场效应管的尺寸不断缩小,功耗面积比大大减小,器件性能大大提高,但同时也伴随出现了栅控能力不足、短沟道效应严重等问题,对器件的性能也产生很大的影响。
因此,为了解决伴随场效应管的尺寸的缩小而出现的栅控能力不足、短沟道效应严重等问题,需要一种新的场效应管和半导体器件。
发明内容
本发明的目的在于提供一种场效应管和半导体器件,使得在场效应管的尺寸缩小的同时,还能提高场效应管的栅控能力和载流子浓度、减小短沟道效应,进而提升半导体器件的性能。
为实现上述目的,本发明提供了一种场效应管,包括:
一半导体环柱,所述半导体环柱包括中空的环柱形沟道以及位于所述环柱形沟道两端的源极和漏极,且所述源极所在的半导体环柱一端和/或所述漏极所在的半导体环柱一端沿所述半导体环柱的轴线穿通;
第一栅极,形成于所述环柱形沟道内,并与所述半导体环柱相互绝缘隔离,所述第一栅极通过穿通的所述半导体环柱一端向外引出;以及,
第二栅极,环绕在所述环柱形沟道的外侧,并与所述半导体环柱相互绝缘隔离。
可选的,当所述源极所在的半导体环柱一端和所述漏极所在的半导体环柱一端均沿所述半导体环柱的轴线穿通时,所述第一栅极能够从穿通的所述半导体环柱的两端向外引出。
可选的,所述第一栅极和所述第二栅极在所述半导体环柱以外的区域电性连接在一起,以接收同步栅控信号;或者,所述第一栅极和所述第二栅极相互独立,以接收不同的栅控信号。
可选的,所述第一栅极和所述环柱形沟道之间以及所述第二栅极和所述环柱形沟道之间通过第一介电质层和栅氧层相互绝缘隔离;所述第一栅极分别与所述源极和所述漏极之间通过第二介电质层相互绝缘隔离。
可选的,所述第一栅极和所述第二栅极的材质包括金属、金属氮化物以及多晶硅中的至少一种;所述第一介电质层的材质具有高介电常数;所述第二介电质层的材质具有低介电常数。
可选的,所述源极和所述漏极的外侧壁上还包覆有第三介电质层,所述第三介电质层包括硅氧化物层和/或具有低介电常数的介电材料层。
可选的,所述第一介电质层的相对介电常数为14~25;所述第二介电质层的相对介电常数为2~5。
可选的,所述环柱形沟道的高度大于10nm,所述环柱形沟道的厚度大于5nm;所述源极和所述漏极的高度为10nm~50nm;所述第一介电质层的厚度为1nm~2nm;所述栅氧层的厚度为0.5nm~2nm;所述第二介电质层的厚度大于5nm。
可选的,具有高介电常数的材料包括二氧化铪、二氧化钛或二氧化锆;具有低介电常数的材料包括掺碳和/或掺氟的二氧化硅。
本发明还提供了一种半导体器件,包括一衬底和本发明提供的场效应管,所述场效应管形成于所述衬底上。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的场效应管,通过包围在环柱形沟道的内侧壁的第一栅极以及包围在环柱形沟道的外侧壁的第二栅极,实现了对环柱形沟道内的电场的双重控制,使得在场效应管的尺寸缩小的同时,还能提高场效应管的栅控能力和载流子浓度、减小短沟道效应,进而提升半导体器件的性能。
2、本发明的半导体器件,由于具有本发明的所述场效应管,使得半导体器件的性能得到提高。
附图说明
图1是本发明一实施例的场效应管的三维结构示意图;
图2是图1所示的场效应管的纵向剖面示意图;
图3是图1所示的场效应管的源极处的横向截面示意图;
图4是图1所示的场效应管的环柱形沟道处的横向截面示意图。
其中,附图1~4的附图标记说明如下:
10-半导体环柱;11-环柱形沟道;12-源极;13-漏极;20-第一栅极;30-第二栅极;40-第一介电质层;50-栅氧层;60-第二介电质层;70-第三介电质层。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图1~4对本发明提出的场效应管和半导体器件作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种场效应管,参阅图1和图2,图1是本发明一实施例的场效应管的三维结构示意图,图2是图1所示的场效应管的纵向剖面示意图,从图1和图2中可看出,所述场效应管包括一半导体环柱10、第一栅极20和第二栅极30,所述半导体环柱10包括中空的环柱形沟道11以及位于所述环柱形沟道11两端的源极12和漏极13,且所述源极12所在的半导体环柱10一端和/或所述漏极13所在的半导体环柱10一端沿所述半导体环柱10的轴线穿通;所述第一栅极20形成于所述环柱形沟道11内,并与所述半导体环柱10相互绝缘隔离,所述第一栅极20通过穿通的所述半导体环柱10一端向外引出;以及,所述第二栅极30环绕在所述环柱形沟道11的外侧,并与所述半导体环柱10相互绝缘隔离。
下面参阅图1至图4详细描述本实施例提供的场效应管:
所述半导体环柱10包括中空的环柱形沟道11以及位于所述环柱形沟道11两端的源极12和漏极13,且本实施例中,所述源极12所在的半导体环柱10一端和所述漏极13所在的半导体环柱10一端均沿所述半导体环柱10的轴线穿通,此时所述源极12、所述漏极13也呈环柱形结构(也可以称为柱环结构),所述源极12、所述漏极13与所述环柱形沟道11连通,所述第一栅极20的两端可以从所述源极12和所述漏极13的中空区穿出,以用于向外引出。在本发明的其他实施例中,所述半导体柱环10也可以仅有一端穿通,即所述源极12所在的半导体环柱10一端或所述漏极13所在的半导体环柱10一端沿所述半导体环柱10的轴线穿通,即所述环柱形沟道11与穿通的所述半导体环柱10一端连通,所述第一栅极20的一端可以从穿通的所述半导体环柱10一端穿出,以用于向外引出。且当所述源极12、所述漏极13也呈环柱形结构(也可以称为柱环结构)并与所述环柱形沟道11连通时,优选地,所述源极12和所述漏极13的外侧壁不超出所述环柱形沟道11的外侧壁,所述源极12和所述漏极13的内侧壁不超出所述环柱形沟道11的内侧壁,以使得所述源极12和所述漏极13与所述第一栅极20和所述第二栅极30绝缘隔离,且有利于简化所述源极12、所述漏极13以及所述环柱形沟道11的制作工艺。而且,所述源极12和所述漏极13的外侧壁上还包覆有第三介电质层70,所述第三介电质层70包括硅氧化物层(未图示)或具有低介电常数的介电材料层(未图示),或者,所述第三介电质层70由硅氧化物层和具有低介电常数的介电材料层共同组成,以进一步保证所述源极12和所述漏极13与所述第二栅极30之间绝缘隔离。
另外,所述环柱形沟道11的材质可以包括掺杂硅;所述源极12和所述漏极13的材质可以包括锗硅或硅掺碳等,再向其掺杂P型或N型的离子,所述源极12和所述漏极13可以向所述环柱形沟道11施加相应的应力。具有高介电常数的材料可以包括二氧化铪、二氧化钛或二氧化锆等;具有低介电常数的材料可以包括掺碳或掺氟的二氧化硅,或者同时掺有碳和氟的二氧化硅等。所述半导体环柱10可以是纳米级的圆环柱,本实施例中,所述环柱形沟道11的高度大于10nm,所述环柱形沟道11的厚度大于5nm(例如为6nm、8nm等);所述源极12和所述漏极13的高度为10nm~50nm(例如为15nm、30nm、45nm等),所述源极12和所述漏极13的厚度可以大于5nm(例如为6nm、8nm等)。
所述第一栅极20形成于所述环柱形沟道11内,并与所述半导体环柱10相互绝缘隔离,所述第一栅极20的两端分别通过穿通的所述源极12一端和所述漏极13一端向外引出。所述第一栅极20的高度等于或接近等于所述环柱形沟道11的高度,也就是说,所述第一栅极20环绕在所述环柱形沟道11的内侧壁上,能够对所述环柱形沟道11的内侧壁进行全包围,从而最大限度地提高了器件的栅控能力,改善了亚阈值特性。
另外,所述第一栅极20和所述环柱形沟道11之间通过第一介电质层40和栅氧层50相互绝缘隔离;所述第一栅极20与所述源极12之间通过第二介电质层60相互绝缘隔离,所述第一栅极20与所述漏极13之间也通过所述第二介电质层60相互绝缘隔离。为了保证所述第一栅极20和所述环柱形沟道11之间的绝缘性,所述第一介电质层40的材质具有高介电常数;而且,为了减小半导体器件的寄生电容,所述第二介电质层60的材质具有低介电常数,同时,为了保证所述第一栅极20分别与所述源极12和所述漏极13之间的绝缘性,所述第二介电质层60的厚度大于所述第一介电质层40和所述栅氧层50的厚度之和,即位于所述源极12和所述漏极13内的所述第一栅极20的直径小于位于所述环柱形沟道11内的所述第一栅极20的直径。所述第一介电质层40的厚度可以为1nm~2nm(例如为1.2nm、1.5nm、1.8nm等);所述栅氧层50的厚度可以为0.5nm~2nm(例如为0.8nm、1.5nm、1.8nm等);所述第二介电质层60的厚度可以大于5nm(例如为6nm、9nm等)。由于所述第一介电质层40的材质具有高介电常数,其相对介电常数可以为14~25(例如为15、20、24等);所述第二介电质层60的材质具有低介电常数,其相对介电常数可以为2~5(例如为3、4等)。具有高介电常数的材料可以包括二氧化铪、二氧化钛或二氧化锆等;具有低介电常数的材料可以包括掺碳或掺氟的二氧化硅,或者同时掺有碳和氟的二氧化硅等。所述第一栅极20的材质可以包括金属、金属氮化物以及多晶硅中的至少一种。
所述第二栅极30环绕在所述环柱形沟道11的外侧,并与所述半导体环柱10相互绝缘隔离,其中,所述第二栅极30和所述环柱形沟道11之间通过第一介电质层40和栅氧层50相互绝缘隔离。所述第二栅极30的高度等于或者基本上等于所述环柱形沟道11的高度,也就是说,所述第二栅极30环绕在所述环柱形沟道11的外侧壁上,能够对所述环柱形沟道11的外侧壁进行全包围,从而最大限度地提高了半导体器件的栅控能力,改善了亚阈值特性。所述第二栅极30的材质可以包括金属、金属氮化物以及多晶硅中的至少一种。
本实施例中,由于所述环柱形沟道11的内侧填充有所述第一栅极20,所述环柱形沟道11的外侧环绕有所述第二栅极30,因此,能够通过所述第一栅极20和所述第二栅极30对所述环柱形沟道11内的电场实现双重的控制,同时使得所述环柱形沟道11内的电场更加均匀,进而大大提高了所述场效应管的栅控能力、减小了短沟道效应、提高了载流子浓度,从而提升了半导体器件的驱动性能。
另外,所述第一栅极20和所述第二栅极30可以在所述半导体环柱10以外的区域电性连接在一起,以接收同步栅控信号,即所述环柱形沟道11内侧的所述第一栅极20和外侧的所述第二栅极30能够对所述环柱形沟道11进行同步栅控,由此可以增强所述场效应管的栅控能力,很好地抑制短沟道效应,也可以使半导体器件的关键尺寸进一步缩小,为7纳米、5纳米技术节点甚至更小的尺寸节点的半导体器件的设计提供可能。同时,所述环柱形沟道11内侧的所述第一栅极20和外侧的所述第二栅极30的同步栅控可以使半导体器件的有效沟道宽度大大增加以及沟道内部的载流子浓度大大增加,从而大大地增强了半导体器件的驱动能力。或者,所述第一栅极20和所述第二栅极30不相互电连接,相互独立,能够接收不同的栅控信号,例如,在所述环柱形沟道11内侧的所述第一栅极20和外侧的所述第二栅极30上施加不同的栅压,由此可以分别实现对所述环柱形沟道11的栅控,实现对内部沟道的能带变化和载流子浓度的调节,以灵活实现不同阈值电压的半导体器件的需要。
综上所述,本发明提供的场效应管包括一半导体环柱,所述半导体环柱包括中空的环柱形沟道以及位于所述环柱形沟道两端的源极和漏极,且所述源极所在的半导体环柱一端和/或所述漏极所在的半导体环柱一端沿所述半导体环柱的轴线穿通;第一栅极,形成于所述环柱形沟道内,并与所述半导体环柱相互绝缘隔离,所述第一栅极通过穿通的所述半导体环柱一端向外引出;以及,第二栅极,环绕在所述环柱形沟道的外侧,并与所述半导体环柱相互绝缘隔离。本发明提供的场效应管实现了对环柱形沟道内的电场的双重控制,使得在所述场效应管的尺寸缩小的同时,还能提高所述场效应管的栅控能力、减小短沟道效应以及提高载流子浓度,进而提升半导体器件的性能。
本发明一实施例提供一种半导体器件,包括一衬底和本发明提供的场效应管,所述场效应管形成于所述衬底上。由于所述场效应管的栅控能力得到提高,且短沟道效应得到降低,使得具有所述场效应管的所述半导器件的尺寸可以进一步缩小,进而使得所述半导体器件的性能得到提高。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种场效应管,其特征在于,包括:
一半导体环柱,所述半导体环柱包括中空的环柱形沟道以及位于所述环柱形沟道两端的源极和漏极,且所述源极所在的半导体环柱一端和/或所述漏极所在的半导体环柱一端沿所述半导体环柱的轴线穿通;
第一栅极,形成于所述环柱形沟道内,并与所述半导体环柱相互绝缘隔离,所述第一栅极通过穿通的所述半导体环柱一端向外引出;以及,
第二栅极,环绕在所述环柱形沟道的外侧,并与所述半导体环柱相互绝缘隔离。
2.如权利要求1所述的场效应管,其特征在于,当所述源极所在的半导体环柱一端和所述漏极所在的半导体环柱一端均沿所述半导体环柱的轴线穿通时,所述第一栅极能够从穿通的所述半导体环柱的两端向外引出。
3.如权利要求1所述的场效应管,其特征在于,所述第一栅极和所述第二栅极在所述半导体环柱以外的区域电性连接在一起,以接收同步栅控信号;或者,所述第一栅极和所述第二栅极相互独立,以接收不同的栅控信号。
4.如权利要求1所述的场效应管,其特征在于,所述第一栅极和所述环柱形沟道之间以及所述第二栅极和所述环柱形沟道之间通过第一介电质层和栅氧层相互绝缘隔离;所述第一栅极分别与所述源极和所述漏极之间通过第二介电质层相互绝缘隔离。
5.如权利要求4所述的场效应管,其特征在于,所述第一栅极和所述第二栅极的材质包括金属、金属氮化物以及多晶硅中的至少一种;所述第一介电质层的材质具有高介电常数;所述第二介电质层的材质具有低介电常数。
6.如权利要求5所述的场效应管,其特征在于,所述源极和所述漏极的外侧壁上还包覆有第三介电质层,所述第三介电质层包括硅氧化物层和/或具有低介电常数的介电材料层。
7.如权利要求6所述的场效应管,其特征在于,所述第一介电质层的相对介电常数为14~25;所述第二介电质层的相对介电常数为2~5。
8.如权利要求7所述的场效应管,其特征在于,所述环柱形沟道的高度大于10nm,所述环柱形沟道的厚度大于5nm;所述源极和所述漏极的高度为10nm~50nm;所述第一介电质层的厚度为1nm~2nm;所述栅氧层的厚度为0.5nm~2nm;所述第二介电质层的厚度大于5nm。
9.如权利要求6所述的场效应管,其特征在于,具有高介电常数的材料包括二氧化铪、二氧化钛或二氧化锆;具有低介电常数的材料包括掺碳和/或掺氟的二氧化硅。
10.一种半导体器件,其特征在于,包括一衬底和如权利要求1至9中任一项所述的场效应管,所述场效应管形成于所述衬底上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811629396.0A CN109713042A (zh) | 2018-12-28 | 2018-12-28 | 场效应管和半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811629396.0A CN109713042A (zh) | 2018-12-28 | 2018-12-28 | 场效应管和半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109713042A true CN109713042A (zh) | 2019-05-03 |
Family
ID=66259147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811629396.0A Withdrawn CN109713042A (zh) | 2018-12-28 | 2018-12-28 | 场效应管和半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109713042A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561308A (en) * | 1994-01-18 | 1996-10-01 | Kabushiki Kaisha Toshiba | Semiconductor device including thin film transistor |
CN101944539A (zh) * | 2009-07-09 | 2011-01-12 | 北京大学 | 一种独立栅控制的纳米线场效应晶体管 |
CN103392234A (zh) * | 2011-02-28 | 2013-11-13 | 国际商业机器公司 | 硅纳米管mosfet |
-
2018
- 2018-12-28 CN CN201811629396.0A patent/CN109713042A/zh not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561308A (en) * | 1994-01-18 | 1996-10-01 | Kabushiki Kaisha Toshiba | Semiconductor device including thin film transistor |
CN101944539A (zh) * | 2009-07-09 | 2011-01-12 | 北京大学 | 一种独立栅控制的纳米线场效应晶体管 |
CN103392234A (zh) * | 2011-02-28 | 2013-11-13 | 国际商业机器公司 | 硅纳米管mosfet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8330229B2 (en) | Hybrid orientation inversion mode GAA CMOSFET | |
KR101143706B1 (ko) | 나노전자 소자 | |
US7652308B2 (en) | Semiconductor device having gate-all-around structure and method of fabricating the same | |
US8274118B2 (en) | Hybrid material accumulation mode GAA CMOSFET | |
US8350298B2 (en) | Hybrid material inversion mode GAA CMOSFET | |
US8264042B2 (en) | Hybrid orientation accumulation mode GAA CMOSFET | |
US8330228B2 (en) | Hybrid material inversion mode GAA CMOSFET | |
CN106449755A (zh) | 全门n纳米丝器件以及该器件的制造方法 | |
US8274119B2 (en) | Hybrid material accumulation mode GAA CMOSFET | |
JP2009520346A (ja) | 共存論理デバイスを有するバック・ゲート制御sramのための基板解決策 | |
US20110254058A1 (en) | Gate-All-Around CMOSFET devices | |
CN102832133B (zh) | 在体硅上制备独立双栅FinFET的方法 | |
Hook | Fully depleted devices for designers: FDSOI and FinFETs | |
TW201426980A (zh) | 半導體裝置 | |
JP2009004425A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI611579B (zh) | 具有超薄主動層之環繞式閘極場效電晶體及其製造方法 | |
CN109713042A (zh) | 场效应管和半导体器件 | |
TWI628703B (zh) | 環閘極iii-v族量子井電晶體及鍺無接面電晶體及其製造方法 | |
CN107833926B (zh) | 方筒形栅内嵌u形沟道场效应晶体管及其制造方法 | |
CN107768431B (zh) | 分立双方筒形栅内嵌u形沟道晶体管及其制造方法 | |
CN109712878A (zh) | 场效应管及半导体器件的制造方法 | |
US9077588B2 (en) | Double insulating silicon on diamond device | |
CN113169221B (zh) | 无结纳米线场效应晶体管及其制造方法 | |
CN105810741A (zh) | 一种新型p+侧墙无结场效应晶体管 | |
CN102969365A (zh) | 一种芯壳结构纳米线遂穿场效应器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190503 |
|
WW01 | Invention patent application withdrawn after publication |