CN109713038A - 一种超级结器件及制造方法 - Google Patents
一种超级结器件及制造方法 Download PDFInfo
- Publication number
- CN109713038A CN109713038A CN201711013807.9A CN201711013807A CN109713038A CN 109713038 A CN109713038 A CN 109713038A CN 201711013807 A CN201711013807 A CN 201711013807A CN 109713038 A CN109713038 A CN 109713038A
- Authority
- CN
- China
- Prior art keywords
- column
- super
- super junction
- junction
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明属于集成电路制造技术领域,提供了一种超级结器件及制造方法,本发明提供的超级结器件包括了半导体衬底、外延层、漂移区、多个超级结P柱、源区、沟道区、离子注入区、氧化物层、多晶硅栅极;所述超级结P柱为多段结构,包括多个第一超级结P柱和多个第二超级结P柱,所述第一超级结P柱与所述沟道区接触,相邻所述第一超级结P柱之间具有第一P柱距离,所述第二超级结P柱与所述外延层接触,相邻所述第二超级结P柱之间具有第二P柱距离,所述第一P柱距离小于所述第二P柱距离,本发明还提供了超级结器件的制造方法,通过设置相邻超级结P柱间的距离不同,降低了超级结器件的比导通电阻,提升了超级结器件的性能。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其涉及一种超级结器件及制造方法。
背景技术
目前,超级结器件是一种用途非常广泛的功率器件(如图1所示),其源漏两极分别位于器件的两侧,在工作时电流在器件内部垂直流通,增加了电流密度,改善了额定电流,并且其单位面积的比导通电阻也很小。超级结器件的比导通电阻包括了沟道电阻、漂移区电阻和衬底电阻,其中漂移区电阻是超级结器件的比导通电阻的重要组成部分,在击穿电压大于600V的情况下,漂移区的电阻在比导通电阻的占比超过了90%,因此,降低漂移区的比导通电阻成为降低超级结器件比导通电阻最重要的方法。更低的比导通电阻,可以在相同电阻的情况下,带来更低的芯片面积,更小的电容,更快的开关速度,更低的损耗。
发明内容
本发明的目的在于提供一种超级结器件及制造方法,用以降低超级结器件中的比导通电阻,提升超级结器件的性能。
本发明提供的超级结器件至少包括:半导体衬底、位于所述半导体衬底上的外延层、漂移区、多个超级结P柱、源区、沟道区、离子注入区、氧化物层、位于所述氧化物层上的多晶硅栅极;
所述超级结P柱为多段结构,包括多个第一超级结P柱和多个第二超级结P柱,所述第一超级结P柱与所述沟道区接触,相邻所述第一超级结P柱之间具有第一P柱距离,所述第二超级结P柱与所述外延层接触,相邻所述第二超级结P柱之间具有第二P柱距离,所述第一P柱距离小于所述第二P柱距离。
优选地,所述超级结P柱还包括多个第三超级结P柱,所述第三超级结P柱与所述第一超级结P柱、所述第二超级结P柱接触,相邻所述第三超级结P柱之间具有第三P柱距离,所述第三P柱距离大于所述第一P柱距离,所述第三P柱距离小于所述第二P柱距离。
优选地,所述第一P柱距离与所述第二P柱距离之间的差距要大于所述第二P柱距离的10%。
优选地,所述相邻超级结P柱之间的距离要大于所述超级结P柱的宽度。
优选地,所述相邻超级结P柱之间的距离小于所述超级结P柱的深度的百分之二十。
优选地,所述半导体衬底掺杂有第一导电类型元素。
优选地,所述超级结P柱掺杂有第二导电类型元素。
优选地,所述第一导电类型元素或者第二导电类型元素的选取主要根据用户实际生产中所需要的类型。
优选地,所述漂移区包括第一漂移区和第二漂移区,所述第一漂移区靠近所述多晶硅栅极,所述第一漂移区中掺杂的第一导电类型元素的浓度为第一掺杂浓度,所述第二漂移区靠近半导体衬底,所述第二漂移区中掺杂的第一导电类型元素的浓度为第二掺杂浓度,所述第一掺杂浓度是所述第二掺杂浓度的两倍。
优选地,所述第一导电类型元素为N型元素,所述第二导电类型元素为P型元素。
为了解决上述技术问题,此外,本发明提供了一种超级结器件的制造方法,包括以下步骤:
步骤一、在半导体衬底上形成外延层;
步骤二、所述外延层上生长形成漂移区;
步骤三、在所述漂移区内通过深槽刻蚀法或多次外延生长法形成多段结构的超级结P柱,所述超级结P柱包括一个或多个第一超级结P柱结构和一个或多个第二超级结P柱,相邻所述第一超级结P柱之间具有第一P柱距离,相邻所述第二超级结P柱之间具有第二P柱距离,所述第一P柱距离小于所述第二P柱距离;
步骤四、在所述漂移区上形成离子注入区、沟道区和源区,所述第一超级结P柱与所述沟道区接触,所述第二超级结P柱与所述外延层接触;
步骤五、在所述离子注入区上方形成氧化物层和多晶硅栅极。
优选地,所述多次外延生长法具体包括以下步骤:
步骤一、通过第一掩膜版在漂移区定义出超级结P柱的位置,使掩膜版将超级结P柱结构位置以外的部分遮挡;
步骤二、通过外延生长形成超级结P柱;
步骤三、通过第二掩膜版遮挡步骤二中形成的超级结P柱,继续外延生长形成漂移区;
步骤四、按照步骤一、步骤二及步骤三的顺序多次重复步骤一、步骤二、步骤三的工艺,以形成多个第一超级结P柱、第二超级结P柱。
优选地,所述深槽刻蚀法具体包括以下步骤:
步骤一、制备光刻掩膜版图案;
步骤二、将所述光刻掩膜版图案中需要刻蚀的部分在电子束下曝光;
步骤三、实施活性离子刻蚀工艺,选择性刻蚀曝光部分,在曝光部分留下深槽;
步骤四、在所述凹槽中形成超级结P柱。
优选地,相邻所述超级结P柱之间的距离小于所述超级结P柱的深度的百分之二十。
优选地,所述第一P柱距离小于所述第二P柱距离。
优选地,所述超级结P柱还包括多个第三超级结P柱,所述第三超级结P柱与所述第一超级结P柱、所述第二超级结P柱接触,相邻所述第三超级结P柱之间具有第三P柱距离,所述第三P柱距离大于所述第一P柱距离,所述第三P柱距离小于所述第二P柱距离。
优选地,所述第一P柱距离与所述第二P柱距离之间的差距要大于所述第二P柱距离的10%。
优选地,所述半导体衬底掺杂有第一导电类型元素。
优选地,所述超级结P柱掺杂有第二导电类型元素。
优选地,所述相邻超级结P柱之间的距离要大于所述超级结P柱的宽度。
优选地,所述第一导电类型元素或者第二导电类型元素的选取主要根据用户实际生产中所需要的类型。
优选地,所述漂移区包括第一漂移区和第二漂移区,所述第一漂移区靠近所述多晶硅栅极,所述第一漂移区中掺杂的第一导电类型元素的浓度为第一掺杂浓度,所述第二漂移区靠近半导体衬底,所述第二漂移区中掺杂的第一导电类型元素的浓度为第二掺杂浓度,所述第一掺杂浓度是所述第二掺杂浓度的两倍。
优选地,所述第一导电类型元素为N型元素,所述第二导电类型元素为P型元素。
优选地,相邻所述超级结P柱之间的距离要大于所述超级结P柱的宽度。
本发明提供的超级结器件及制造方法中,超级结器件中包括了半导体衬底、外延层、漂移区、多个超级结P柱、源区、沟道区、离子注入区、氧化物层、多晶硅栅极;所述超级结P柱为多段结构,包括多个第一超级结P柱和多个第二超级结P柱,所述第一超级结P柱与所述沟道区接触,相邻所述第一超级结P柱之间具有第一P柱距离,所述第二超级结P柱与所述外延层接触,相邻所述第二超级结P柱之间具有第二P柱距离,所述第一P柱距离小于所述第二P柱距离,本发明还提供了超级结器件的制造方法,采用多次外延或者深槽刻蚀的方法制造超级结器件,通过在相邻超级结P柱间形成不同超级结P柱间距离,降低了超级结器件的比导通电阻,提升了超级结器件的性能。
附图说明
图1为传统的超级结器件的结构示意图;
图2为本发明实施例一中提供的超级结器件结构示意图;
图3为本发明实施例中提供的包括有第三超级结P柱结构的超级结器件结构示意图;
图4为本发明实施例中深槽刻蚀法制造过程中形成外延层的结构示意图;
图5为本发明实施例中深槽刻蚀法制造过程中形成漂移区的结构示意图;
图6为本发明实施例中深槽刻蚀法制造过程中形成深槽的结构示意图;
图7为本发明实施例中深槽刻蚀法制造过程中形成超级结P柱的结构示意图;
图8为本发明实施例中多次外延生长法制造过程中形成第一漂移区的结构示意图;
图9为本发明实施例中多次外延生长法制造过程中形成超级结P柱的结构示意图;
图10为本发明实施例中多次外延生长法制造过程中经过多次外延生长形成超级结P柱的结构示意图;
附图标记:
1:多晶硅栅极;2:氧化物层;3:源区;
4:重掺杂区;5:沟道区;
6:第一超级结P柱;11:第二超级结P柱;
12:第三超级结P柱;7:漂移区
7a:第一漂移区;7b:第二漂移区;8:外延层;
9:半导体衬底;10:离子注入区;
13:深槽;14:掩膜版。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
本发明实施例一提供了一种超级结器件。如图2所示,本实施例中的超级结器件,可以包括:多晶硅栅极1、氧化物层2、源区3、沟道区5、第一超级结P柱6、第二超级结P柱11、第一漂移区7a、第二漂移区7b、外延层8、半导体衬底9、离子注入区10;第一超级结P柱6与沟道区5接触,第二超级结P柱11与外延层8接触,第一超级结P柱6之间具有第一P柱距离,第二超级结P柱11之间具有第二P柱距离,第一P柱距离小于所述第二P柱距离。
进一步地,所述超级结器件还包括重掺杂区4,具体地,重掺杂源区4为P型重掺杂,与沟道区5和源区3接触。
进一步地,外延层8位于半导体衬底9上,漂移区7在外延层8上方,第一超级结P柱6分布在漂移区7a中,漂移区7a靠近多晶硅栅极,第二超级结P柱11位于漂移区7b中,漂移区7b靠近半导体衬底,漂移区7a和漂移区7b通过两次外延生长分别形成不同掺杂浓度的漂移区,优选地,漂移区7a的掺杂浓度大于漂移区7b的掺杂浓度。
进一步地,漂移区7a的掺杂浓度为所述漂移区7b的掺杂浓度的两倍。在超级结器件中有一个寄生的体二极管,通常该体二极管是寄生的,不起任何作用,而在桥式电路等电路中,为了降低开关损耗,会利用该体二极管导通,导通的时候,漂移区会有大量的电子和空穴的注入,为了降低反向恢复的损耗,便需要降低电子和空穴的注入。通过增加漂移区7a的掺杂浓度,在电子的注入过程中形成势垒,可以阻止电子的注入,从而可以提减小体二极管导通过程中的电子注入,可以降低反向恢复的损耗。
半导体衬底9、外延层8、漂移区7中均掺杂有第一导电类型元素,通常漂移区7中的掺杂浓度在1e15/cm3~5e16/cm3之间,通过调改变漂移区的厚度可以调整超级结器件的击穿电压,半导体衬底9的掺杂浓度较高,其掺杂浓度大于1e19/cm3,通过高掺杂减小衬底的电阻,外延层8可以防止工艺的热过程,高掺杂的衬底的原子扩散到漂移区,造成漂移区的掺杂浓度升高,从而导致超级结器件的击穿电压降低。
进一步地,源区3掺杂有第一导电类型元素,在源区3和第一超级结P柱结构6之间根据P型元素的掺杂浓度不同可以分为沟道区5和重掺杂区4,重掺杂区4的P型掺杂浓度较高,用于形成空穴的收集区,沟道区5的掺杂浓度通常在5e13/cm3~1e14/cm3之间,通过改变掺杂剂量来调整超级结器件的阈值电压。源区3之间的漂移区注入离子形成离子注入区以降低导通电阻,在离子注入区上形成氧化物层2实现栅极和沟道的隔离,氧化物上形成多晶硅栅极1。
本实施例中的超级结器件,第二超级结P柱结构11与外延层8接触,其电位与外延层8、半导体衬底9的电位相同。
作为本发明一优选实施例,所述第二P柱距离与所述第一P柱距离之间的差距要大于所述第一P柱距离的10%。
作为本发明一优选实施例,相邻所述超级结P柱之间的距离要大于所述超级结P柱的宽度。相邻所述超级结P柱之间的距离要大于所述超级结P柱的宽度。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,第一P柱距离在4~6um之间。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,第二P柱距离在8~11um之间。
作为本发明一优选实施例,相邻所述超级结P柱之间的距离小于所述超级结P柱的深度的百分之二十。
作为本发明一优选实施例,所述第一P柱距离是所述第二P柱距离的两倍。
作为本发明一优选实施例,所述外延层8中掺杂有第一导电类型元素,所述源区3掺杂有第一导电类型元素。
作为本发明一优选实施例,所述半导体衬底9掺杂有第一导电类型元素。
作为本发明一优选实施例,所述超级结P柱掺杂有第二导电类型元素。
作为本发明一优选实施例,所述第一导电类型元素或者第二导电类型元素的选取根据用户实际生产中所需要的类型。
作为本发明一优选实施例,所述第一导电类型元素为N型元素,所述第二导电类型元素为P型元素。
基于上述各实施例,如图3所示,该实施例还可以包括多个第三超级结P柱结构,所述第三超级结P柱与所述第一超级结P柱、所述第二超级结P柱接触,相邻所述第三超级结P柱之间具有第三P柱距离,所述第三P柱距离大于所述第一P柱距离,所述第三P柱距离小于所述第二P柱距离。
作为本发明一优选实施例,超级结器件左端第一超级结P柱6与右端第一超级结P柱6左右对称,左端第二超级结P柱11与右端第二超级结P柱11左右对称。
本实施例中的超级结器件至少包括:多晶硅栅极1、氧化物层2、源区3、重掺杂区4、沟道区5、第一超级结P柱6、第二超级结P柱11、第一漂移区7a、第二漂移区7b、外延层8、半导体衬底9、离子注入区10;第一超级结P柱6与沟道区5接触,第二超级结P柱11与外延层8接触,第一超级结P柱6之间具有第一P柱距离,第二超级结P柱11之间具有第二P柱距离,第一P柱距离小于所述第二P柱距离。通过设置相邻超级结P柱间的距离不同,降低了漂移区电阻,从而降低了超级结器件中的比导通电阻,提升了超级结器件的整体性能。
本发明实施例中提供了一种超级结器件的制造方法。本实施例提供的超级结器件的制造方法包括以下步骤:
步骤一、在半导体衬底上形成外延层,具体包括:在半导体衬底上外延生长第一层的N型外延层,所述外延层的厚度和电阻率根据器件设计的要求确定,优选地,第一层的N型外延层厚度为20um;
步骤二、所述外延层上生长形成漂移区,具体包括:在第一层的N型外延层上继续外延生长形成第一层的N型漂移区,第一层的N型外延层用作第一层的N型漂移区与半导体衬底之间的缓冲层,优选地,第一层的N型漂移区厚度是20um,第一层的N型漂移区的掺杂浓度根据器件设计的要求确定;
步骤三、在所述漂移区内通过深槽刻蚀法或多次外延生长法形成多段结构的超级结P柱结构,所述超级结P柱结构包括多个第一超级结P柱和多个第二超级结P柱,相邻所述第一超级结P柱之间具有第一P柱距离,相邻所述第二超级结P柱之间具有第二P柱距离,所述第一P柱距离小于所述第二P柱距离;具体地,所述漂移区为包含了第一层的N型漂移区的多层N型漂移区,形成所述漂移区的外延次数根据具体工艺的要求确定,所述漂移区的厚度和掺杂浓度根据器件设计的要求确定,多段结构的超级结P柱结构掺杂有P型元素并分布在所述漂移区中,左端的第一超级结P柱在左端的第二超级结P柱上并与左端的第二超级结P柱接触,左端的第二超级结P柱还与外延层接触,右端的第一超级结P柱在右端的第二超级结P柱上并与右端的第二超级结P柱接触,右端的第二超级结P柱与外延层接触,其中,多段结构的超级结P柱结构掺杂的P型元素的浓度根据器件设计的要求确定。
步骤四、在所述漂移区上形成离子注入区、沟道区和源区,所述第一超级结P柱与所述沟道区接触,所述第二超级结P柱与所述外延层接触;具体地,每一个第一超级结P柱上方均为沟道区,沟道区为P型沟道,沟道区和源区之间还包括重掺杂区,所述重掺杂区为P型重掺杂区,离子注入区在相邻沟道区之间,其作用是降低导通电阻,具体地,离子注入区、沟道区和源区的掺杂浓度根据器件设计的具体要求确定。
步骤五、在所述离子注入区上方形成氧化物层和多晶硅栅极,具体地,氧化物层用来隔离多晶硅栅极和离子注入区,其厚度还决定了多晶硅栅极的耐压,氧化物层的厚度一般大于500埃,多晶硅栅极的厚度通常在3000~5000埃之间。
作为本发明一优选实施例,所述多次外延生长法具体包括以下步骤:
步骤一、通过第一掩膜版在漂移区定义出第二超级结P柱结构的位置,使第一掩膜版将第二超级结P柱结构位置以外的部分遮挡;具体地,第二超级结P柱结构的位置包括左端和右端两个位置,遮挡了第二超级结P柱结构位置以外的部分后露出外延层,直接进行外延生长;
步骤二、通过外延生长形成掺杂有P型元素的第二超级结P柱结构;具体地,在步骤一中定义的第二超级结P柱结构的位置外延生长,该外延生长在外延层上,因此第二超级结P柱结构与外延层接触,第二超级结P柱结构的掺杂浓度、深度和宽度均根据器件设计的具体要求确定;
步骤三、通过第二掩膜版遮挡步骤二中形成的第二超级结P柱结构,继续外延生长形成漂移区,该漂移区掺杂有N型元素,其浓度可以根据器件设计的具体要求确定,一般靠近半导体衬底的浓度要低一些,然后随着与半导体衬底的距离增加其漂移区掺杂浓度也随着增加,具体地,在漂移区的外延生长过程中,可以进行多次外延生长过程,每次的外延生长所掺杂的N型元素均可以根据器件的设计需要来确定;
步骤四、采用第三掩膜版定义出第一超级结P柱结构的位置,使第三掩膜版将第一超级结P柱结构的位置以外的部分遮挡,通过外延生长形成掺杂有P型元素的第一超级结器件,左端的第一超级结器件在左端的第二超级结器件的位置,右端的第一超级结器件在右端的第二超级结器件的位置,在左端的第一超级结器件位置与右端的第一超级结器件位置之间还形成有中部第一超级结器件,但是第三掩膜版与第一掩膜版不同,进一步地,第三掩膜版用于遮挡P柱结构的图案面积大于第一掩膜版中用于遮挡P柱结构的图案面积;
步骤五、采用第四掩膜版遮挡步骤三形成的第一超级结P柱结构,经过多次外延生长形成掺杂有N型元素的漂移区,具体地,左右两端第一超级结P柱结构生长于左右两端第二超级结P柱结构上方,在第一超级结P柱结构间通过外延生长形成漂移区,外延生长的次数根据工艺具体设计确定,每次外延所采用的掺杂浓度根据器件设计要求确定。
作为本发明一优选实施例,所述多次外延生长法具体包括以下步骤:
步骤一、通过第一掩膜版在漂移区定义出超级结P柱结构的位置,使掩膜版将超级结P柱结构位置以外的部分遮挡;具体地,通过第一掩膜版定义出第二超级结P柱结构的位置,其包括左端和右端两个位置,遮挡了第二超级结P柱结构位置以外的部分后露出外延层,直接进行外延生长;
步骤二、通过外延生长形成超级结P柱结构,具体地,在步骤一中定义的第二超级结P柱结构的位置外延生长,该外延生长在外延层上,因此第二超级结P柱结构与外延层接触,第二超级结P柱结构的掺杂浓度、深度和宽度均根据器件设计的具体要求确定;
步骤三、通过第二掩膜版遮挡步骤二中形成的超级结P柱结构,继续外延生长形成漂移区,该漂移区掺杂有N型元素,其浓度可以根据器件设计的具体要求确定,一般靠近半导体衬底的浓度要低一些,然后随着与半导体衬底的距离增加其漂移区掺杂浓度也随着增加,具体地,在漂移区的外延生长过程中,可以进行多次外延生长过程,每次的外延生长所掺杂的N型元素均可以根据器件的设计需要来确定;
步骤四、按照步骤一、步骤二及步骤三的顺序多次重复步骤一、步骤二、步骤三的工艺,以形成多个第一超级结P柱、第二超级结P柱。
所述按照步骤一、步骤二及步骤三的顺序多次重复步骤一、步骤二、步骤三的工艺,具体包括通过第一掩膜版在漂移区定义出二超级结P柱的位置,使掩膜版将二超级结P柱位置以外的部分遮挡,通过多次外延生长形成第二超级结P柱,然后通过第二掩膜版遮挡前述步骤形成的第一超级结P柱,继续外延生长形成漂移区;前述形成第二超级结P柱的过程中,第一超级结P柱并没有被漂移区覆盖,因此通过第三掩膜版遮挡所定义第二超级结P柱以外的部分,进行外延生长形成第一超级结P柱,左端第一超级结P柱的位置在第二超级结P柱的上方,右端第一超级结P柱在右端第二超级结P柱上方。同时,左端第一超级结P柱与右端第一超级结P柱之间还有中部第一超级结P柱,采用第四掩膜版遮挡上述第一超级结P柱的位置,进行多次外延生长形成漂移区7a。剩余步骤采用传统工艺,以形成完成的超级结器件。
作为本发明一优选实施例,所述深槽刻蚀法具体包括以下步骤:
步骤一、在漂移区上形成第一光刻掩膜版图案;所述漂移区包括第一漂移区,所述漂移区具体外延生长的次数和掺杂浓度根据工艺设计的参数确定,第一光刻掩膜版图案包括了第二超级结P柱的位置,其中包括了左端第二超级结P柱和右端第二超级结P柱;
步骤二、将第一光刻掩膜版图案中需要刻蚀的部分在电子束下曝光,定义出第二超级结P柱结构的位置;具体地,曝光使得第二超级结P柱结构的位置可以进行离子刻蚀工艺,不需要刻蚀的部分不会被刻蚀;
步骤三、实施活性离子刻蚀工艺;选择性刻蚀漂移区定义的第二超级结P柱结构的位置,在曝光部分进行刻蚀形成第一深槽,第一深槽包括左端和右端两个深槽,所述第一深槽的宽度和深度根据器件设计的要求进行确定;
步骤四、在所述第一深槽中形成掺杂有P型元素的第二超级结P柱;具体地,在步骤三刻蚀形成的深槽中,填入P型硅形成第二超级结P柱;
步骤五、形成漂移区,在漂移区上形成第二光刻掩膜版图案,将需要刻蚀的部分在电子束下曝光,定义出第一超级结P柱结构的位置;具体地,所述形成漂移区包括多次外延生长形成漂移区,每次外延生长的掺杂浓度和外延次数根据器件设计的要求进行确定;在漂移区生成第二光刻掩膜版图案,定义出第二深槽的位置,通过电子束曝光,使得第二深槽的位置可以进行刻蚀形成第一超级结P柱结构;步骤六、在第一超级结P柱结构的位置进行刻蚀工艺,形成第二深槽,在第二深槽中进行P型硅填入形成第一超级结P柱结构,左端第一超级结P柱结构的位置在左端第二超级结P柱结构的位置正上方,右端第一超级结P柱结构的位置在右端第二超级结P柱结构的位置正上方,在进行深槽刻蚀时,刻蚀的深度与步骤五中形成漂移区的深度相同,使第一超级结P柱结构与第二超级结P柱结构接触,左端第一超级结P柱结构的位置和右端第一超级结P柱结构的位置之间还有定义有中部超级结P柱结构的位置,中部超级结P柱结构的深度可以根据需要进行调整。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,相邻所述超级结P柱之间的距离小于所述超级结P柱的深度的百分之二十。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,所述第一P柱距离小于所述第二P柱距离。
作为本发明一优选实施例,在制备第一超级结器件与第二超级结器件的步骤之间,还包括形成多个第三超级结P柱的步骤,所述第三超级结P柱可以采用深槽刻蚀法或者多次外延生长法制造,位于漂移区左端的第三超级结P柱与左端第一超级结P柱、左端第二超级结P柱接触,位于漂移区右端的第三超级结P柱与右端第一超级结P柱、右端第二超级结P柱接触,相邻所述第三超级结P柱之间具有第三P柱距离,所述第三P柱距离大于所述第一P柱距离,所述第三P柱距离小于所述第二P柱距离。
作为本发明一优选实施例,采用深槽刻蚀法制备超级结器件具体包括以下步骤:
步骤一、在半导体衬底上形成N型外延层(如图4所示),N型外延层的厚度根据器件设计的参数确定;
步骤二、在N型外延层上外延生长形成第一漂移区(如图5所示),第一漂移区的厚度和掺杂浓度根据器件设计的要求确定;
步骤三、在第一漂移区定义出第二超级结P柱的位置,在第二超级结P柱的位置进行深槽刻蚀工艺,留下第二深槽(如图6所示),第二深槽包括左端第二深槽和右端第二深槽,且第二深槽的深度与第一漂移区的厚度相同,第二深槽的深度和宽度以及深槽间距离根据器件设计的要求确定;
步骤四、在深槽中进行P型硅填入形成掺杂有P型元素的第二超级结P柱(如图7所示),第二超级结P柱结构与外延层接触;
步骤五、外延生长形成漂移区,在漂移区上形成第三光刻掩膜版图案,将需要刻蚀的部分在电子束下曝光,定义出第三超级结P柱结构的位置;
步骤六、在第三超级结P柱结构的位置进行刻蚀工艺,形成深槽,在深槽中进行P型硅填入形成第三超级结P柱结构,左端第三超级结P柱结构的位置在左端第二超级结P柱结构的位置正上方,右端第三超级结P柱结构的位置在右端第二超级结P柱结构的位置正上方,在进行深槽刻蚀时,刻蚀的深度与步骤五中形成漂移区的深度相同,使第三超级结P柱结构与第二超级结P柱结构接触;
步骤七、外延生长形成漂移区,在漂移区上形成第二光刻掩膜版图案,将需要刻蚀的部分在电子束下曝光,定义出第一超级结P柱结构的位置;
步骤八、在第一超级结P柱结构的位置进行刻蚀工艺,形成深槽,在深槽中进行P型硅填入形成第一超级结P柱结构,左端第一超级结P柱结构的位置在左端第三超级结P柱结构的位置正上方,右端第一超级结P柱结构的位置在右端第三超级结P柱结构的位置正上方,在进行深槽刻蚀时,刻蚀的深度与步骤七中形成漂移区的深度相同,使第一超级结P柱结构与第三超级结P柱结构接触。
作为本发明一优选实施例,采用多次外延生长法制备超级结器件具体包括以下步骤:
步骤一、通过第一掩膜版在漂移区定义出第二超级结P柱的位置,使第一掩膜版将第二超级结P柱位置的位置遮挡,如图8所示,通过外延生长,形成第一漂移区,外延生长的次数根据工艺要求确定,第一漂移区掺杂有N型元素,第一漂移区的掺杂浓度根据器件设计的要求确定;
步骤二、通过第二掩膜版遮挡步骤一中形成的第一漂移区,进行多次外延生长形成掺杂有P型元素的第二超级结P柱,如图9所示,第二超级结P柱包括左端第二超级结P柱和右端第二超级结P柱,第二超级结P柱间的距离根据器件设计的要求确定;
步骤三、第二P柱的深度可以通过多次外延生长进行控制,如图10所示,具体包括:进行多次步骤一和步骤二的工艺,通常P柱间的距离要大于每次外延的厚度,一般至少大于外延层厚度的1.2倍;
步骤四、采用第五掩膜版定义出第三超级结P柱结构的位置,使第五掩膜版第三超级结P柱结构的位置以外的部分遮挡,通过外延生长形成掺杂有P型元素的第三超级结P柱结构,左端的第三超级结器件在左端的第二超级结器件上方的位置,右端的第三超级结器件在右端的第二超级结器件上方的位置,采用第六掩膜版遮挡形成的第三超级结P柱结构,经过外延生长形成掺杂有N型元素的漂移区。
步骤五、采用第三掩膜版定义出第一超级结P柱结构的位置,使第三掩膜版将第一超级结P柱结构的位置以外的部分遮挡,通过外延生长形成掺杂有P型元素的第一超级结器件,左端的第一超级结器件在左端的第三超级结器件上方的位置,右端的第一超级结器件在右端的第三超级结器件上方的位置,在左端的第一超级结器件位置与右端的第一超级结器件位置之间还形成有中部第一超级结器件,第三掩膜版与第一掩膜版不同,进一步地,第三掩膜版用于遮挡P柱结构的图案面积大于第一掩膜版中用于遮挡P柱结构的图案面积;
步骤四、采用第四掩膜版遮挡步骤三形成的第一超级结P柱结构,经过多次外延生长形成掺杂有N型元素的漂移区。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,所述第一P柱距离与所述第二P柱距离之间的差距要大于所述第二P柱距离的10%。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,所述半导体衬底掺杂有第一导电类型元素。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,所述超级结P柱掺杂有第二导电类型元素。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,所述相邻超级结P柱之间的距离要大于所述超级结P柱的宽度。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,所述第一导电类型元素或者第二导电类型元素的选取根据用户实际生产中所需要的类型。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,所述漂移区包括第一漂移区和第二漂移区,所述第一漂移区靠近所述多晶硅栅极,所述第一漂移区中掺杂的第一导电类型元素的浓度为第一掺杂浓度,所述第二漂移区靠近半导体衬底,所述第二漂移区中掺杂的第一导电类型元素的浓度为第二掺杂浓度,所述第一掺杂浓度是所述第二掺杂浓度的两倍。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,所述第一导电类型元素为N型元素,所述第二导电类型元素为P型元素。
作为本发明一优选实施例,本实施例方法制备的超级结器件中,相邻所述超级结P柱之间的距离要大于所述超级结P柱的宽度。
本发明提供的超级结器件及制造方法中,超级结器件中包括了半导体衬底、外延层、漂移区、多个超级结P柱、源区、沟道区、离子注入区、氧化物层、多晶硅栅极;所述超级结P柱为多段结构,包括多个第一超级结P柱和多个第二超级结P柱,所述第一超级结P柱与所述沟道区接触,相邻所述第一超级结P柱之间具有第一P柱距离,所述第二超级结P柱与所述外延层接触,相邻所述第二超级结P柱之间具有第二P柱距离,所述第一P柱距离小于所述第二P柱距离,通过设置相邻超级结P柱间的距离不同,降低了超级结器件的比导通电阻,提升了超级结器件的性能。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种超级结器件,其特征在于,至少包括:半导体衬底、外延层、漂移区、超级结P柱、源区、沟道区、离子注入区、氧化物层、多晶硅栅极;
所述超级结P柱为多段结构,包括多个第一超级结P柱和多个第二超级结P柱,所述第一超级结P柱与所述沟道区接触,相邻所述第一超级结P柱之间具有第一P柱距离,所述第二超级结P柱与所述外延层接触,相邻所述第二超级结P柱之间具有第二P柱距离,所述第一P柱距离小于所述第二P柱距离。
2.如权利要求1所述的超级结器件,其特征在于,所述超级结P柱还包括多个第三超级结P柱,所述第三超级结P柱与所述第一超级结P柱、所述第二超级结P柱接触,相邻所述第三超级结P柱之间具有第三P柱距离,所述第三P柱距离大于所述第一P柱距离,所述第三P柱距离小于所述第二P柱距离。
3.如权利要求1所述的超级结器件,其特征在于,所述第二P柱距离与所述第一P柱距离之间的差距要大于所述第一P柱距离的10%。
4.如权利要求1所述的超级结器件,其特征在于,相邻所述超级结P柱之间的距离要大于所述超级结P柱的宽度。
5.如权利要求1所述的超级结器件,其特征在于,相邻所述超级结P柱之间的距离小于所述超级结P柱的深度的百分之二十。
6.如权利要求1所述的超级结器件,其特征在于,所述漂移区包括第一漂移区和第二漂移区,所述第一漂移区靠近所述多晶硅栅极,所述第一漂移区中掺杂的第一导电类型元素的浓度为第一掺杂浓度,所述第二漂移区靠近半导体衬底,所述第二漂移区中掺杂的第一导电类型元素的浓度为第二掺杂浓度,所述第一掺杂浓度是所述第二掺杂浓度的两倍。
7.一种超级结器件的制造方法,其特征在于,包括以下步骤:
步骤一、在半导体衬底上形成外延层;
步骤二、所述外延层上生长形成漂移区;
步骤三、在所述漂移区内通过深槽刻蚀法或多次外延生长法形成多段结构的超级结P柱,所述超级结P柱包括多个第一超级结P柱和多个第二超级结P柱,所述第二超级结P柱与所述外延层接触,相邻所述第一超级结P柱之间具有第一P柱距离,相邻所述第二超级结P柱之间具有第二P柱距离,所述第一P柱距离小于所述第二P柱距离;
步骤四、在所述漂移区上形成离子注入区、沟道区和源区,所述第一超级结P柱与所述沟道区接触;
步骤五、在所述离子注入区上方形成氧化物层和多晶硅栅极。
8.如权利要求7所述的方法,其特征在于,所述多次外延生长法具体包括以下步骤:
步骤一、通过第一掩膜版在漂移区定义出超级结P柱的位置,使掩膜版将超级结P柱位置以外的部分遮挡;
步骤二、通过外延生长形成超级结P柱;
步骤三、通过第二掩膜版遮挡步骤二中形成的超级结P柱,继续外延生长形成漂移区;
步骤四、按照步骤一、步骤二及步骤三的顺序多次重复步骤一、步骤二、步骤三的工艺,以形成多个第一超级结P柱、第二超级结P柱。
9.如权利要求7所述的方法,其特征在于,所述深槽刻蚀法具体包括以下步骤:
步骤一、制备光刻掩膜版图案;
步骤二、将所述光刻掩膜版图案中需要刻蚀的部分在电子束下曝光;
步骤三、实施活性离子刻蚀工艺,形成深槽;
步骤四、在所述深槽中形成超级结P柱。
10.如权利要求9所述的方法,其特征在于,所述超级结P柱之间的距离要大于所述超级结P柱的宽度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711013807.9A CN109713038A (zh) | 2017-10-26 | 2017-10-26 | 一种超级结器件及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711013807.9A CN109713038A (zh) | 2017-10-26 | 2017-10-26 | 一种超级结器件及制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109713038A true CN109713038A (zh) | 2019-05-03 |
Family
ID=66252606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711013807.9A Pending CN109713038A (zh) | 2017-10-26 | 2017-10-26 | 一种超级结器件及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109713038A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111370469A (zh) * | 2020-04-30 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 超级结器件结构及其制造方法 |
CN112635559A (zh) * | 2019-09-24 | 2021-04-09 | 南通尚阳通集成电路有限公司 | 平面栅超结mosfet |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010032998A1 (en) * | 2000-03-17 | 2001-10-25 | Susumu Iwamoto | Super-junction semiconductor device and method of manufacturing the same |
CN1823421A (zh) * | 2003-08-20 | 2006-08-23 | 株式会社电装 | 垂直型半导体装置 |
US20060284248A1 (en) * | 2005-06-20 | 2006-12-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
CN205264709U (zh) * | 2015-12-15 | 2016-05-25 | 深圳尚阳通科技有限公司 | 一种超级结器件 |
-
2017
- 2017-10-26 CN CN201711013807.9A patent/CN109713038A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010032998A1 (en) * | 2000-03-17 | 2001-10-25 | Susumu Iwamoto | Super-junction semiconductor device and method of manufacturing the same |
CN1823421A (zh) * | 2003-08-20 | 2006-08-23 | 株式会社电装 | 垂直型半导体装置 |
US20060284248A1 (en) * | 2005-06-20 | 2006-12-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
CN205264709U (zh) * | 2015-12-15 | 2016-05-25 | 深圳尚阳通科技有限公司 | 一种超级结器件 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112635559A (zh) * | 2019-09-24 | 2021-04-09 | 南通尚阳通集成电路有限公司 | 平面栅超结mosfet |
CN111370469A (zh) * | 2020-04-30 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 超级结器件结构及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
CN103730372B (zh) | 一种可提高器件耐压的超结制造方法 | |
CN105957896B (zh) | 超结功率器件及其制造方法 | |
CN105789334B (zh) | 一种肖特基势垒半导体整流器及其制造方法 | |
CN101308848B (zh) | 半导体器件 | |
CN105470307B (zh) | 沟槽栅功率晶体管及其制造方法 | |
US20010032998A1 (en) | Super-junction semiconductor device and method of manufacturing the same | |
CN102804385A (zh) | 半导体器件 | |
CN102299072A (zh) | 沟槽型超级结器件的制作方法及得到的器件 | |
CN110291620A (zh) | 半导体装置及半导体装置的制造方法 | |
CN105118852A (zh) | 超结结构、超结mosfet及其制造方法 | |
CN105810755B (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
US7566933B2 (en) | Trench-gate semiconductor device and manufacturing method of trench-gate semiconductor device | |
CN110444471A (zh) | 一种3维分离栅沟槽电荷存储型igbt的制备方法 | |
CN104009087B (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
CN109713038A (zh) | 一种超级结器件及制造方法 | |
CN105895533A (zh) | 超结结构的制造方法 | |
CN105895671A (zh) | 超低功耗半导体功率器件及制备方法 | |
CN107785365B (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
CN111276540A (zh) | 沟槽栅功率mosfet及其制造方法 | |
CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
CN107768443A (zh) | 超结器件及其制造方法 | |
CN205564758U (zh) | 超低功耗半导体功率器件 | |
CN106876439A (zh) | 超结器件及其制造方法 | |
CN104282751A (zh) | 高集成度高迁移率源漏栅辅控型无结晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190503 |