CN109671692A - Tsv结构及tsv露头方法 - Google Patents

Tsv结构及tsv露头方法 Download PDF

Info

Publication number
CN109671692A
CN109671692A CN201811409033.6A CN201811409033A CN109671692A CN 109671692 A CN109671692 A CN 109671692A CN 201811409033 A CN201811409033 A CN 201811409033A CN 109671692 A CN109671692 A CN 109671692A
Authority
CN
China
Prior art keywords
tsv
substrate
conductive column
light sensitivity
organic insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811409033.6A
Other languages
English (en)
Inventor
戴风伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811409033.6A priority Critical patent/CN109671692A/zh
Publication of CN109671692A publication Critical patent/CN109671692A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种TSV结构及TSV露头方法。该TSV结构包括：衬底；TSV导电柱，贯穿于衬底正面和衬底背面设置，且TSV导电柱具有延伸出衬底背面的露头部分；光敏性有机绝缘层，覆盖于衬底背面并包裹露头部分，光敏性有机绝缘层具有远离衬底背面的第一表面，且光敏性有机绝缘层中具有由第一表面向TSV导电柱延伸的通孔。由于上述TSV结构中采用光敏性有机绝缘层替代了现有技术中的SiO2或SiN等绝缘介质，仅需要光刻即可实现TSV露头，从而不需要TSV刻蚀非常均匀，降低了工艺难度，并且不需要CMP工艺，工艺成本低廉。

Description

TSV结构及TSV露头方法
技术领域
本发明涉及微电子封装技术领域，具体而言，涉及一种TSV结构及TSV露头方法。
背景技术
随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的叠层封装方式以其短距离互连和高密度集成的关键技术优势，逐渐引领了封装技术发展的趋势。
前段TSV技术是把TSV导电柱做在晶圆里面的，在使用TSV导电柱进行三维集成封装时，需要对衬底进行减薄使得TSV露头，实现TSV导电柱的背面导电引出。
后续工艺一般是先用气相法沉积一层绝缘介质把晶圆背面保护起来，然后从晶圆背面进行CMP抛光工艺，对TSV导电柱上的绝缘介质进行去除以实现露头。然而TSV导电柱露出的高度并不统一，高度差异甚至超过10μm，因此需要对TSV导电柱刻蚀均匀性非常高，否则极有可能对晶圆表面造成损伤，或者导致某些区域较低的导电柱没有被成功移除绝缘介质，造成后续的互联失效，而且还需要昂贵的CMP工艺。
发明内容
本发明的主要目的在于提供一种TSV结构及TSV露头方法，以解决现有技术中的TSV露头方法易造成结构损伤或失效问题。
为了实现上述目的，根据本发明的一个方面，提供了一种TSV结构，包括：衬底；TSV导电柱，贯穿于衬底正面和衬底背面设置，且TSV导电柱具有延伸出衬底背面的露头部分；光敏性有机绝缘层，覆盖于衬底背面并包裹露头部分，光敏性有机绝缘层具有远离衬底背面的第一表面，且光敏性有机绝缘层中具有由第一表面向TSV导电柱延伸的通孔。
进一步地，沿衬底背面指向第一表面的方向上，露头部分的高度大于0.5μm。
进一步地，沿衬底背面指向第一表面的方向上，通孔的高度大于2μm。
进一步地，光敏性有机绝缘层为PI层或PBO层。
进一步地，光敏性有机绝缘层的第一表面高于TSV导电柱与通孔接触的表面。
进一步地，TSV结构还包括绝缘介质层，绝缘介质层包裹TSV导电柱。
根据本发明的另一方面，提供了一种TSV露头方法，包括以下步骤：S1，在衬底中设置TSV导电柱，使TSV导电柱贯穿衬底正面和衬底背面，且TSV导电柱的一端延伸出衬底背面形成露头部分；S2，在衬底背面形成光敏性有机绝缘层，以使光敏性有机绝缘层包裹露头部分，光敏性有机绝缘层具有远离衬底背面的第一表面；S3，在对应TSV导电柱对应的位置形成贯穿光敏性有机绝缘层的通孔。
进一步地，步骤S1包括以下步骤：S11，在衬底中形成TSV导电柱，以使TSV导电柱与衬底正面连通；S12，沿衬底背面减薄衬底，优选减薄后衬底背面至TSV导电柱之间的最短距离为10～50μm；S13，沿衬底背面刻蚀衬底，以使TSV导电柱的一端延伸出衬底背面形成露头部分，优选刻蚀后露头部分的顶部至衬底背面之间的最短距离大于0.5μm。
进一步地，TSV结构还包括绝缘介质层，步骤S11包括以下步骤：在衬底中形成TSV盲孔，以使TSV盲孔与衬底正面连通；形成覆盖于TSV盲孔底部以及TSV盲孔内壁上的绝缘介质层；在TSV盲孔中形成TSV导电柱，以使绝缘介质层包裹于TSV导电柱。
进一步地，步骤S2包括以下步骤：在衬底背面涂布形成光敏性有机绝缘层，以使光敏性有机绝缘层覆盖露头部分，优选第一表面与衬底背面之间的最短距离大于3μm；对光敏性有机绝缘层进行光刻，以使露头部分的顶部裸露，形成通孔。
进一步地，采用PI或PBO形成光敏性有机绝缘层。
应用本发明的技术方案，提供了一种TSV结构，该TSV结构包括衬底、TSV导电柱以及光敏性有机绝缘层，TSV导电柱贯穿于衬底正面和衬底背面设置，且TSV导电柱具有延伸出衬底背面的露头部分，上述光敏性有机绝缘层覆盖于衬底背面并包裹露头部分，光敏性有机绝缘层具有远离衬底背面的第一表面，且光敏性有机绝缘层中具有连通第一表面和TSV导电柱的通孔。由于上述TSV结构中采用光敏性有机绝缘层替代了现有技术中的SiO2或SiN等绝缘介质，仅需要光刻即可实现TSV露头，从而不需要TSV刻蚀非常均匀，降低了工艺难度，并且不需要CMP工艺，工艺成本低廉。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了本申请实施方式所提供的一种TSV结构的剖面结构示意图；
图2示出了在本申请实施方式所提供的TSV露头方法中，在衬底中形成TSV导电柱以使TSV导电柱与衬底正面连通后的基体剖面结构示意图；
图3示出了沿图2所示的衬底背面减薄衬底后的基体剖面结构示意图；
图4示出了沿图3所示的衬底背面刻蚀衬底以使TSV导电柱的一端延伸出衬底背面形成露头部分后的基体剖面结构示意图；
图5示出了在图4所示的衬底背面涂布形成光敏性有机绝缘层以使光敏性有机绝缘层覆盖露头部分后的基体剖面结构示意图；
图6示出了对图5所示的光敏性有机绝缘层进行光刻以使位于露头部分顶部的绝缘介质层裸露后的基体剖面结构示意图；
图7示出了去除图6所示的裸露的绝缘介质层以使露头部分的顶部裸露后的基体剖面结构示意图；
图8示出了在图7所示的通孔中以及光敏性有机绝缘层表面形成RDL导电层后的基体剖面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；110、衬底正面；120、衬底背面；20、TSV导电柱；30、绝缘介质层；40、光敏性有机绝缘层；410、通孔；50、RDL导电层；60、键合层；70、基板。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术中TSV的露头工艺对TSV导电柱刻蚀均匀性非常高，否则极有可能对晶圆表面造成损伤，或者导致某些区域较低的导电柱没有被成功移除绝缘介质，造成后续的互联失效，而且还需要昂贵的CMP工艺。
本发明的发明人针对上述问题进行研究，提出了一种TSV结构，如图1所示，包括衬底10、TSV导电柱20和光敏性有机绝缘层40，TSV导电柱20贯穿于衬底正面110和衬底背面120设置，且TSV导电柱20具有延伸出衬底背面120的露头部分：光敏性有机绝缘层40覆盖于衬底背面120并包裹露头部分，光敏性有机绝缘层40具有远离衬底背面120的第一表面，且光敏性有机绝缘层40中具有由第一表面向TSV导电柱20延伸的通孔410。
在本发明的上述TSV结构中由于采用光敏性有机绝缘层替代了现有技术中的SiO2或SiN等绝缘介质，仅需要光刻即可实现TSV露头，从而不需要TSV刻蚀非常均匀，降低了工艺难度，并且不需要CMP工艺，工艺成本低廉。
在本发明的上述TSV结构中，为了更为有效地实现TSV导电柱的背面导电引出，优选地，沿衬底背面120指向第一表面的方向上，露头部分的高度大于0.5μm；并且，优选地，光敏性有机绝缘层40的第一表面高于TSV导电柱20与通孔410接触的表面；更为优选地，沿衬底背面120指向第一表面的方向上，通孔410的高度大于2μm。
在本发明的上述TSV结构中，衬底10可以为硅晶圆；本领域技术人员可以根据现有技术对上述TSV导电柱20的种类进行合理选取；本领域技术人员也可以根据现有技术对上述光敏性有机绝缘层40的种类进行合理选取，为了提高形成上述光敏性有机绝缘层40的光刻效率，优选地，该光敏性有机绝缘层40为PI层或PBO层。
优选地，本发明的上述TSV结构还包括绝缘介质层30，绝缘介质层30包裹TSV导电柱20，如图1所示。本领域技术人员可以根据现有技术对上述绝缘介质层30的种类进行合理选取，如氧化硅、氮化硅等无机氧化物层。
根据本发明的另一方面，还提供了一种TSV露头方法，如图2至图7所示，包括以下步骤：S1，在衬底中设置TSV导电柱20，使TSV导电柱20贯穿衬底正面110和衬底背面120，且TSV导电柱20的一端延伸出衬底背面120形成露头部分；S2，在衬底背面120形成光敏性有机绝缘层40，以使光敏性有机绝缘层40包裹露头部分，光敏性有机绝缘层40具有远离衬底背面120的第一表面；S3，在对应TSV导电柱20对应的位置形成贯穿光敏性有机绝缘层40的通孔410。
下面将更详细地描述根据本发明提供的TSV露头方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：在衬底中设置TSV导电柱20，使TSV导电柱20贯穿衬底正面110和衬底背面120，且TSV导电柱20的一端延伸出衬底背面120形成露头部分，如图2至图4所示。
在一种优选的实施方式中，上述步骤S1包括以下步骤：S11，在衬底10中形成TSV导电柱20，以使TSV导电柱20与衬底正面110连通，如图2所示；S12，沿衬底背面120减薄衬底10，如图3所示；S13，沿衬底背面120刻蚀衬底10，以使TSV导电柱20的一端延伸出衬底背面120形成露头部分，如图4所示。
在上述优选的实施方式中，该TSV结构还可以包括绝缘层，此时，更为优选地，上述步骤S11包括以下步骤：在衬底10中形成TSV盲孔，以使TSV盲孔与衬底正面110连通；形成覆盖于TSV盲孔底部以及TSV盲孔内壁上的绝缘介质层30；在TSV盲孔中形成TSV导电柱20，以使绝缘介质层30包裹于TSV导电柱20，如图2所示。
在上述步骤S11之后，上述步骤S1还可以包括以下步骤：采用临时键合工艺将衬底正面110通过键合层60与基板70连接，以得到TSV转接板，如图2所示。本领域技术人员可以根据现有技术对上述键合层60和基板70的种类进行合理选取，上述基板70可以为玻璃基板。
在上述优选的实施方式中，为了保证通过后续刻蚀步骤能够更为有效地使TSV导电柱20露头，更为优选地，减薄后衬底背面120至TSV导电柱20之间的最短距离为10～50μm；并且，为了更为有效地实现TSV导电柱的背面导电引出，更为优选地，刻蚀后露头部分的顶部至衬底背面120之间的最短距离大于0.5μm。
在完成上述步骤S1之后，执行步骤S2：在衬底背面120形成光敏性有机绝缘层40，以使光敏性有机绝缘层40包裹露头部分，光敏性有机绝缘层40具有远离衬底背面120的第一表面，如图5所示。
在一种优选的实施方式中，上述步骤S2包括以下步骤：在衬底背面120涂布形成光敏性有机绝缘层40，以使光敏性有机绝缘层40覆盖露头部分；对光敏性有机绝缘层40进行光刻，以使露头部分的顶部裸露，形成通孔410，如图6所示。
在上述优选的实施方式中，为了更为有效地实现TSV导电柱的背面导电引出，更为优选地，光敏性有机绝缘层40的第一表面与衬底背面120之间的最短距离大于3μm。本领域技术人员可以根据现有技术对上述光敏性有机绝缘层40的种类进行合理选取，为了提高形成上述光敏性有机绝缘层40的光刻效率，更为优选地，采用PI或PBO形成光敏性有机绝缘层40。
在完成上述步骤S2之后，执行步骤S3：在对应TSV导电柱20对应的位置形成贯穿光敏性有机绝缘层40的通孔410，如图6和图7所示。可以采用刻蚀工艺在上述光敏性有机绝缘层40中形成上述通孔410。
上述步骤S3可以包括以下步骤：首先，对光敏性有机绝缘层40进行光刻以使位于露头部分顶部的绝缘介质层30裸露，以在光敏性有机绝缘层40中形成通孔410，如图6所示；然后，进一步刻蚀去除上述通孔410中裸露的绝缘介质层30以使露头部分的顶部裸露，使通孔410贯穿光敏性有机绝缘层40并与TSV导电柱连通，如图7所示。
在上述步骤S3之后，本发明的上述TSV露头方法还可以包括以下步骤：在上述通孔410中以及上述光敏性有机绝缘层40表面形成RDL导电层50，以使RDL导电层50通过上述通孔410与TSV导电柱20连接，从而完成TSV背面露头工艺，如图8所示。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
由于上述TSV结构中采用光敏性有机绝缘层替代了现有技术中的SiO2或SiN等绝缘介质，仅需要光刻即可实现TSV露头，从而不需要TSV刻蚀非常均匀，降低了工艺难度，并且不需要CMP工艺，工艺成本低廉。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种TSV结构，其特征在于，包括：
衬底(10)；
TSV导电柱(20)，贯穿于所述衬底正面(110)和所述衬底背面(120)设置，且所述TSV导电柱(20)具有延伸出所述衬底背面(120)的露头部分；
光敏性有机绝缘层(40)，覆盖于所述衬底背面(120)并包裹所述露头部分，所述光敏性有机绝缘层(40)具有远离所述衬底背面(120)的第一表面，且所述光敏性有机绝缘层(40)中具有由所述第一表面向所述TSV导电柱(20)延伸的通孔(410)。
2.根据权利要求1所述的TSV结构，其特征在于，沿所述衬底背面(120)指向所述第一表面的方向上，所述露头部分的高度大于0.5μm。
3.根据权利要求1所述的TSV结构，其特征在于，沿所述衬底背面(120)指向所述第一表面的方向上，所述通孔(410)的高度大于2μm。
4.根据权利要求1所述的TSV结构，其特征在于，所述光敏性有机绝缘层(40)为PI层或PBO层。
5.根据权利要求1所述的TSV结构，其特征在于，所述光敏性有机绝缘层(40)的所述第一表面高于所述TSV导电柱(20)与所述通孔(410)接触的表面。
6.根据权利要求1至5中任一项所述的TSV结构，其特征在于，所述TSV结构还包括绝缘介质层(30)，所述绝缘介质层(30)包裹所述TSV导电柱(20)。
7.一种TSV露头方法，其特征在于，包括以下步骤：
S1，在衬底中设置TSV导电柱(20)，使所述TSV导电柱(20)贯穿衬底正面(110)和衬底背面(120)，且所述TSV导电柱(20)的一端延伸出所述衬底背面(120)形成露头部分；
S2，在所述衬底背面(120)形成光敏性有机绝缘层(40)，以使所述光敏性有机绝缘层(40)包裹所述露头部分，所述光敏性有机绝缘层(40)具有远离所述衬底背面(120)的第一表面；
S3，在对应所述TSV导电柱(20)对应的位置形成贯穿所述光敏性有机绝缘层(40)的通孔(410)。
8.根据权利要求7所述的TSV露头方法，其特征在于，所述步骤S1包括以下步骤：
S11，在所述衬底(10)中形成TSV导电柱(20)，以使所述TSV导电柱(20)与所述衬底正面(110)连通；
S12，沿所述衬底背面(120)减薄所述衬底(10)，优选减薄后所述衬底背面(120)至所述TSV导电柱(20)之间的最短距离为10～50μm；
S13，沿所述衬底背面(120)刻蚀所述衬底(10)，以使所述TSV导电柱(20)的一端延伸出所述衬底背面(120)形成所述露头部分，优选刻蚀后所述露头部分的顶部至所述衬底背面(120)之间的最短距离大于0.5μm。
9.根据权利要求8所述的TSV露头方法，其特征在于，所述TSV结构还包括绝缘介质层(30)，所述步骤S11包括以下步骤：
在所述衬底(10)中形成TSV盲孔，以使所述TSV盲孔与所述衬底正面(110)连通；
形成覆盖于所述TSV盲孔底部以及所述TSV盲孔内壁上的所述绝缘介质层(30)；
在所述TSV盲孔中形成所述TSV导电柱(20)，以使所述绝缘介质层(30)包裹于所述TSV导电柱(20)。
10.根据权利要求7所述的TSV露头方法，其特征在于，所述步骤S2包括以下步骤：
在所述衬底背面(120)涂布形成所述光敏性有机绝缘层(40)，以使所述光敏性有机绝缘层(40)覆盖所述露头部分，优选所述第一表面与所述衬底背面(120)之间的最短距离大于2μm；
对所述光敏性有机绝缘层(40)进行光刻，以使所述露头部分的顶部裸露，形成所述通孔(410)。
11.根据权利要求7所述的TSV露头方法，其特征在于，采用PI或PBO形成所述光敏性有机绝缘层(40)。
CN201811409033.6A 2018-11-23 2018-11-23 Tsv结构及tsv露头方法 Pending CN109671692A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811409033.6A CN109671692A (zh) 2018-11-23 2018-11-23 Tsv结构及tsv露头方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811409033.6A CN109671692A (zh) 2018-11-23 2018-11-23 Tsv结构及tsv露头方法

Publications (1)

Publication Number Publication Date
CN109671692A true CN109671692A (zh) 2019-04-23

Family

ID=66142233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811409033.6A Pending CN109671692A (zh) 2018-11-23 2018-11-23 Tsv结构及tsv露头方法

Country Status (1)

Country Link
CN (1) CN109671692A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690163A (zh) * 2019-10-12 2020-01-14 上海先方半导体有限公司 半导体器件及其制作方法
CN112397445A (zh) * 2020-11-17 2021-02-23 联合微电子中心有限责任公司 Tsv导电结构、半导体结构及制备方法
US12009324B2 (en) 2020-07-21 2024-06-11 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115066A1 (en) * 2007-11-05 2009-05-07 Samsung Electronics Co., Ltd. Metal wiring layer and method of fabricating the same
CN103219281A (zh) * 2013-05-03 2013-07-24 华进半导体封装先导技术研发中心有限公司 一种tsv背面露头工艺
CN103258789A (zh) * 2013-04-17 2013-08-21 华中科技大学 一种通孔互联结构的制作方法及其产品
CN104952720A (zh) * 2015-07-14 2015-09-30 华进半导体封装先导技术研发中心有限公司 一种高度可控的导电柱背部露头的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115066A1 (en) * 2007-11-05 2009-05-07 Samsung Electronics Co., Ltd. Metal wiring layer and method of fabricating the same
CN103258789A (zh) * 2013-04-17 2013-08-21 华中科技大学 一种通孔互联结构的制作方法及其产品
CN103219281A (zh) * 2013-05-03 2013-07-24 华进半导体封装先导技术研发中心有限公司 一种tsv背面露头工艺
CN104952720A (zh) * 2015-07-14 2015-09-30 华进半导体封装先导技术研发中心有限公司 一种高度可控的导电柱背部露头的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690163A (zh) * 2019-10-12 2020-01-14 上海先方半导体有限公司 半导体器件及其制作方法
CN110690163B (zh) * 2019-10-12 2022-04-19 上海先方半导体有限公司 半导体器件及其制作方法
US12009324B2 (en) 2020-07-21 2024-06-11 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming semiconductor structure
CN112397445A (zh) * 2020-11-17 2021-02-23 联合微电子中心有限责任公司 Tsv导电结构、半导体结构及制备方法
CN112397445B (zh) * 2020-11-17 2023-08-01 联合微电子中心有限责任公司 Tsv导电结构、半导体结构及制备方法

Similar Documents

Publication Publication Date Title
US9997497B2 (en) Through silicon via structure
CN104425453B (zh) 3dic互连装置和方法
US8283207B2 (en) Methods for forming through-substrate conductor filled vias, and electronic assemblies formed using such methods
CN103545275B (zh) 硅通孔封装结构及形成方法
US20070218678A1 (en) Method of manufacturing wafer level stack package
CN109671692A (zh) Tsv结构及tsv露头方法
CN101740484A (zh) 形成穿透硅通孔的方法
TW201230279A (en) Integrated circuit device and method of forming the same
JP2011527512A (ja) 半導体素子の製造方法および半導体素子
CN108807347A (zh) 半导体结构及其制造方法
US20160372372A1 (en) Backside contact to final substrate
US20200075482A1 (en) Semiconductor device and manufacturing method thereof
CN106019640A (zh) 半导体装置以及其制造方法
CN103137566A (zh) 用于形成集成电路的方法
WO2021159588A1 (zh) 一种键合结构及其制造方法
CN104733398A (zh) 一种晶圆三维集成引线工艺
CN103943605B (zh) 基于超薄玻璃的封装结构及方法
CN104332455A (zh) 一种基于硅通孔的片上半导体器件结构及其制备方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
CN104966695A (zh) 一种tsv背部露头的形成方法
CN102496579B (zh) 一种在转接板上实现电绝缘的方法
US20220375892A1 (en) Chip packaging method and chip packaging structure
CN105321904B (zh) 半导体装置
CN103904039B (zh) 超薄凹式玻璃基板的封装结构及方法
CN106960813A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190423