CN109670255B - 一种时序参数聚类的典型仿真条件推荐方法 - Google Patents

一种时序参数聚类的典型仿真条件推荐方法 Download PDF

Info

Publication number
CN109670255B
CN109670255B CN201811601063.7A CN201811601063A CN109670255B CN 109670255 B CN109670255 B CN 109670255B CN 201811601063 A CN201811601063 A CN 201811601063A CN 109670255 B CN109670255 B CN 109670255B
Authority
CN
China
Prior art keywords
simulation
parameter set
path
time sequence
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811601063.7A
Other languages
English (en)
Other versions
CN109670255A (zh
Inventor
江荣贵
郭超
石华俊
陈彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Huada Empyrean Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Empyrean Software Co Ltd filed Critical Huada Empyrean Software Co Ltd
Priority to CN201811601063.7A priority Critical patent/CN109670255B/zh
Publication of CN109670255A publication Critical patent/CN109670255A/zh
Application granted granted Critical
Publication of CN109670255B publication Critical patent/CN109670255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种时序参数聚类的典型仿真条件推荐方法,包括以下步骤:构建运行条件集、路径参数集和单元参数集;将所述路径参数集和所述单元参数集进行Z‑score归一化,并进行统计分析提取典型统计参量;进行ISODATA聚类分析得到所述路径参数集和所述单元参数集对应的聚类类别;建立监督分类模型,确定电路不同的工作模式所对应的仿真条件边界。本发明在多仿真条件下获取电路关键路径和内部单元相关的时序参数构建样本数据集,通过ISODATA聚类算法完成时序参数的归类和筛选,并定位到典型的仿真运行条件推荐给用户,加快电路时序验证及分析过程,进而缩短芯片设计周期。

Description

一种时序参数聚类的典型仿真条件推荐方法
技术领域
本发明涉及EDA设计领域,特别涉及一种时序参数聚类的典型仿真条件推荐方法。
背景技术
EDA工具通过调用标准单元库(Standard Cell Library)完成芯片的物理设计,时序库(Timing Library)则是在静态时序分析(Static Timing Analysis,STA)时以二维表的形式记录单元库中的单元延迟信息。EDA工具在芯片物理实施时的时序验证及分析过程中,电路基本单元延迟参数是通过该库直接获取或插值计算得到的。同时,电路互连线RC参数对整个电路的时序影响也不容忽视。随着工艺水平和设计要求的不断提高,引入多端角-多模式(Multi-Corner Multi-mode,MCMM)技术,针对芯片不同的工作环境和工作模式进行组合作为SPICE仿真(即Simulation program with integrated circuit emphasis,仿真电路模拟器,为最普遍的电路级模拟程序,各软件厂商提供了VSPICE、HSPICE和PSPICE等大同小异的SPICE软件版本,均采用了Berkeley大学开发的spice模拟算法)的模型参数,以实现多条件运行情况下的电路时序分析和检查。在同步电路时序设计过程中,时序约束(Timing Constraints)对芯片的物理设计和时序设计起到了指导作用,是检验芯片时序是否收敛的基准。通过STA得到的时序结果可以针对标准单元库中的特定PVT(Process,Voltage和Temperature)下的SPICE仿真时序结果完成校准。在典型PVT条件下引入电路老化时间(Aging Time)作为SPICE电路仿真模型参数,能够更加真实地求解电路关键路径内部各单元的时序参数,有效解决了STA在芯片设计发展过程中的限制。但SPICE电路仿真一般耗时较长,并且每一次仿真解算的时序参数无法反标到电路各单元,供后续STA电路分析循环使用,该重复仿真过程增加了芯片设计的周期。同时,大量仿真条件下的SPICE仿真时序参数其信息冗余度较大,缺乏典型性,从而阻碍了后续电路时序验证及分析过程。
电路时序分析主要通过在电路关键路径及其内部单元两个层次上计算得到的时序参数完成相关分析,其中单一路径可能包含多个不同的单元,而不同路径也可能包含相同的单元。无论是哪个层次,在多仿真条件下获得的时序参数可以构建有效的样本数据集,并通过经典机器学习算法(如分类、聚类等)完成仿真时序参数数据集的归类和筛选,并定位到典型的仿真运行条件推荐给用户,加快电路时序验证及分析过程。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种时序参数聚类的典型仿真条件推荐方法,在多仿真条件下获取电路关键路径和内部单元相关的时序参数构建样本数据集,通过ISODATA聚类算法完成时序参数的归类和筛选,并定位到典型的仿真运行条件推荐给用户,加快电路时序验证及分析过程,进而缩短芯片设计周期。
为实现上述目的,本发明提供的时序参数聚类的典型仿真条件推荐方法,包括以下步骤:
1)构建运行条件集、路径参数集和单元参数集;
2)将所述路径参数集和所述单元参数集进行Z-score归一化,并进行统计分析提取典型统计参量;
3)进行ISODATA聚类分析得到所述路径参数集和所述单元参数集对应的聚类类别;
4)建立监督分类模型,确定电路不同的工作模式所对应的仿真条件边界。
进一步地,在所述步骤1)中,依据仿真电路拓扑结构和仿真任务层次结构,选择仿真任务真子集和仿真时序参数真子集分别构建运行条件集和路径参数集或单元参数集;
路径参数集或单元参数集的构建吻合于同一仿真任务层次结构,其中前3层对应于多条路径和多个单元,后2层则对应于一条路径或一个单元,具体步骤为:
以电路实际的SPICE仿真运行条件构建运行条件集;
针对所有的SPICE仿真条件向量完成电路的SPICE仿真,解算该电路关键路径及内部单元的时序参数;
以关键路径或关键单元作为研究对象,综合其在所有仿真运行条件下的时序参数构建数据样本集;所述数据样本集,包括路径参数集和单元参数集,分别构建一个R4和R3的欧式样本空间,其路径参数集向量和单元参数集向量分别为该样本空间中的特征向量。
进一步地,所述运行条件集,包括,Process、Voltage、Temperature和Aging Time。
进一步地,所述路径参数集,包括,launch clock path delay、data path delay、capture clock path delay和path slack;所述单元参数集,包括,increment delay、transition time和arrival time。
进一步地,在所述步骤2)中,将路径参数集和单元参数集进行Z-score归一化,统计分析提取典型统计参量;参考时序库以及时序约束,确定ISODATA聚类模型的初始条件,所述典型统计参量包括总数、最大值、最小值、均值、最小特征距离、最大特征距离。
进一步地,所述步骤3),进一步包括,按照最小距离原则选择每一类别中距离类别中心最近的时序参数样本作为该类的时序参数代表,其对应的仿真条件作为电路典型工作模式下的运行条件。
进一步地,所述步骤4),进一步包括,利用聚类结果标签作为对应运行条件集的样本标签,建立监督分类模型,用于针对新仿真条件预测其对应电路时序状态,同时确定电路不同的工作模式所对应的仿真条件边界,用于电路在新仿真条件下的时序状态预测和异常情况检测。
更进一步地,对新样本完成SPICE仿真后,可将新的仿真条件和仿真时序参数分别纳入运行条件集和路径参数集、单元参数集,更新优化聚类模型和分类模型,进一步获取更具典型仿真运行条件子集。
为实现上述目的,本发明还提供一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述的时序参数聚类的典型仿真条件推荐方法的步骤。
本发明的技术方案具有如下优点:
1)利用仿真前后的参数分别构建了OCS、PPS和CPS,并采用Z-Score法则对PPS及CPS进行规范化处理,平衡各时序参数的影响。并通过分析PPS及CPS反向定位典型的运行条件子集
Figure BDA0001922509810000042
Figure BDA0001922509810000041
则将代表一类典型的电路工作模式;
2)采用ISODATA聚类算法实现SPICE仿真时序参数集PPS和CPS的时序冗余信息凝聚。聚类分析后可融入时序约束规则快速定位到有时序违规的异常类,进而加快时序验证和分析过程,有效缩短芯片设计周期;
3)将PPS和CPS聚类产生的类别标签用于OCS的监督分类,以达到快速区分及预测后续仿真运行条件下的电路工作模式。同时将新增的仿真条件用于聚类和分类模型的更新优化过程,不断提高聚类模型和分类模型的精度。
4)新增仿真任务后,将其仿真运行条件和仿真时序参数用于聚类模型和分类模型的更新优化,直至模型收敛,最终获得稳定且准确的典型仿真条件推荐结果。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的时序参数聚类的典型仿真条件推荐方法的流程图;
图2为根据本发明的实施方式的仿真任务层次结构的示意图;
图3为根据本发明的实施方式的仿真时序参数聚类分析框图;
图4为根据本发明的实施方式的仿真时序状态预测及机器学习模型更新的示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图1为根据本发明的时序参数聚类的典型仿真条件推荐方法的流程图,下面将参考图1,对本发明的时序参数聚类的典型仿真条件推荐方法进行详细描述。
首先,在步骤101,构建运行条件集(Operating Conditions Set,OCS)、路径参数集(Path Parameter Set,PPS)和单元参数集(Cell Parameter Set,CPS)。
图2为根据本发明的实施方式的仿真任务层次结构的示意图。如图2所示,展示了一般情况下仿真任务(Simulation Task)的层次结构剖析图,对于
Figure BDA0001922509810000051
对应于一个特定的仿真任务。依据MCMM技术的发展,每一个仿真任务可能包含多个场景(Scenarios)。同时,每一个场景由包含一个或多个路径组(Path Groups)构成,每一路径组包含一条或多条路径(Paths,data path或clock path),而每条路径都会经过一到多个单元(Cells)。按照该层级结构而言,可按照Simulation Task、Scenarios和Path Groups前三层所分别包含的Paths和Cells的仿真时序参数构建PPS以及CPS,再通过ISODATA聚类分析电路整体或电路区域的时序状态;而针对Paths和Cells层级,则选择同一条Path或同一个Cell的仿真时序参数构建PPS以及CPS,并通过ISODATA聚类分析电路局部的时序状态。即通过构建与仿真任务层级结构所对应的PPS和CPS,可实现电路不同层级结构的时序验证即分析。同时各个层次之间具有清晰的“包含与构成”的主次依赖关系,结合已有的时序约束原则,可逐层次对电路的时序状态实现更清晰更全面的分析掌控。
在该步骤中,依据仿真电路拓扑结构和仿真任务层次结构,选择合理的仿真任务真子集和仿真时序参数真子集分别构建OCS和PPS、CPS(其中PPS和CPS至少构建一个),以研究电路整体或局部在各个工作模式下的时序状态特征。具体步骤为:
1)以电路实际的SPICE仿真运行条件构建运行条件集(Operating ConditionsSet,OCS),OCS包括:过程(Process)、电压(Voltage)、温度(Temperature)和老化时间(Aging Time)等多个参数。
2)对1)中所有的SPICE仿真条件向量完成电路的SPICE仿真,解算该电路关键路径及内部单元的时序参数;
3)以关键路径或关键单元作为研究对象,综合其在所有仿真运行条件下的时序参数构建数据样本集,其中路径参数集(Path Parameter Set,PPS)包括,launch路径时钟延迟(launch clock path delay)、data路径延迟(data path delay)、capture时钟路径延迟(capture clock path delay)和时序路径松弛(timing path slack);所述单元参数集,包括增量延迟(incremental delay)、迁移时间(transition time)和到达时间(arrivaltime),分别构建一个R4和R3的欧式样本空间,其PPS向量和CPS向量分别为该样本空间中的特征向量。
需注意,构建的时序参数集包含电路层级信息。PPS和CPS的构建需要吻合于同一仿真任务层次结构,其中前3层可能对应于多条路径和多个单元,后2层则对应于一条路径或一个单元(单一路径也可能包含多个单元)。
在步骤102,将PPS和CPS进行Z-score归一化,统计分析提取典型统计参量。
在该步骤中,将PPS和CPS进行Z-score归一化,需要针对不同的path或cell分别进行统计分析提取典型统计参量,如总数,最大值、最小值、均值、最小特征距离、最大特征距离,参考时序库以及时序约束确定ISODATA聚类模型的初始条件。
在该步骤中,为了平衡各个时序特征参数的贡献,采用Z-score特征归一化法则对各参数进行规范化,使得所有path或cell的时序特征参数均服从标准正态分布N(0,1)。
在步骤103,ISODATA聚类分析得到PPS和CPS对应的聚类类别。
首先对ISODATA进行介绍,ISODATA,即Iterative Self-organizing DataAnalysis Techniques Algorithm,迭代自组织数据分析算法,是在K-means聚类算法的基础上,增加对聚类结果“合并”和“***”两个操作,并设定算法运行控制参数的一种聚类算法。其中,迭代参数和迭代次数的选择都对聚类结果有影响。
通过ISODATA聚类去除大量仿真时序参数的冗余信息,使得相似性较强的时序参数归并为同一类,建立筛选规则以定位到合适的时序参数和运行条件作为典型代表推荐给用户,用于时序验证和异常检测。具体地,在该步骤中,ISODATA聚类分析得到时序参数集PPS和CPS对应的聚类类别,按照最小距离原则选择每一类别中距离类别中心最近的时序参数样本作为该类的时序参数代表,其对应的仿真条件作为电路典型工作模式下的运行条件。也就是说,将距离各聚类中心最近的时序特征向量所对应的仿真运行条件参数作为该电路在某一典型工作模式下的运行条件代表,即聚类结果中各类所包含的仿真电路时序状态均属于典型运行条件下的电路典型工作模式。
图3为根据本发明的实施方式的仿真时序参数聚类分析框图。如图3所示,给出了SPICE仿真时序参数集PPS和CPS聚类分析的过程,引入时序约束有助于ISODATA聚类模型的合理初始化,并对聚类结果进行解释以分析各个类别的典型电路工作模式。按照最小距离原则从每一个聚类类别中抽离出距离该类中心最近的仿真时序参数作为代表,进行时序验证和分析;该代表参数映射对应的仿真条件构成典型运行条件子集
Figure BDA0001922509810000071
通过对时序参数集PPS和CPS采用Z-score归一化和ISODATA聚类分析,旨在将具有相似特性的时序参数归并到同一类别,去除大量冗余信息,筛选典型时序参数代表用作时序验证和分析,以缩短芯片设计周期。
在该步骤中,采用ISODATA聚类算法对所有的特征样本完成聚类,其初始条件可根据时序库及相关时序约束,联合PPS或CPS的统计结果共同决定。
在步骤104,建立监督分类模型,确定电路不同的工作模式所对应的仿真条件边界。
在该步骤中,利用聚类结果标签作为对应OCS的样本标签,建立针对新仿真条件预测其对应电路时序状态的监督分类模型,同时确定电路不同的工作模式所对应的仿真条件边界,有利于电路在新仿真条件下的时序状态预测和异常情况检测。
图4为根据本发明的实施方式的仿真时序状态预测及机器学习模型更新的示意图。如图4所示,通过仿真时序参数的ISODATA聚类标签,还可建立监督分类模型对后续仿真条件所对应电路时序参数状态进行预测和区分。将已有的仿真条件集OCS联合聚类标签建立监督学习模型,从而对新仿真条件下电路的SPICE仿真时序状态进行预判,其验证过程可通过SPICE仿真以及时序约束完成。由于聚类、分类等机器学习模型对样本的依赖性较大,其精度与样本的独立性、典型性和可分性密切相关,故在新样本完成SPICE仿真后,可将新的仿真条件和仿真时序参数分别纳入OCS和PPS、CPS,进而实现聚类模型和分类模型的更新优化,进一步获取更具典型仿真运行条件子集Ω’。
当有新的仿真任务创建时,可通过建立的监督分类模型对该仿真条件对应的电路时序状态进行预判,并通过SPICE仿真进行验证;若是重复的仿真条件,可通过已有数据建立查找表的方式直接查找对该条件所对应的电路时序状态,无须再进行SPICE仿真。同时,新的仿真运行条件和仿真时序参数可用于更新OCS和PPS、CPS,并重复步骤102-104对ISODATA聚类模型和监督分类模型实现更新优化,得到更典型的仿真运行条件子集和更准确的仿真条件区分边界。即,为了快速区分和预测后续仿真运行条件下该电路的工作模式,可对步骤101中构建的仿真运行条件参数集和其对应的时序参数聚类结果进行监督分类学习,同时新增的仿真条件还可用于聚类模型和分类模型的更新优化,进一步获取更典型的仿真运行条件推荐给用户。
二次利用ISODATA聚类分析结果,建立经典监督分类模型对仿真运行条件参数集OCS进行区分,确定不同电路工作模式下的仿真条件边界,加快电路后续仿真任务的时序验证和分析。
本发明还提供了一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述的时序参数聚类的典型仿真条件推荐方法的步骤,所述时序参数聚类的典型仿真条件推荐方法参见前述部分的介绍,不再赘述。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种时序参数聚类的典型仿真条件推荐方法,其特征在于,包括以下步骤:
1)构建运行条件集、路径参数集和单元参数集;所述运行条件集,包括,过程、电压、温度和老化时间;所述路径参数集,包括,launch路径时钟延迟、data路径延迟、capture时钟路径延迟和时序路径松弛;所述单元参数集,包括,增量延迟、迁移时间和到达时间;
2)将所述路径参数集和所述单元参数集进行Z-score归一化,并进行统计分析提取典型统计参量;
3)进行ISODATA聚类分析得到所述路径参数集和所述单元参数集对应的聚类类别;
4)建立监督分类模型,确定电路不同的工作模式所对应的仿真条件边界;
在所述步骤1)中,依据仿真电路拓扑结构和仿真任务层次结构,选择仿真任务真子集和仿真时序参数真子集分别构建运行条件集和路径参数集或单元参数集;
路径参数集或单元参数集的构建吻合于同一仿真任务层次结构,其中前3层对应于多条路径和多个单元,后2层则对应于一条路径或一个单元,具体步骤为:
以电路实际的SPICE仿真运行条件构建运行条件集;
针对所有的SPICE仿真条件向量完成电路的SPICE仿真,解算该电路关键路径及内部单元的时序参数;
以关键路径或关键单元作为研究对象,综合其在所有仿真运行条件下的时序参数构建数据样本集;所述数据样本集,包括路径参数集和单元参数集,分别构建一个R4和R3的欧式样本空间,其路径参数集向量和单元参数集向量分别为该样本空间中的特征向量。
2.根据权利要求1所述的时序参数聚类的典型仿真条件推荐方法,其特征在于,在所述步骤2)中,将路径参数集和单元参数集进行Z-score归一化,统计分析提取典型统计参量;参考时序库以及时序约束,确定ISODATA聚类模型的初始条件,所述典型统计参量包括总数、最大值、最小值、均值、最小特征距离、最大特征距离。
3.根据权利要求1所述的时序参数聚类的典型仿真条件推荐方法,其特征在于,所述步骤3),进一步包括,按照最小距离原则选择每一类别中距离类别中心最近的时序参数样本作为该类的时序参数代表,其对应的仿真条件作为电路典型工作模式下的运行条件。
4.根据权利要求1所述的时序参数聚类的典型仿真条件推荐方法,其特征在于,所述步骤4),进一步包括,利用聚类结果标签作为对应运行条件集的样本标签,建立监督分类模型,用于针对新仿真条件预测其对应电路时序状态,同时确定电路不同的工作模式所对应的仿真条件边界,用于电路在新仿真条件下的时序状态预测和异常情况检测。
5.根据权利要求1所述的时序参数聚类的典型仿真条件推荐方法,其特征在于,对新样本完成SPICE仿真后,可将新的仿真条件和仿真时序参数分别纳入运行条件集和、路径参数集、单元参数集,更新优化聚类模型和分类模型,进一步获取更具典型仿真运行条件子集。
6.一种计算机可读存储介质,其上存储有计算机指令,其特征在于,所述计算机指令运行时执行权利要求1至5任一项所述的时序参数聚类的典型仿真条件推荐方法的步骤。
CN201811601063.7A 2018-12-26 2018-12-26 一种时序参数聚类的典型仿真条件推荐方法 Active CN109670255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811601063.7A CN109670255B (zh) 2018-12-26 2018-12-26 一种时序参数聚类的典型仿真条件推荐方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811601063.7A CN109670255B (zh) 2018-12-26 2018-12-26 一种时序参数聚类的典型仿真条件推荐方法

Publications (2)

Publication Number Publication Date
CN109670255A CN109670255A (zh) 2019-04-23
CN109670255B true CN109670255B (zh) 2020-04-07

Family

ID=66146235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811601063.7A Active CN109670255B (zh) 2018-12-26 2018-12-26 一种时序参数聚类的典型仿真条件推荐方法

Country Status (1)

Country Link
CN (1) CN109670255B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111898335B (zh) * 2020-06-23 2022-07-26 北京大学 一种电路可靠性分析方法
CN112100158B (zh) * 2020-09-21 2022-11-22 海光信息技术股份有限公司 一种标准单元库的建立方法、装置、电子设备及存储介质
CN113806151B (zh) * 2021-09-07 2024-01-02 深圳宝新创信息技术有限公司 一种时序参数确定方法、装置、电子设备和***
CN114626324B (zh) * 2022-02-24 2023-12-12 深圳市紫光同创电子有限公司 Fpga电路后仿真验证方法、装置、电子设备及存储介质
CN116796209B (zh) * 2023-08-24 2023-10-20 北京安图生物工程有限公司 一种用于检测试剂盒存储环境温度监测的数据处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137974A (ja) * 1994-11-15 1996-05-31 Toshiba Corp 自動取引装置の資金運用支援装置
CN108446412A (zh) * 2017-02-16 2018-08-24 龙芯中科技术有限公司 存储器编译方法、装置及生成的存储器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107238817B (zh) * 2017-07-04 2020-03-03 中国人民解放军海军航空大学 一种参数自适应设置及自动调整的雷达辐射源信号分选方法
CN107895222A (zh) * 2017-10-26 2018-04-10 华北电力大学 基于dbscan算法的变压器不良漏抗参数辨识方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137974A (ja) * 1994-11-15 1996-05-31 Toshiba Corp 自動取引装置の資金運用支援装置
CN108446412A (zh) * 2017-02-16 2018-08-24 龙芯中科技术有限公司 存储器编译方法、装置及生成的存储器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
射频电路多参数健康评估技术研究;李志博;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160315;论文正文 *
模拟集成电路性能参数建模及其参数成品率估计算法的研究;梁涛;《中国博士学位论文全文数据库 信息科技辑》;20131015;论文正文 *

Also Published As

Publication number Publication date
CN109670255A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
CN109670255B (zh) 一种时序参数聚类的典型仿真条件推荐方法
Ma et al. Community detection in multi-layer networks using joint nonnegative matrix factorization
CN106201871B (zh) 基于代价敏感半监督的软件缺陷预测方法
Kumar et al. Software testing optimization through test suite reduction using fuzzy clustering
CN110874439B (zh) 一种基于评论信息的推荐方法
US7203882B2 (en) Clustering-based approach for coverage-directed test generation
CN110706015B (zh) 一种面向广告点击率预测的特征选取方法
US11687540B2 (en) Fast, approximate conditional distribution sampling
CN114936158B (zh) 一种基于图卷积神经网络的软件缺陷定位方法
CN112767106B (zh) 自动化审计方法、***、计算机可读存储介质及审计设备
Madkour et al. Hotspot detection using machine learning
Pan et al. Identifying protein complexes from protein-protein interaction networks based on fuzzy clustering and GO semantic information
Xiao et al. BM-RCGL: Benchmarking approach for localization of reliability-critical gates in combinational logic blocks
CN110968664A (zh) 一种文书检索方法、装置、设备及介质
Chen et al. Vector-based dynamic ir-drop prediction using machine learning
CN116361788A (zh) 一种基于机器学习的二进制软件漏洞预测方法
US10803218B1 (en) Processor-implemented systems using neural networks for simulating high quantile behaviors in physical systems
JP2021060800A (ja) データ抽出方法、及びデータ抽出装置
CN115098389B (zh) 一种基于依赖模型的rest接口测试用例生成方法
CN111985226A (zh) 标注数据生成方法及装置
KR20230127861A (ko) 신용평가 모델 업데이트 또는 교체 방법 및 장치
Fazel A new method to predict the software fault using improved genetic algorithm
CN114328221A (zh) 基于特征和实例迁移的跨项目软件缺陷预测方法及***
CN113127342A (zh) 基于电网信息***特征选择的缺陷预测方法及装置
Hashemi et al. Graph centrality algorithms for hardware trojan detection at gate-level netlists

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

CP01 Change in the name or title of a patent holder