CN109669881B - 一种基于Cache空间预约算法的计算方法 - Google Patents

一种基于Cache空间预约算法的计算方法 Download PDF

Info

Publication number
CN109669881B
CN109669881B CN201811514039.XA CN201811514039A CN109669881B CN 109669881 B CN109669881 B CN 109669881B CN 201811514039 A CN201811514039 A CN 201811514039A CN 109669881 B CN109669881 B CN 109669881B
Authority
CN
China
Prior art keywords
cache
reserved
cache line
space
reservation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811514039.XA
Other languages
English (en)
Other versions
CN109669881A (zh
Inventor
张骏
任向隆
韩立敏
郑新建
刘宁宁
齐宇心
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201811514039.XA priority Critical patent/CN109669881B/zh
Publication of CN109669881A publication Critical patent/CN109669881A/zh
Application granted granted Critical
Publication of CN109669881B publication Critical patent/CN109669881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供的基于Cache空间预约算法的计算方法包括：当有Load指令访问Cache发生缺失时，设置Cache中的预约空间计数器POC，将POC计数值加1；所述Cache空间预约控制单元接收Cache替换算法单元的输出，并根据所述POC的值产生相应的Cache空间预约控制信息；根据所述Cache空间预约控制信息选择Cache中最近最少使用的Cache行，并对其POT标志进行设置，表示该Cache行已被预约，并将该Cache行对应的地址写入CPAR中保存；根据对应CPAR中保存的Cache行预约地址，从主存返回的数据直接写入对应的目标Cache数据块中；根据Cache的流水深度和非阻塞缓冲深度设置至少一个CPAR保存至少一个被预约Cache行的地址；若Cache空间预约控制单元选择预约的Cache行为脏，则启动该脏Cache行的写回操作，启动数据写回操作后再设置POT标志为1。

Description

一种基于Cache空间预约算法的计算方法
技术领域
本发明涉及计算机硬件技术领域，尤其涉及基于一种Cache空间预约算法的计算方法。
背景技术
层次化片上存储***是现阶段高性能处理器缓解“存储墙”问题的有效手段，而Cache是决定片上存储***整体性能的核心部件，高数据吞吐、低访问延迟的高性能Cache一直是研究的重要内容。通常，处理器上电开始运行后，一旦Cache第一次被填满，除非由于Cache一致性导致的Cache行作废，几乎没有空行等待主存数据的写入，如图1所示。而处理器内核要等到数据写入Cache后才能取入寄存器中使用。由于一次片外主存访问通常要耗费100－200个时钟周期，考虑到非阻塞Cache已经成为优化Cache性能的通用技术，因此在这期间可能产生多次存储器访问，提前作废Cache可能会破坏数据的局部性，并导致Cache抖动。
Cache命中率不仅取决于Cache容量和结构，也受Cache替换机制的影响。作为内存的部分映像，Cache只能暂存部分主存的数据。在读缺失时，需要在K路相联的Cache行中选择替换对象。替换策略有轮循，随机替换，先进先出，最近最少使用LRU，PLRU，最大重用距离法(MIN)、最近最低使用频率LFU、动态***策略(DIP)等。大多数对Cache替换算法的研究都集中在如何通过优化Cache替换算法提升Cache命令率和Cache空间利用率上，而对如何降低Cache替换算法的延迟研究的较少。我们注意到，现有的Cache在发生读缺失时通常需要等待数据返回到内核后才判断有没有空闲的Cache行等待写入，如果没有空行可用，才开始根据Cache替换算法选择目标行，并进行替换，而执行替换算法将会产生延迟。很显然，Cache替换操作延迟将延长处理器内核最终得到数据的时间。
尤其是低延迟Cache替换算法，影响到Cache平均访存延迟关键性能指标，最终影响Cache的整体工作效率。
发明内容
本发明公开Cache空间预约算法，为片上Cache增加预约空间计数器POC，以及Cache行预约标志POT，使Cache替换目标选择与片外存储器访问并行执行，同时具备将POT标识为1的脏Cache数据行尽快提前写回的能力，从而在片外数据返回前提前完成Cache替换目标行选择和脏数据写回，并将替换目标Cache行地址存入专用寄存器中，数据返回后直接写入替换目标Cache行，从而有效隐藏Cache替换操作延迟、提升IPC。
本发明的技术解决方案是：
一种Cache空间预约算法，其特征在于：在标准Cache结构的基础上增加一个Cache空间预约控制单元，其中包括预约空间计数器POC(Pre－Ordering Counter)，多个Cache空间预约地址寄存器CPAR(Cache Pre－Ordering Address Register，CPAR)以及相关的控制逻辑。同时，在Cache的Tag阵列中为每个Cache行增加一个预约标志POT(Pre－OrderingTag)。上述部件协同工作完成Cache空间预约算法的功能。
所述Cache空间预约算法的流程是：
第一步，每当有Load指令访问Cache发生缺失时，就设置Cache中的预约空间计数器POC，将POC计数值加1。
第二步，Cache空间预约控制单元接收Cache替换算法单元的输出，并根据POC的值产生相应的Cache空间预约控制信息。根据产生的Cache空间预约控制信息选择Cache中最近最少使用的Cache行，并对其POT标志进行设置，表示该Cache行已被预约，并将该Cache行对应的地址写入CPAR中保存。
第三步，根据对应CPAR中保存的Cache行预约地址，从主存返回的数据能够直接写入对应的目标Cache数据块中，从而降低访存延迟。根据Cache的流水深度和非阻塞缓冲深度具体实现情况可以设置多个CPAR保存多个被预约Cache行的地址。
第四步，如果Cache空间预约控制单元选择预约的Cache行为脏，则无论访问主存数据是否返回，则立即提前启动该脏Cache行的写回操作，启动数据写回操作后再设置POT标志为1，从而更好的隐藏Cache写回延迟。
所述预约空间计数器POC在Cache空间预约控制单元的控制下，每当有Load指令访问Cache发生缺失时，增加一个预约的Cache行，POC加1；每减少一个预约的Cache行，POC减1。预约空间计数器POC指示当前被预约的Cache行的总数量。
所述预约标志POT具有双重含义：一方面，对于从主存返回的数据来说，POT为1意味着该空间已经被预约，认为该Cache行为空，数据可以直接写入。另一方面，而对于处理器内核来说，POT为1只能表明该空间被预约，但其数据仍然有效，可以正常访问。
所述Cache空间预约地址寄存器CPAR记录了空间预约控制单元选定的预约目标Cache行地址。
本发明提供的Cache空间预约算法的技术效果包括：
(1)Cache空间预约算法为片上Cache单元增加空间预约机制，包括预约空间计数器POC，Cache行预约标志POT，多个空间预约地址寄存器CPAR，以及相应的控制逻辑，实现了Cache替换目标的选择过程与片外存储器访问操作并行执行，隐藏了Cache替换目标选择延迟；
(2)当Load指令缺失并访问外存数据时，Cache内部空间预约控制逻辑能够同时主动通过采用的替换算法寻找目标替换块，并提前将Cache脏数据写回主存的能力，有效隐藏Cache替换操作和Cache脏数据写回延迟、降低了访存指令执行总延迟，提升了程序执行IPC。尤其对于预约的Cache数据行为脏数据的情况来说，Cache空间预约算法能够提前启动脏数据的写回操作，从而显著隐藏原先替换操作时脏数据写回片外主存的延迟，显著降低Cache访问总延迟；
(3)Cache空间预约算法实现的代价较小，对新增存储空间和控制逻辑电路的需求小，设计复杂度较低，可实现性较好。
附图说明
图1是本发明一种替换延迟隐藏Cache空间预约算法的算法流程图；
图2是本发明一种替换延迟隐藏Cache空间预约算法的Cache结构图；
图3是本发明一种替换延迟隐藏Cache空间预约算法对于Cache替换延迟的隐藏。
具体实施方式
本发明提供了一种Cache替换算法影响Cache返回数据的延迟。现有Cache发生Load缺失时，首先要进行片外存储器访问，然后再根据Cache替换算法选定替换目标Cache行，最后进行Cache替换操作。而事实上对于一个Load缺失来说，Cache替换算法最终应该选择哪个Cache行进行替换，与访问主存数据是否已经返回间没有必须串行操作的关系。为了能缩短平均数据访问延迟，公开了一种Cache空间预约算法，为片上Cache增加预约空间计数器POC，以及Cache行预约标志POT，使Cache替换目标选择与片外存储器访问并行执行，同时具备将POT标识为1的脏Cache数据行尽快提前写回的能力，从而在片外数据返回前提前完成Cache替换目标行选择和脏数据写回，并将替换目标Cache行地址存入专用寄存器中，数据返回后直接写入替换目标Cache行，从而有效隐藏Cache替换操作延迟，提升处理器IPC性能。
本发明实施例提供一种Cache空间预约算法，在标准Cache结构的基础上增加一个Cache空间预约控制单元，其中包括预约空间计数器POC，至少一个Cache空间预约地址寄存器CPAR，在所述Cache的Tag阵列中为每个Cache行增加一个预约标志POT，所述方法包括：
步骤101：当有Load指令访问Cache发生缺失时，设置Cache中的预约空间计数器POC，将POC计数值加1；
步骤102：所述Cache空间预约控制单元接收Cache替换算法单元的输出，并根据所述POC的值产生相应的Cache空间预约控制信息；
步骤103：根据所述Cache空间预约控制信息选择Cache中最近最少使用的Cache行，并对其POT标志进行设置，表示该Cache行已被预约，并将该Cache行对应的地址写入CPAR中保存；
步骤104：根据对应CPAR中保存的Cache行预约地址，从主存返回的数据直接写入对应的目标Cache数据块中；
步骤105：根据Cache的流水深度和非阻塞缓冲深度设置至少一个CPAR保存至少一个被预约Cache行的地址；
步骤106：若Cache空间预约控制单元选择预约的Cache行为脏，则启动该脏Cache行的写回操作，启动数据写回操作后再设置POT标志为1。
可选的，所述预约空间计数器POC在Cache空间预约控制单元的控制下，每当有Load指令访问Cache发生缺失时，增加一个预约的Cache行，POC加1；每减少一个预约的Cache行，POC减1；所述预约空间计数器POC用于指示当前被预约的Cache行的总数量。
可选的，所述预约标志POT对于从主存返回的数据来说，POT为1表示Cache空间被预约，所述Cache行为空，数据可以直接写入；所述预约标志POT对于处理器内核来说，POT为1表示Cache空间被预约，数据仍然有效。
可选的，所述Cache空间预约地址寄存器CPAR，记录空间预约控制单元选定的预约目标Cache行地址。
可以理解的是，为片上Cache增加预约空间计数器POC(Pre－Ordering Counter)，以及Cache行预约标志POT(Pre－Ordering Tag)，使Cache替换目标的选择与片外存储器访问并行执行，从而在片外数据返回前提前完成Cache替换目标行选择，每次标记完POT后，将POT所对应的替换目标Cache数据块地址存放在专门的寄存器中(Cache Pre－OrderingAddress Register，CPAR)，根据Cache的流水深度和非阻塞缓冲深度可以设置多个CPAR，这样返回的主存数据直接根据其对应CPAR中的地址写入Cache目标数据块中即可，从而有效隐藏Cache替换延迟，如图2所示
为Cache增加一个Cache空间预约算法控制单元，其中包括预约空间计数器POC，多个CPAR以及相关的控制逻辑。另外，并在Tag阵列中为每个Cache行增加一个预约标志POT。预约空间计数器POC指示当前被预约的Cache行的总数量。
每当有Load指令访问Cache发生缺失时，就设置Cache中的预约空间计数器，将其计数值加1，同时根据Cache替换算法和POC，Cache空间预约算法控制单元产生相应的控制信息，用来选择本Cache组中最近最少使用的Cache行，并对其POT标志进行设置，表示该Cache行已经被预约，同时将该Cache行地址写入CPAR中，POT的总和与POC的计数值应一致。考虑到从预约空间操作结束到主存返回数据并实质性的写入Cache之间相差几百个时钟周期，这期间可能会有多个后续的访存操作，没有数据相关的访存操作有可能会使Cache发生命中，导致LRU替换信息表发生变化。如果处理器内核的访存操作发生Cache命中，则Cache空间预约算法控制单元产生相应控制信息，清除POT标志，并根据更新后的LRU替换信息表重新选择最近最少使用的Cache行，并设置POT标志，以及CPAR中的内容。本发明一种替换延迟隐藏Cache空间预约算法的算法流程图如图1所示。
因此，赋予POT双重含义：一方面，对于从主存返回的数据来说，POT为1意味着该空间已经被预约，认为该Cache行为空，数据可以直接写入；如果需要预约的Cache行为脏，则无论访问主存数据是否返回，应该立即启动该脏Cache行的写回操作，启动数据写回操作后再设置POT标志为1；而如果在一个Cache行的POT标志为1时，本Cache行发生了访问命中，则清除POT标志，并根据更新后的LRU替换信息表重新选择最近最少使用的Cache行，并设置POT标志，以及CPAR中的内容。总之，Cache行的POT标志和Dirty标志在同一时刻只能有一个为1，从而避免主存数据返回后才串行的开始脏数据的写回操作。从处理器内核角度来看，虽然一次数据写回操作延迟通常小于数据读操作延迟，但这种尽快将脏数据提前写回主存的策略能够更加充分的利用存储器带宽，同时提升对主存读写访问的并行性，更好的隐藏访存延迟，如图3所示。
另一方面，而对于处理器内核来说，POT为1只能表明该空间被预约，但其数据仍然有效，可以正常访问。也就是说，POT标志对于处理器内核和主存数据的双重含义实现了既提前预约Cache空间，隐藏Cache替换延迟；又不用提前作废Cache数据，避免破坏数据局部性。
可见，Cache空间预约算法的主要优势在于当Load指令缺失并访问外存数据时，Cache内部CSPO控制逻辑能够同时主动通过采用的替换算法，如PLRU，寻找目标替换块，尤其是当要选中的替换块为脏时，Cache空间预约算法能够主动发起脏数据写回，从而显著隐藏原先替换操作时脏数据写回片外主存的延迟。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (3)

1.一种基于Cache空间预约算法的计算方法，其特征在于：在Cache结构的基础上增加一个Cache空间预约控制单元，其中包括预约空间计数器POC，至少一个Cache空间预约地址寄存器CPAR，在所述Cache的Tag阵列中为每个Cache行增加一个预约标志POT，所述方法包括：
当有Load指令访问Cache发生缺失时，设置Cache中的预约空间计数器POC，将POC计数值加1；
所述Cache空间预约控制单元接收Cache替换算法单元的输出，并根据所述POC计数值产生相应的Cache空间预约控制信息；
根据所述Cache空间预约控制信息选择Cache中最近最少使用的Cache行，并对其POT标志进行设置，表示该Cache行已被预约，并将该Cache行对应的地址写入CPAR中保存；
根据对应CPAR中保存的Cache行预约地址，从主存返回的数据直接写入对应的目标Cache数据块中；
根据Cache的流水深度和非阻塞缓冲深度设置至少一个CPAR保存至少一个被预约Cache行的地址；
若Cache空间预约控制单元选择预约的Cache行为脏，则启动该脏Cache行的写回操作，启动数据写回操作后再设置POT标志为1。
2.根据权利要求1所述的方法，其特征在于：
所述预约空间计数器POC在Cache空间预约控制单元的控制下，每当有Load指令访问Cache发生缺失时，增加一个预约的Cache行，POC加1；
每减少一个预约的Cache行，POC减1；所述预约空间计数器POC用于指示当前被预约的Cache行的总数量。
3.根据权利要求1所述的方法，其特征在于：
所述预约标志POT对于从主存返回的数据来说，POT为1表示Cache空间被预约，所述Cache行为空，数据可以直接写入；
所述预约标志POT对于处理器内核来说，POT为1表示Cache空间被预约，数据仍然有效。
CN201811514039.XA 2018-12-11 2018-12-11 一种基于Cache空间预约算法的计算方法 Active CN109669881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811514039.XA CN109669881B (zh) 2018-12-11 2018-12-11 一种基于Cache空间预约算法的计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811514039.XA CN109669881B (zh) 2018-12-11 2018-12-11 一种基于Cache空间预约算法的计算方法

Publications (2)

Publication Number Publication Date
CN109669881A CN109669881A (zh) 2019-04-23
CN109669881B true CN109669881B (zh) 2023-04-14

Family

ID=66143781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811514039.XA Active CN109669881B (zh) 2018-12-11 2018-12-11 一种基于Cache空间预约算法的计算方法

Country Status (1)

Country Link
CN (1) CN109669881B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111414318B (zh) * 2020-03-24 2022-04-29 江南大学 一种基于提前更新的数据一致性实现方法
CN112579482B (zh) * 2020-12-05 2022-10-21 西安翔腾微电子科技有限公司 一种非阻塞Cache替换信息表超前精确更新装置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264866A (zh) * 1999-02-26 2000-08-30 国际商业机器公司 合并多个未完成的装入未命中指令的***和方法
CN101751245A (zh) * 2010-01-18 2010-06-23 北京龙芯中科技术服务中心有限公司 基于访存历史学习的处理器Cache写失效处理方法
CN103218315A (zh) * 2012-01-20 2013-07-24 国际商业机器公司 基于时间组记录确定高速缓存组替换顺序的方法和***
CN103793205A (zh) * 2012-10-26 2014-05-14 辉达公司 在超前运行期间对数据的选择性毒化
CN106569960A (zh) * 2016-11-08 2017-04-19 郑州云海信息技术有限公司 一种混合主存的末级缓存管理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7673102B2 (en) * 2006-05-17 2010-03-02 Qualcomm Incorporated Method and system for maximum residency replacement of cache memory
US9830265B2 (en) * 2013-11-20 2017-11-28 Netspeed Systems, Inc. Reuse of directory entries for holding state information through use of multiple formats

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264866A (zh) * 1999-02-26 2000-08-30 国际商业机器公司 合并多个未完成的装入未命中指令的***和方法
CN101751245A (zh) * 2010-01-18 2010-06-23 北京龙芯中科技术服务中心有限公司 基于访存历史学习的处理器Cache写失效处理方法
CN103218315A (zh) * 2012-01-20 2013-07-24 国际商业机器公司 基于时间组记录确定高速缓存组替换顺序的方法和***
CN103793205A (zh) * 2012-10-26 2014-05-14 辉达公司 在超前运行期间对数据的选择性毒化
CN106569960A (zh) * 2016-11-08 2017-04-19 郑州云海信息技术有限公司 一种混合主存的末级缓存管理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
标志预访问和组选择历史相结合的低功耗指令cache;张宇弘等;《电子学报》;20040825(第08期);全文 *

Also Published As

Publication number Publication date
CN109669881A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
US10241919B2 (en) Data caching method and computer system
CN107066393B (zh) 提高地址映射表中映射信息密度的方法
US9361236B2 (en) Handling write requests for a data array
JP2554449B2 (ja) キャッシュ・メモリを有するデータ処理システム
US8745334B2 (en) Sectored cache replacement algorithm for reducing memory writebacks
US9612972B2 (en) Apparatuses and methods for pre-fetching and write-back for a segmented cache memory
US20180300258A1 (en) Access rank aware cache replacement policy
US6782454B1 (en) System and method for pre-fetching for pointer linked data structures
US20080168236A1 (en) Performance of a cache by detecting cache lines that have been reused
US20090063777A1 (en) Cache system
US20170168957A1 (en) Aware Cache Replacement Policy
US20090177842A1 (en) Data processing system and method for prefetching data and/or instructions
CN113342265B (zh) 缓存管理方法、装置、处理器及计算机装置
US11921650B2 (en) Dedicated cache-related block transfer in a memory system
US5809526A (en) Data processing system and method for selective invalidation of outdated lines in a second level memory in response to a memory request initiated by a store operation
WO2024045586A1 (zh) 支持simt架构的高速缓冲存储器及相应处理器
CN109669881B (zh) 一种基于Cache空间预约算法的计算方法
US7702875B1 (en) System and method for memory compression
US7761665B2 (en) Handling of cache accesses in a data processing apparatus
CN115794682A (zh) 缓存替换方法及装置、电子设备、存储介质
US10997064B2 (en) Ordering updates for nonvolatile memory accesses
US20110320747A1 (en) Identifying replacement memory pages from three page record lists
CN114398298B (zh) 一种缓存流水线处理方法及装置
CN112579482B (zh) 一种非阻塞Cache替换信息表超前精确更新装置及方法
CN113791989B (zh) 基于cache的缓存数据处理方法、存储介质及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant