CN109658882B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109658882B
CN109658882B CN201811179478.XA CN201811179478A CN109658882B CN 109658882 B CN109658882 B CN 109658882B CN 201811179478 A CN201811179478 A CN 201811179478A CN 109658882 B CN109658882 B CN 109658882B
Authority
CN
China
Prior art keywords
potential
gate line
driving
circuit
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811179478.XA
Other languages
English (en)
Other versions
CN109658882A (zh
Inventor
田中耕平
横野示宽
山本薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109658882A publication Critical patent/CN109658882A/zh
Application granted granted Critical
Publication of CN109658882B publication Critical patent/CN109658882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Abstract

在本发明的显示装置中，驱动电路在特定的周期内成为第一电位或低于所述第一电位的第二电位，并供给位相互不相同的M相(M为3以上的自然数)的驱动用信号GCK1～GCK4中的任一个。驱动电路具有电位根据一驱动用信号变化的netA(n)、和将栅极线GL(n)切换为选择状态或非选择状态的输出电路部。netA(n)中电位根据驱动用信号GCK1以第一电位或第二电位为基准变化。输出电路部包含至少一个第一输出用开关元件。第一输出用开关元件具有与不同于该驱动电路的第一驱动电路的netA(n+1)连接的栅极电极、供给驱动用信号GCK1的漏极电极、和与栅极线GL(n)连接的源极电极。栅极线GL(n)切换为非选择状态或选择状态之时的netA(n+1)的电位、与netA(n+1)的成为基准的电位之间的电位差为第一电位与第二电位的电位差以上。

Description

显示装置
技术领域
本发明是关于显示装置。
背景技术
以往以来，关于用于扫描显示面板中的栅极线的移位寄存器提出有各种构成。下述专利文献1中公开有如下技术：可以抑制由于将对象的栅极线切换为非选择状态的晶体管劣化，由此不能将栅极线控制在适当的电位。
专利文献1中设有，将一个移位寄存器S(n)中栅极线切换为非选择状态的两个晶体管(T6、T7)。当该移位寄存器S(n)的内部节点的电位(Vc2(n))为H(High)电平时，一个晶体管(T7)向对象的栅极线输出电压信号VSS。当后段的移位寄存器S(n+2)的内部节点的电位(Vc1(n+2))为H电平时，另一个晶体管(T6)向该对象的栅极线输出电压信号VSS。
内部节点Vc2(n)虽在向对象的栅极线施加了电压信号VSS之后也成为H电平，但内部节点Vc1(n+2)的电位仅在移位寄存器S(n+2)栅极线切换为选择状态时成为H电平。因此，晶体管(T6)比晶体管(T7)不易劣化，即使晶体管(T7)劣化，也能由晶体管(T6)向栅极线输出电压信号VSS。
现有技术文献
专利文献
专利文献1：美国专利公报2008/0016139
发明内容
本发明所要解决的技术问题
然而，优选使栅极线从选择状态快速地过渡到非选择状态、或者使栅极线从非选择状态快速地过渡到选择状态。例如，如果过渡到非选择状态的时间变慢，则栅极线在选择状态时本应写入的数据信号、和下一根栅极线在选择状态时本应写入的数据信号混在一起，且显示品质下降。
本发明的目的在于，提供一种能够使栅极线快速地过渡到选择状态或非选择状态的技术。
解决问题的方案
本发明的一个实施方式中的显示装置，包括：
显示面板，其具有多根栅极线；以及
驱动部，其具有多个驱动电路，所述多个驱动电路是对应于所述多根栅极线的每一根设置的多个驱动电路，所述多个驱动电路使用被供给的控制信号依次扫描所述多根栅极线，
在特定的周期内，所述控制信号成为第一电位或低于所述第一电位的第二电位，且包含相位互不相同的M相(M为3以上的自然数)的驱动用信号，
所述多个驱动电路的每一个具有内部布线和输出电路部，所述内部布线根据一驱动用信号而电位变化，所述输出电路部将对应的栅极线切换为选择状态或非选择状态，
在一驱动电路中，
所述内部布线中电位以所述第一电位或所述第二电位为基准而变化，所述输出电路部包含至少一个第一输出用开关元件，
所述第一输出用开关元件具有栅极电极、漏极电极以及源极电极，所述栅极电极连接于在所述多个驱动电路之中与该驱动电路不同的第一驱动电路的所述内部布线，所述漏极电极供给所述一驱动用信号，所述源极电极与所述对应的栅极线连接，
所述对应的栅极线过渡为非选择状态或选择状态时的所述第一驱动电路的所述内部布线的电位、与该内部布线的成为所述基准的电位之间的电位差为，所述第一电位与所述第二电位之间的电位差以上。
发明效果
根据本发明，可以使栅极线快速地过渡至选择状态或非选择状态。
附图说明
图1是第一实施方式中的显示装置的概略剖面图。
图2A是示出图1所示的有源矩阵基板的概略构成的俯视图。
图2B是一个像素的等效电路图。
图3是示出图2A所示的栅极驱动器的各驱动电路的概略构成的示意图。
图4是图3所示的驱动电路的等效电路图。
图5A是第一实施方式中的驱动电路驱动栅极线时的时序图。
图5B是说明第一实施方式中的驱动电路的输出缓冲部的栅极-源极间电压的图。
图5C是示出以往的驱动电路的等效电路的一个例子的图。
图5D是说明图5C所示的驱动电路的输出缓冲部的栅极-源极间电压的图。
图6A是示出第二实施方式中的驱动电路的的概略构成的示意图。
图6B是图6A所示的驱动电路的等效电路图的一个例子的图。
图7A是图6A所示的驱动电路驱动栅极线时的时序图。
图7B是说明第二实施方式中的驱动电路的输出缓冲部的栅极-源极间电压的图。
图8A是示出第三实施方式中的驱动电路的的概略构成的示意图。
图8B是图8A所示的驱动电路的等效电路图。
图9A是图8B所示的驱动电路驱动栅极线时的时序图。
图9B是说明第三实施方式中的驱动电路的输出缓冲部的栅极-源极间电压的图。
图10A是示出第四实施方式中的驱动电路的的概略构成的示意图。
图10B是图10A所示的驱动电路的等效电路图。
图11A是图10B所示的驱动电路驱动栅极线时的时序图。
图11B是说明第四实施方式中的驱动电路的输出缓冲部的栅极-源极间电压的图。
图11C是说明第四实施方式中的驱动电路的输出缓冲部的栅极-源极间电压的图。
图12是示出第五实施方式的栅极驱动器的配置例的示意图。
图13是示出第六实施方式的栅极驱动器的配置例的示意图。
图14是第六实施方式中的驱动电路驱动栅极线时的时序图。
图15是示出第七实施方式的栅极驱动器的配置例的示意图。
图16是示出图15所示的驱动电路的概略构成的等效电路图。
图17是图16所示的驱动电路驱动栅极线时的时序图。
图18是示出第八实施方式中的栅极驱动器的配置例的示意图。
图19是示出图18所示的驱动电路的概略构成的等效电路图。
图20是图19所示的驱动电路驱动栅极线时的时序图。
图21是示出第九实施方式中的对置电极的配置例的示意图。
图22是说明第九实施方式中的图像显示期间与触摸位置检测期间的示意图。
图23是在第九实施方式中驱动电路驱动栅极线时的时序图。
图24是说明与图23的数据信号的输入不同的输入例的图。
图25是用于说明实施方式中的时钟信号的电位变化与相位差的图。
具体实施例
本发明的一个实施方式中的显示装置，包括：
显示面板，其具有多根栅极线；以及
驱动部，其具有多个驱动电路，所述多个驱动电路是对应于所述多根栅极线的每一根设置的多个驱动电路，所述多个驱动电路使用被供给的控制信号依次扫描所述多根栅极线，
在特定的周期内，所述控制信号成为第一电位或低于所述第一电位的第二电位，且包含相位互不相同的M相(M为3以上的自然数)的驱动用信号，
所述多个驱动电路的每一个具有内部布线和输出电路部，所述内部布线根据一驱动用信号而电位变化，所述输出电路部将对应的栅极线切换为选择状态或非选择状态，
在一驱动电路中，
所述内部布线中电位以所述第一电位或所述第二电位为基准而变化，所述输出电路部包含至少一个第一输出用开关元件，
所述第一输出用开关元件具有栅极电极、漏极电极以及源极电极，所述栅极电极连接于在所述多个驱动电路之中与该驱动电路不同的第一驱动电路的所述内部布线，所述漏极电极供给所述一驱动用信号，所述源极电极与所述对应的栅极线连接，
所述对应的栅极线过渡为非选择状态或选择状态时的所述第一驱动电路的所述内部布线的电位、与该内部布线的成为所述基准的电位之间的电位差为，所述第一电位与所述第二电位之间的电位差以上。
(第1构成)。
根据第1构成，驱动电路具有内部布线、和将栅极线切换为选择状态或非选择状态的输出电路部。内部布线根据M相的驱动用信号的一驱动用信号，电位以第一电位或第二电位为基准而变化。输出电路部的第一开关元件中，源极电极与栅极线连接，漏极电极供给所述一驱动用信号，栅极电极与其它的第一驱动电路的内部布线连接。在栅极线成为选择状态或非选择状态时，第一驱动电路的内部布线的电位、和该内部布线的成为基准的电位之差在第一电位和第二电位之电位差以上。因此，栅极线在切换为选择状态或非选择时，可以施加大于输出电路部的第一开关元件的栅极电极的电压，且可以使栅极线快速地过渡到选择状态或非选择状态。
也可设为：在第1构成中，所述第一驱动电路的所述内部布线根据驱动用信号来充电，所述驱动用信号与所述一驱动用信号的相位差在所述M相的驱动用信号的最小相位差以上、小于在所述特定的周期内成为所述第一电位或所述第二电位的期间(第2构成)。
也可设为：在第2构成中，所述第一驱动电路的所述内部布线根据驱动用信号来充电，所述驱动用信号的相位仅比所述一驱动用信号延后所述最小相位差的量，所述对应的栅极线被切换为非选择状态时，所述第一驱动电路的所述内部布线为所述第一电位以上的电位(第3构成)。
根据第3构成，栅极线在切换为非选择状态时，向对应于该栅极线的驱动电路的第一开关元件的栅极电极供给第一电位以上的电位。因此，可以使栅极线快速地过渡到非选择状态。
也可设为：在第2构成中，所述第一驱动电路的所述内部布线根据驱动用信号来充电，所述驱动用信号的相位仅比所述一驱动用信号提前所述最小相位差的量，所述对应的栅极线被切换为选择状态时，所述第一驱动电路的所述内部布线为所述第一电位以上的电位(第4构成)。
根据第4构成，栅极线在切换为选择状态时，向对应于该栅极线的驱动电路的第一开关元件的栅极电极供给第一电位以上的电位。因此，可以使栅极线快速地过渡到选择状态。
也可设为：在第3或第4构成中，所述输出电路部还包含第二输出用开关元件，所述第二输出用开关元件具有栅极电极、漏极电极、以及源极电极，所述栅极电极连接于所述多个驱动电路之中不同于所述第一驱动电路的第二驱动电路的所述内部布线，所述漏极电极供给所述一驱动用信号，所述源极电极与所述对应的栅极线连接，所述第二驱动电路的所述内部布线根据驱动用信号来充电，所述驱动用信号的相位不同于被供给至所述第一驱动电路的驱动用信号的相位，当所述对应的栅极线被切换为选择状态时、以及该对应的栅极线被切换为非选择状态时，所述第一驱动电路或所述第二驱动电路的所述内部布线为所述第一电位以上的电位(第5构成)。
根据第5构成，栅极线在过渡到选择状态时、及栅极线在过渡到非选择状态时，向对应于该栅极线的驱动电路的第一开关元件或者第二开关元件的栅极电极供给第一电位以上的电位。因此，栅极线可以快速地分别切换为选择状态和非选择状态，并能提高显示品质。
也可设为：在第1至第4中的任一构成中，在所述一驱动电路中，所述输出电路部还包含第三输出用开关元件，所述第三输出用开关元件在所述对应的栅极线成为非选择状态时，将所述对应的栅极线的电位拉低至所述第二电位(第6构成)。
根据第6构成，可以使栅极线可靠地过渡到选择状态或非选择状态。
也可设为：在第1至第5中的任一构成中，在所述一驱动电路中，所述输出电路部还包含第四输出用开关元件，所述第四输出用开关元件具有与该一驱动电路的所述内部布线连接的栅极电极、供给所述一驱动用信号的漏极电极、和与所述对应的栅极线连接的源极电极(第7构成)。
根据第7构成，与不设置有第四输出用开关元件的情况相比，可以使输出电路部的输出增大。
也可设为：在第1至第6中的任一构成中，在所述显示面板的显示区域的外侧，即在栅极线的两端的各区域，分别配置有对应于该栅极线的所述驱动电路(第8构成)。
根据第8构成，由于一根栅极线被两个驱动电路驱动，可以将栅极线可靠地切换为选择状态或非选择状态。
也可设为：在第1至第6中的任一构成中，在所述显示面板的显示区域的外侧，即在栅极线的一个端部侧的第一区域和另一个端部侧的第二区域，分散地配置有所述多个驱动电路(第9构成)。
根据第9构成，与将相对于一根栅极线的驱动电路分别配置于第一区域与第二区域的情况相比，可以狭小化设置驱动电路的区域。
也可设为：在第9构成中，所述多根栅极线之中对应于奇数行的各栅极线的所述驱动电路配置于所述第一区域，所述多根栅极线之中对应于偶数行的各栅极线的所述驱动电路被配置于所述第二区域(第10构成)。
根据第10构成，与将相对于一根栅极线的驱动电路分别配置于第一区域与第二区域的情况相比，配置于第一区域与第二区域的驱动电路的数量减半。因此，可以将在第一区域与第二区域中驱动电路所设置的区域狭小化。
也可设为：在第4至第7中的任一构成中，在所述显示面板的显示区域的外侧，即在栅极线的一个端部侧的第一区域和另一个端部侧的第二区域，所述多个驱动电路被分散地配置，所述多根栅极线之中对应于奇数行的各栅极线的所述驱动电路的所述内部布线、及所述输出电路部的一部分的开关元件被配置于所述第一区域，该输出电路部的其它开关元件被配置于所述第二区域，所述多根栅极线之中对应于偶数行的各栅极线的所述驱动电路的所述内部布线、及所述输出电路部的一部分的开关元件被配置于所述第二区域，该输出电路部的其它开关元件被配置于所述第一区域(第11构成)。
根据第11构成，与将相对于一根栅极线的驱动电路分别配置于第一区域与第二区域的情况相比，可以削减配置于第一区域与第二区域的驱动电路的数量。因此，可以将在第一区域与第二区域中驱动电路所设置的区域狭小化。
也可设为：在第1至第11中的任一构成中，所述驱动部在一个垂直扫描期间内，交替地切换扫描栅极线的扫描期间、和停止栅极线的扫描的非扫描期间，所述非扫描期间开始前，所述多根栅极线之中存在多根处于选择状态的特定的栅极线，对应于所述一特定的栅极线的驱动电路将该一特定的栅极线切换为非选择状态直至开始所述非扫描期间，所述M相的驱动用信号之中、被供给至所述第一驱动电路的第一驱动用信号继续供给直至该一特定的栅极线切换为非选择状态，所述第一驱动电路与对应于该一特定的栅极线的驱动电路中的所述第一输出用开关元件连接(第12构成)。
根据第12构成，在非扫描期间开始前，向处于选择状态的特定的栅极线所设置的像素施加数据电压的情况下，可以在非扫描期间开始前将该特定的栅极线切换为非选择状态。因此，该特定的栅极线在非扫描期间内也不成为选择状态，并可以防止在扫描期间重新开始时非意图的像素驱动。
也可设为：在第12构成中，所述非扫描期间之后的所述扫描期间重新开始时，所述第一驱动用信号的电位以成为所述第一电位的方式，分别供给所述M相的驱动用信号，所述第一驱动电路在所述扫描期间重新开始后，将所述一特定的栅极线以外的其它特定的栅极线基于所述第一驱动用信号切换为选择状态(第13构成)。
根据第13构成，可以将在非扫描期间开始前处于选择状态的特定的栅极线在扫描期间重新开始时，再次切换为选择状态。因此，在扫描期间重新开始时，可以可靠地向该特定的栅极线所设置的像素写入数据。
下面，参照附图来说明本发明的更具体的实施方式。对图中相同或相当的部分标注同一附图标记，不重复其说明。此外，在以下所参照的附图中，为了使说明容易理解，将构成简化或示意化而示出，或者将一部分构成构件省略。另外，各图所示的构成构件间的尺寸比并不一定表示实际的尺寸比例。
[第一实施方式]
图1是本实施方式中的显示装置的概略剖面图。本实施方式的显示装置1包括：有源矩阵基板2、对置基板3、以及被夹在有源矩阵基板2与对置基板3之间的液晶层4。有源矩阵基板2和对置基板3分别具备几乎透明的(具有高透光性的)玻璃基板。此外，虽然省略图示，但显示装置1在图1中具备在与液晶层4的相反的一侧的有源矩阵基板2的面方向上设置的背光源、以及隔着有源矩阵基板2与对置基板3的一对偏光板。虽然省略图示，但对置基板3具备红(R)、绿(G)、蓝(B)这三色的彩色滤光片。
在本实施方式中，显示装置1的液晶层4中所包含的液晶分子的驱动方式为横向电场驱动方式。为了实现横向电场驱动方式，用于形成电场的像素电极及对置电极(共用电极)形成在有源矩阵基板2。下面，对有源矩阵基板2的构成进行具体说明。
图2A是示出有源矩阵基板2的概略构成的俯视图。图2A所示的有源矩阵基板2具有：多根栅极线GL、多根源极线SL、源极驱动器20、栅极驱动器30。
该图中虽省略图示，但有源矩阵基板2在由栅极线GL和源极线SL划分的区域中设置像素电极，并形成有像素。有源矩阵基板2具有由各像素构成的显示区域D。各像素与对置基板3上设置的彩色滤光片(图示省略)的R、G、B中的任一颜色对应。
图2B是示出一像素的等效电路的图。像素PIX具有：TFT(Thin Film Transistor：薄膜晶体管)11、像素电极12、对置电极50。TFT11的栅极电极与栅极线GL连接，TFT11的源极电极与源极线SL连接，TFT11的漏极电极与像素电极12连接。在像素电极12与对置电极50之间形成液晶电容CLC。
如图2A所示，源极驱动器20和栅极驱动器30设置于显示区域D的外侧。图2A中虽省略图示，但栅极驱动器30具有与各栅极线GL的每一个对应地设置的驱动电路。
各驱动电路设置于栅极线GL的一个端部附近。各驱动电路对栅极线GL施加规定的电压(以下，选择电压)，并将栅极线GL切换为选择状态。下面，有时将栅极线GL设为选择状态的情况称为栅极线GL的扫描或驱动。
源极驱动器20位于显示区域D的外侧，且设置于源极线SL的一个端部侧的边框区域，并与各源极线SL连接。源极驱动器20对各源极线SL供给用于显示图像的数据信号。
图3是示出本实施方式的栅极驱动器30的各驱动电路的概略构成的示意图。图3中，为了方便，仅图示出分别驱动栅极线GL(n-2)～GL(n+2)的驱动电路301(n-2)～301(n+2)。下面，不区分驱动电路时称为驱动电路301。
如图3所示，驱动电路301包含移位寄存器部SR与输出缓冲部BT。驱动电路301中，通过控制器40输入用GCK1～GCK4表示的驱动用信号(下面，时钟信号)、和未图示的复位信号CLR及电源电压(VDD、VSS)。驱动电路301与输入驱动用信号、控制信号、及电源电压的各端子连接。驱动电路301基于被供给的驱动用信号、控制信号及电源电压，驱动对应的栅极线GL。
时钟信号GCK1～GCK4以特定的周期，周期地重复H(High)电平的电位与L(Low)电平的电位。时钟信号GCK1～GCK4是相位互不相同的4相的时钟信号。
在该例中，H电平的电位是与电源电压VDD相同的电位，L电平的电位例如是与电源电压VSS相同的电位。
时钟信号GCK1和GCK3、时钟信号GCK2和GCK4的各组合的时钟信号互为逆相位。此外，时钟信号GCK1与GCK2及GCK4之间彼此的相位仅错开一个水平扫描期间，时钟信号GCK3与GCK2及GCK4之间彼此的相位错开仅一个水平扫描期间。
即，在该例中，时钟信号GCK1～GCK4的每一个，每两个水平扫描期间交替地重复H电平与L电平的电位。即，时钟信号GCK1～GCK4的H电平与L电平的电位的1周期成为四个水平扫描期间(4H)。时钟信号GCK1～GCK4的最小相位差为一个水平扫描期间。
针对每一个垂直扫描期间，复位信号CLR是仅两个水平扫描期间为H电平的电位、其它期间为L电平的电位的信号。
各驱动电路301被供给时钟信号GCK1～GCK4中的任一个时钟信号。具体地，驱动电路301(n)被供给与前段的驱动电路301(n-1)相比相位仅延后一个水平扫描期间、且与后段的驱动电路301(n+1)相比相位仅提前一个水平扫描期间的时钟信号。
各驱动电路301的移位寄存器部SR是根据被供给的时钟信号来控制驱动电路301的内部布线的电位的电路部。输出缓冲部BT根据后段的驱动电路301的移位寄存器部SR的输出、即后段的驱动电路301的内部布线的电位来动作。
在此，对栅极驱动器30的驱动电路的具体的构成例进行说明。图4是驱动电路301(n)的等效电路图。并在此，n为3以上的自然数。
如图4所示，驱动电路301(n)与用M1～M14表示的TFT、和电容Cbst连接而构成。下面，将用M1～M14表示的TFT称为TFT_M1～TFT_M14。在该例中，TFT_M1～M14由n沟道型TFT构成。
驱动电路301(n)具有用netA(n)、netB(n)、及netC(n)表示的内部布线。
netA(n)为连接TFT_M1～TFT_M5、TFT_M9及电容Cbst、和驱动电路301(n-1)的TFT_M12的内部布线。
netB(n)为连接TFT_M4、和M6～M10、M13的内部布线。
netC(n)为连接TFT_M5、M13、M14、及电容Cbst的内部布线。
在该例中，TFT_M1、M2及netA(n)作为移位寄存器SR(n)起作用，TFT_M12作为输出缓冲部BT(n)起作用。
TFT_M1中，栅极电极与S1端子连接，漏极电极与VDD端子连接，源极电极与netA(n)连接。S1端子连接驱动电路301(n-2)中的内部布线netC(n-2)。VDD端子供给电源电压VDD。
TFT_M2中，栅极电极与CLR端子连接，漏极电极与netA(n)连接，源极电极与VSS端子连接。CLR端子供给复位信号CLR。VSS端子供给电源电压VSS。
TFT_M3中，栅极电极与S2端子连接，漏极电极与netA(n)连接，源极电极与VSS端子连接。与驱动电路301(n)连接的S2端子连接驱动电路301(n+2)中的内部布线netC(n+2)。
TFT_M4中，栅极电极与netB(n)连接，漏极电极与netA(n)连接，源极电极与VSS端子连接。
TFT_M5中，栅极电极与netA(n)连接，漏极电极与GCK1端子连接，源极电极与netC(n)连接。GCK1端子供给时钟信号GCK1。
TFT_M6中，栅极电极和漏极电极与VDD端子连接，源极电极与netB(n)连接。
TFT_M7中，栅极电极与CLR端子连接，漏极电极与netB(n)连接，源极电极与VSS端子连接。
TFT_M8中，栅极电极与S1端子连接，漏极电极与netB(n)连接，源极电极与VSS端子连接。
TFT_M9中，栅极电极与netA(n)连接，漏极电极与netB(n)连接，源极电极与VSS端子连接。
TFT_M10中，栅极电极与netB(n)连接，漏极电极与线GL(n)连接，源极电极与VSS端子连接。
TFT_M11中，栅极电极与CLR端子连接，漏极电极与GL(n)连接，源极电极与VSS端子连接。
TFT_M12中，栅极电极与驱动栅极线GL(n+1)的驱动电路301(n+1)的netA(n+1)连接，漏极电极与GCK1端子连接，源极电极与栅极线GL(n)连接。TFT_M12作为输出缓冲部BT(n)起作用。
TFT_M13中，栅极电极与netB(n)端子连接，漏极电极与netC(n)连接，源极电极与VSS端子连接。
TFT_M14中，栅极电极与CLR端子连接，漏极电极与netC(n)连接，源极电极与VSS端子连接。
电容Cbst中，一个电极与netA(n)连接，另一个电极与netC(n)连接。
并且，图4中虽说明了驱动电路301(n)的例子，但其它驱动电路301也具有相同的构成。然而，根据驱动电路301驱动的栅极线GL，供给到该驱动电路301的时钟信号、和与S1端子及S2端子连接的netC不同，所述S1端子及S2端子与该驱动电路301连接。
在此，对驱动电路301的动作进行说明。图5A是驱动电路301(n)驱动栅极线GL(n)时的时序图。另外，图5中，省略复位信号CLR的图示，但复位信号CLR针对每一个垂直扫描期间，例如仅在一个水平扫描期间成为H电平的电位，其它期间维持L电平的电位。
在时刻t0，时钟信号GCK3成为H电平的电位，驱动电路301(n-2)的netC(n-2)(图示省略)过渡到H电平的电位。此时，驱动电路301(n)的TFT_M1为导通。此时，由于netB(n)及驱动电路301(n+2)的netC(n+2)(图示省略)为L电平的电位，因此TFT_M2～M4为截止状态。由此，netA(n)经由TFT_M1被预充电至“VDD-Vth1”(Vth1＝TFT_M1的阈值电压)的电位。
另外在这个时候，TFT_M8也导通，经由netA(n)的预充电而TFT_M9成为导通。由此，netB(n)放电至L电平的电位。TFT_M10因netB(n)的电位为L电平而成为截止状态。
此外，在时刻t0，由于驱动电路301(n+1)的netA(n+1)的电位为L电平，因此TFT_M12为截止状态。由此，栅极线GL(n)维持L电平的电位。
并且，经由netA(n)的预充电TFT_M5也成为导通，但时钟信号GCK1为L电平的电位。因此，netC(n)维持L电平的电位。
接着在时刻t1，时钟信号GCK4过渡到H电平的电位，并继续进行netA(n)的预充电。由于netA(n)连接着驱动电路301(n-1)的TFT_M12的栅极电极，因此在驱动电路301(n-1)的TFT_M12、和netA(n)之间具有寄生电容。因此，当供给至驱动电路301(n-1)的TFT_M12的时钟信号GCK4从L电平过渡到H电平的电位时，则netA(n)电位因其寄生电容而上升仅ΔV。其结果，netA(n)被预充电至“VDD-Vth1+ΔV”的电位。
另外在这个时候开始netA(n+1)的预充电，驱动电路301(n)的TFT_M12成为导通。时钟信号GCK1的电位为L电平，TFT_M8～M10为导通状态。由此，栅极线GL(n)及netC(n)维持L电平的电位。
接着，在时刻t2，时钟信号GCK1过渡到H电平的电位。随着时钟信号GCK1的电位上升，netC(n)的电位经由TFT_M5从L电平上升至H电平。此时，netA(n)的电位经电容Cbst被拉高，netA(n)的电位上升至高于TFT_M5的阈值电压的电位“VDD-Vth1+ΔV+ΔVbst”。并且，ΔVbst为经电容Cbst拉高的电压。由此，对TFT_M5施加阈值电压以上的电压，TFT_M5的漏极-源极之间导通，netC(n)被充电至H电平(VDD)的电位。
另外，此时，驱动电路301(n+1)中的netA(n+1)的电位为“VDD-Vth1+ΔV”，驱动电路301(n)的TFT_M12为导通状态。因此，栅极线GL(n)被TFT_M12充电至“VDD-Vth1+ΔV-Vth12”的电位。并且，Vth12为驱动电路301(n+1)的TFT_M12的阈值电压。
接下来，在时刻t3，时钟信号GCK4的电位过渡到L电平。时钟信号GCK4被供给至驱动电路301(n-1)的TFT_M12的漏极电极。因此，由于驱动电路301(n-1)的TFT_M12与netC(n)之间的寄生电容的影响，netA(n)的电位仅下降ΔV。由此，netA(n)的电位成为“VDD-Vth1+ΔVbst”。
此时，被供给至驱动电路301(n+1)的TFT_M5的漏极的时钟信号GCK2过渡到H电平的电位。因此，驱动电路301(n+1)的netA(n+1)随着时钟信号GCK2的电位的上升，电位上升至“VDD-Vth1+ΔV+ΔVbst”。由此，栅极线GL(n)被驱动电路301(n)的TFT_M12充电至H电平(VDD)的电位。
虽省略图示，但在时刻t4，开始驱动电路301(n+2)的netC(n+2)的充电。由此，驱动电路301(n)的TFT_M3成为导通状态，netA(n)放电至L电平(VSS)的电位。如果netA(n)的电位过渡到L电平，则TFT_M9成为截止状态。另外在这个时候，TFT_M8也截止。由此，netB(n)经由TFT_M6过渡到“VDD-Vth6”(Vth6＝TFT_M6的阈值电压)的电位，TFT_M10成为导通状态。
此时，netA(n+1)的电位仅下降ΔV，并成为“VDD-Vth1+ΔVbst”。此外，时钟信号GCK1过渡到L电平的电位。因此，栅极线GL(n)经由驱动电路301(n)的TFT_M10及TFT_M12放电至L电平的电位。
在此，图5中示出netA(n+1)、时钟信号GCK1、栅极线GL(n)、以及栅极驱动电路301(n)的TFT_M12的栅极-源极间电压(Vgs)的电位的变化。Vgs表示netA(n+1)、和时钟信号GCK1或GL(n)较低者的电位之电位差。
在随着寄生电容的上扬效率设为α的情况下，ΔVbst表示为α×(VDD-VSS)(α<1)。在此，为方便说明，设为α＝1。在ΔVbst设为(VDD-VSS)的情况下，栅极线GL(n)放电至L电平的电位时(t4)的netA(n+1)的电位成为“2VDD-Vth1-VSS”。当栅极线GL(n)放电至L电平的电位时，netA(n+1)具有以L电平(VSS)的电位为基准，且L电平(VSS)与H电平(VDD)的电位差以上的电位。
如图5B所示，在栅极线GL(n)放电至L电平的电位时(t4)，Vgs从“VDD-VSS+ΔV-Vth1”上升至“2(VDD-VSS)-Vth1”。即，时钟信号GCK1的电位越降低被施加至Vgs的电压变得越高。
图5C是示出以往的驱动电路的等效电路图。在图5C中，对具有与驱动电路301等同的功能的构成标注与驱动电路301相同的附图标记。
如图5C所示，驱动电路400中，netA(n)经由电容Cbst与栅极线GL(n)连接，TFT_M5’的源极电极连接栅极线GL(n)。即，在驱动电路400中，TFT_M5’作为输出缓冲部BTn’起作用。
图5D是示出驱动电路400中的netA(n)、时钟信号GCK1、栅极线GL(n)、及TFT_M5’的栅极-源极间电压(Vgs)的电位变化的波形图。
如图5D所示，在栅极线GL(n-2)成为H电平的时刻t01，netA(n)经由TFT_M1被预充电至“VDD-VSS-Vth1”的电位。
在时钟信号GCK1过渡到H电平的电位时刻t02，netA(n)的电位经电容Cbst被拉高。其结果，netA(n)的电位上升至“VDD-VSS-Vth1+ΔVbst”、即“2VDD-Vth1-VSS”。由此，栅极线GL(n)被TFT_M5’充电至H电平(VDD)的电位。然后，在时钟信号GCK1的电位过渡到L电平的时刻t12，栅极线GL(n)被TFT_M5’放电至L电平的电位。
如图5D所示，在时刻t03的TFT_M5’的栅极-源极间电压(Vgs)为“VDD-VSS-Vth1”。Vth1对于“VDD-VSS”十分小。
即，当将栅极线GL(n)拉低至L电平的电位时，本实施方式中的驱动电路300中的TFT_M12的Vgs成为驱动电路400的TFT_M5’的Vgs的约2倍的电压。因此，本实施方式中的驱动电路300与以往的一般的驱动电路相比，使栅极线GL的电位从H电平过渡到L电平时，可以经由TFT_M12向栅极线GL流过较大的电流，并可以将栅极线GL的电位更快速地拉低至L电平。
[第二实施方式]
图6A是示出本实施方式中的栅极驱动器31的各驱动电路的概略构成的示意图。图6A中，为了方便，仅图示出分别驱动栅极线GL(n-2)～GL(n+2)的驱动电路311(n-2)～311(n+2)。下面，不区分驱动电路时称为驱动电路311。
第一实施方式中，驱动电路301的移位寄存器部SR(图3参照)不与该驱动电路301的输出缓冲部BT连接。另一方面，如图6A所示，本实施方式中的驱动电路311的移位寄存器部SR与同一驱动电路311中的输出缓冲部BT连接。下面，关于驱动电路311的具体的构成，主要对不同于第一实施方式的方面进行说明。
图6B是驱动栅极线GL(n)的驱动电路311(n)的等效电路图。下面，关于驱动电路311(n)的动作，对不同于第一实施方式的驱动电路301的方面进行说明。
如图6B所示，驱动电路311(n)中，栅极线GL(n)被连接至TFT_M5的源极电极、和电容Cbst的一个电极，且未设置有TFT_M13、M14及netC(n)。在本实施方式中，由TFT_M5与M12的两个TFT构成输出缓冲部BT(n)。输出缓冲部BT(n)的TFT_M5与netA(n)连接，并与移位寄存器部SR(n)连接。
此外，驱动电路311(n)中的TFT_M1及M8的栅极电极与栅极线GL(n-2)连接，TFT_M3的栅极电极与栅极线GL(n+2)连接。
图7A是驱动电路311(n)驱动栅极线GL(n)时的时序图。
在时刻t0，当栅极线GL(n-2)开始被充电至H电平的电位时，TFT_M1成为导通。由此，netA(n)被预充电至比栅极线GL(n-2)的电位(VDD)仅低于TFT_M1的阈值电压Vth1的电位“VDD-Vth1”。
在时刻t1，时钟信号GCK4从L电平过渡到H电平的电位。由此，netA(n)的电位由于驱动电路311(n-1)的TFT_M12与netA(n)之间的寄生电容，与第一实施方式相同地，上升至“VDD-Vth1+ΔV”。
然后，时钟信号GCK1的电位从时刻t2过渡到H电平，栅极线GL(n)经由TFT_M5过渡到H电平的电位。此外，netA(n)的电位经由电容Cbst上升至“VDD-Vth1+ΔV+ΔVbst”。由此，TFT_M5的漏极-源极间导通，栅极线GL(n)被充电至H电平(VDD)的电位。
在时刻t3，时钟信号GCK4过渡到L电平。由此，由于驱动电路311(n-1)的TFT_M12与netC(n)之间的寄生电容的影响，netA(n)的电位成为“VDD-Vth1+ΔVbst”。此时，netA(n+1)的电位上升至“VDD-Vth1+ΔV+ΔVbst”，且经由TFT_M12向栅极线GL(n)充电H电平(VDD)的电位。
在时刻t4，栅极线GL(n+2)被充电至H电平的电位。由此，TFT_M3成为导通，netA(n)被放电至L电平(VSS)的电位。此时，时钟信号GCK1的电位过渡到L电平，栅极线GL(n)经由TFT_M12被放电至L电平的电位。
图7B是示出，本实施方式中的netA(n+1)、时钟信号GCK1、栅极线GL(n)、以及栅极驱动电路311(n)的TFT_M12的栅极-源极间电压(Vgs)的电位的变化。图7B中除了栅极线GL(n)的波形以外，与第一实施方式相同。
如图7B所示，即便在本实施方式中，在栅极线GL(n)的电位过渡到L电平时(t4)，TFT_M12的栅极-源极间电压(Vgs)也为“2(VDD-VSS)-Vth1”。由此，与第一实施方式同样地，使栅极线GL(n)过渡到L电平的电位时，可以向缓冲部的TFT_M12的栅极电极施加高于以往的电压，且可以快速地拉低栅极线GL(n)的电位。
此外，在本实施方式中，作为输出缓冲部BT，使用TFT_M12与TFT_M5使栅极线GL(n)过渡到H电平或L电平的电位。因此，与仅使用TFT_M12的情况相比，可以缩短使栅极线GL(n)过渡到H电平的电位的时间。其结果，与仅TFT_M12构成输出缓冲部BT的情况相比，提高用于将栅极线GL(n)切换为选择状态的电压余量。
[第三实施方式]
在上述的第一及第二实施方式中，说明了快速化将栅极线GL从H电平拉低至L电平的电位的时间的情况，但是在本实施方式中，说明对将栅极线GL更快速地切换至选择状态的构成。
图8A是示出本实施方式的栅极驱动器32的各驱动电路的概略构成的示意图。图8A中，为了方便，仅图示出分别驱动栅极线GL(n-2)～GL(n+3)的驱动电路321(n-2)～321(n+3)。不区分驱动电路时称为驱动电路321。下面，主要说明与第二实施方式不同的方面。
如图8A所示，驱动电路321(n)的移位寄存器部SR(n)与后段的驱动电路321(n+1)的输出缓冲部BT(n+1)连接，输出缓冲部BT(n)与前段的驱动电路321(n-1)的移位寄存器部SR(n-1)连接。下面，说明驱动电路321的具体的构成。
图8B是驱动电路321(n)的等效电路图。在驱动电路321(n)中，对与第二实施方式等同的构成标注与第二实施方式相同的附图标记。
如图8B所示，输出缓冲部BT(n)中的TFT_M12的栅极电极被连接至驱动电路321(n-1)的netA(n-1)。此外，移位寄存器部SR(n)的netA(n)与驱动电路321(n+1)的输出缓冲部BT(n+1)中的TFT_M12的栅极电极连接。
TFT_M1与M8的栅极电极被连接至栅极线GL(n-1)，TFT_M3的栅极电极与栅极线GL(n+3)连接。
图9A是驱动电路321(n)驱动栅极线GL(n)时的时序图。下面，说明与第二实施方式不同的动作。
在时刻t0，当栅极线GL(n-2)开始被充电至H电平的电位时，则驱动电路321(n-1)的TFT_M1成为导通，netA(n-1)被预充电至“VDD-Vth1”。
同样地，在时刻t1，当栅极线GL(n-1)开始被充电至H电平的电位时，netA(n)被预充电至“VDD-Vth1”。此外，经由栅极线GL(n-1)的充电，驱动电路321(n)的TFT_M8成为导通，且netB(n)被放电至L电平。
此外，时钟信号GCK4从L电平过渡到H电平的电位。由此，经由驱动电路321(n-1)的TFT_M5及M12，栅极线GL(n-1)被充电至H电平的电位。伴随与此，经由驱动电路321(n-1)的电容Cbst，netA(n-1)上升至“VDD-Vth1+ΔV”的电位。
此时，驱动电路321(n)中的TFT_M5及M12虽为导通状态，但时钟信号GCK1为L电平的电位。因此，栅极线GL(n)维持L电平的电位。
在时刻t2，时钟信号GCK1的电位过渡到H电平。此时，由于netA(n-1)与驱动电路321(n)的TFT_M12之间的寄生电容，netA(n-1)的电位上升至“VDD-Vth1+ΔVbst+ΔV”。因此，随着时钟信号GCK1的电位的上升，可以流过大于在驱动电路321(n)的TFT_M12中的电流，并可以使栅极线GL(n)的电位快速地过渡到H电平。
在时刻t3，时钟信号GCK2从L电平变化为H电平的电位。时钟信号GCK2被供给至驱动电路321(n+1)。因此，由于驱动电路321(n+1)的TFT_M12与netA(n)之间的寄生电容，netA(n)上升至“VDD-Vth1+ΔVbst+ΔV”的电位。
另外在这个时候，时钟信号GCK4从H电平变化为L电平的电位。因此，netA(n-1)经由驱动电路321(n-1)的TFT_M5及M12拉低至“VDD-Vth1”的电位。
在时刻t4，时钟信号GCK1从H电平过渡到L电平。由此，netA(n)的电位经由驱动电路321(n)的TFT_M5及M12拉低至“VDD-Vth1”。此时，栅极线GL(n+2)开始被充电至H电平的电位。因此，驱动电路321(n-1)的TFT_M3成为导通，netA(n-1)过渡到L电平的电位。
另外，在这个时候，驱动电路321(n)的TFT_M7、M8为截止状态，TFT_M6、M9、M5为导通状态。这时，netB(n)的电位通过TFT_M9维持L电平的电位。栅极线GL(n)经由TFT_M5放电至L电平的电位，netA(n)被电容Cbst拉低至电位VDD-Vth1。
图9B是示出本实施方式中的netA(n-1)、时钟信号GCK1、栅极线GL(n)、以及栅极驱动电路321(n)的TFT_M12的栅极-源极间电压(Vgs)的电位的变化。
如图9B所示，在本实施方式中，在使栅极线GL(n)的电位从L电平过渡到H电平之前(t1～t2)，TFT_M12的Vgs成为“2(VDD-VSS)-Vth1”。因此，在本实施方式中，可以在TFT_M12的导通电压比图5D所示的以往的驱动电路400的TFT_M5’的Vgs高约2倍的状态下，充电栅极线GL(n)。其结果是，与以往的驱动电路400相比，可以使栅极线GL(n)快速地过渡到H电平的电位。
[第四实施方式]
在上述实施方式中，说明了快速化将栅极线GL从H电平放电至L电平的电位的时间、或者将栅极线GL从L电平充电至H电平的时间的情况。在本实施方式中，对将栅极线GL(n)更快速地切换至选择状态和非选择状态的构成进行说明。
图10A是示出本实施方式的栅极驱动器33的各驱动电路的概略构成的示意图。图10A中，为了方便，仅图示出分别驱动栅极线GL(n-1)～GL(n+3)的驱动电路331(n-1)～331(n+3)。不区分驱动电路时称为驱动电路331。下面，说明与上述实施方式不同的构成。
如图10A所示，驱动电路331(n)的移位寄存器部SR(n)与输出缓冲部BT(n)、前段的驱动电路331(n-1)的输出缓冲部BT(n-1)和后段的驱动电路331(n+1)的输出缓冲部BT(n+1)连接。下面，详细地说明驱动电路331的构成。
图10B是驱动电路331(n)的等效电路图。在驱动电路331(n)中，对与上述实施方式等同的构成标注与上述实施方式相同的附图标记。下面，说明与上述实施方式不同的构成。
如图10B所示，驱动电路331(n)在具有TFT_M1～M12基础上，还具有TFT_M13～M15。
TFT_M15与TFT_M5及M12同样地作为输出缓冲部BT(n)起作用。TFT_M5中，栅极电极与netA(n-1)连接，漏极电极供给时钟信号GCK1，源极电极与栅极线GL(n)连接。
即，本实施方式中的TFT_M15与第三实施方式的TFT_M12同样地动作，TFT_M12与第二实施方式的TFT_M12同样地动作。
TFT_M13中，栅极电极栅与netB(n)连接，漏极电极与GL(n)连接，源极电极供给电源电压VSS。
TFT_M14中，栅极电极栅供给复位信号CLR，漏极电极与线GL(n)连接，源极电极供给电源电压VSS。
TFT_M1及M8的栅极电极与栅极线GL(n-1)连接，TFT_M3的栅极电极与栅极线GL(n+2)连接。
此外，netA(n)与驱动电路331(n-1)的TFT_M12的栅极电极连接的同时，与驱动电路331(n+1)的TFT_M15的栅极电极连接。
图11A是驱动电路331(n)驱动栅极线GL(n)时的时序图。如图11A所示，在本实施方式中，netA(n)被预充电后的电位变化与上述实施方式不同。下面，具体地进行说明。
在时刻t0，当栅极线GL(n-2)开始被充电至H电平的电位时，驱动电路331(n-1)的TFT_M1成为导通，netA(n-1)被预充电至“VDD-Vth1”。
在时刻t1，栅极线GL(n-1)开始被充电至H电平的电位与netA(n-1)同样地，netA(n)被预充电至“VDD-Vth1”。此外，经由栅极线GL(n-1)的充电，驱动电路331(n)的TFT_M8成为导通，且netB(n)被放电至L电平。
此外，在时刻t1，时钟信号GCK2过渡到L电平的电位，时钟信号GCK4过渡到H电平的电位，栅极线GL(n-1)被充电至H电平的电位。
驱动电路331(n-1)的TFT_M12供给时钟信号GCK4，驱动电路331(n+1)的TFT_M15供给时钟信号GCK2。因此，netA(n)经由与这些TFT之间的寄生电容受到时钟信号GCK4、时钟信号GCK2的电位变化的影响。然而，时钟信号GCK4与时钟信号GCK2为逆相位。因此，TFT_M12与TFT_M15为相同的大小，且与netA(n)之间的寄生电容在等同的情况下，抵消时钟信号GCK4与时钟信号GCK2的电位变化的影响，且netA(n)不受到这些时钟信号的电位变化的影响。
在时刻t2，时钟信号GCK1过渡到H电平的电位，并经由TFT_M5开始向栅极线GL(n)充H电平的电位的电。由此，经由电容Cbst，netA(n)的电位上升至“VDD-Vth1+ΔVbst”。
此时，netA(n-1)的电位为“VDD-Vth1+ΔVbst”。因此，驱动电路331(n)的TFT_M15成为导通状态。甚至，此时，netA(n+1)被预充电至“VDD-Vth1”的电位，驱动电路331(n)的TFT_M12成为导通状态。由此，经由TFT_M12、TFT_M15、及TFT_M5向栅极线GL(n)充H电平的电位的电。
并且，在时刻t3，栅极线GL(n-1)过渡到L电平的电位，且TFT_M1成为截止状态。此时，时钟信号GCK1为H电平的电位，经由TFT_M15向栅极线GL(n)充H电平的电位的电。直至时钟信号GCK1的电位为H电平的时刻t2～t4，栅极线GL(n)继续被充电至H电平的电位。
netA(n)在向栅极线GL(n)充H电平的电位的电的期间，通过电容Cbst维持“VDD-Vth1+ΔVbst”的电位。
在时刻t4，时钟信号GCK1过渡到L电平的电位，栅极线GL(n+2)开始被充电至H电平的电位。因此，驱动电路331(n)的TFT_M3成为导通，netA(n)过渡到L电平的电位。另外在这个时候，netA(n-1)为L电平的电位，而netA(n+1)为“VDD-Vth1+ΔVbst”的电位。因此，经由驱动电路331(n)的TFT_M12，栅极线GL(n)的电位被放电至L电平。
时刻t3之后，栅极线GL(n-1)维持L电平的电位，因此TFT_M8成为截止状态，netB(n)成为H电平的电位。由此，驱动电路331(n)的TFT_M4、M10、M13成为导通状态。由此，时刻t4之后，netA(n-4)也经由TFT_M4维持L电平的电位，栅极线GL(n)经由TFT_M10、M13维持L电平的电位。
图11B示出，本实施方式中的netA(n+1)、时钟信号GCK1、栅极线GL(n)、以及TFT_M12的Vgs的电位的变化。此外，图11C示出，本实施方式中的netA(n-1)、时钟信号GCK1、栅极线GL(n)、以及TFT_M15的Vgs的电位的变化。
如图11B所示，在使栅极线GL(n)从L电平过渡到H电平的电位的时刻(t2)，TFT_M12的Vgs成为“2(VDD-VSS)-Vth1”。由此，在本实施方式中，TFT_M12的导通电压在与图5D所示的以往的驱动电路400的TFT_M5’的Vgs相比高约2倍的状态下，可以充电栅极线GL(n)。其结果是，与以往的驱动电路400相比，可以使栅极线GL(n)快速地过渡到H电平的电位。
此外，如图11C所示，在使栅极线GL(n)从H电平过渡到L电平的电位的时刻(t4)，TFT_M15的Vgs成为“2(VDD-VSS)-Vth1”。由此，TFT_M15的导通电压在与以往的驱动电路相比高约2倍的状态下，可以放电栅极线GL(n)。其结果是，与以往的驱动电路相比，可以使栅极线GL(n)快速地过渡到L电平的电位。
如此，驱动电路331(n)作为输出缓冲部BT(n)，具有根据前段的驱动电路331(n-1)的netA(n-1)的电位而驱动的TFT_M15、和根据后段的驱动电路331(n+1)的netA(n+1)的电位而驱动的TFT_M12。在将栅极线GL(n)切换至选择状态时，netA(n+1)的电位为“VDD-Vth1+ΔVbst(ΔVbst＝VDD-VSS)”，且高于VDD。此外，在将栅极线GL(n)切换为非选择状态时，netA(n-1)的电位为“VDD-Vth1+ΔVbst(ΔVbst＝VDD-VSS)”，且高于VDD。由此，本实施方式与驱动电路400相比，可以讲栅极线GL(n)更快速得切换至选择状态及非选择状态。
[第五实施方式]
在上述实施方式中，说明了在显示区域D的外侧的区域(下面，边框区域)之中、栅极线GL的一个端部侧的区域中设有栅极驱动器的例子。在本实施方式中，对在边框区域内的栅极线GL的两端的区域设置栅极驱动器的例子进行说明。
图12是示出本实施方式的栅极驱动器的配置例的示意图。图12中，示出有第二实施例的栅极驱动器31的驱动电路311的配置例。
如图12所示，对于一根栅极线GL，驱动该栅极线GL的两个驱动电路311设置在栅极线GL的两端侧的边框区域Ra、Rb。
此外，两个驱动电路311分别供给相同的时钟信号。对应于一根栅极线GL的两个驱动电路311大致同时地驱动，且驱动该一根栅极线GL。
用这样的构成，与用一个驱动电路311驱动一根栅极线GL的情况相比，可以更快速地驱动栅极线GL，此外，可以提高可靠性。
[第六实施方式]
在上述的第五实施方式中，说明了在边框区域Ra、Rb，针对各栅极线GL分别配置两个驱动电路的例子。在本实施方式中，对一个边框区域配置驱动奇数行的栅极线GL的驱动电路，且另一个边框区域配置驱动偶数行的栅极线GL的驱动电路的例子进行说明。
图13是示出本实施方式的栅极驱动器的配置例的示意图。图13中，示出有第二实施例的栅极驱动器31的驱动电路311的配置例。
如图13所示，边框区域Ra设置驱动电路群311a，边框区域Rb设置驱动电路群311b。驱动电路群311a包含驱动栅极线GL(n-2)、GL(n)、GL(n+2)…的驱动电路311(n-2)、311(n)、311(n+2)…。此外，驱动电路群311b包含驱动栅极线GL(n-3)、GL(n-1)、GL(n+1)…的驱动电路311(n-3)、311(n-1)、311(n+1)…。
并且，驱动电路311的构成虽与第二实施方式(图6B)相同，但被供给至驱动电路311的时钟信号与第二实施方式不同。
在本实施方式中，作为时钟信号，相位互不相同的8相的时钟信号GCK1～GCK8被供给至栅极驱动器。在该例中，时钟信号GCK1～GCK8的每一个是，每四个水平扫描期间交替地重复H电平与L电平的电位的信号。即，在时钟信号GCK1～GCK8中，H电平或L电平的电位的1周期成为八个水平扫描期间(8H)。
驱动电路群组311a的各驱动电路311供给时钟信号GCK1、GCK3、GCK5、GCK7中的任一个时钟信号。此外，驱动电路群组311b的各驱动电路311供给时钟信号GCK2、GCK4、GCK6、GCK8中的任一个时钟信号。
时钟信号GCK1、3、5、7与相邻的时钟信号之间的相位差为两个水平扫描期间。此外，时钟信号GCK2、4、6、8与相邻的时钟信号之间的相位差为两个水平扫描期间。配置在同一边框区域的各驱动电路311供给与前段及后段的驱动电路311仅错开了两个水平扫描期间的相位的时钟信号。
在上述第二实施方式中，驱动电路311(n)的netA(n)中连接了前段的驱动电路311(n-1)的TFT_M12的栅极电极。在本实施方式中，netA(n)中连接两段前的驱动电路311(n-2)的输出缓冲部BT(n-2)的TFT_M12。此外，在本实施方式中，输出缓冲部BT(n)的TFT_M12与两段后的驱动电路311(n+2)的移位寄存器部SR(n+2)、即netA(n+2)连接。
图14是本实施方式中的驱动电路311(n)驱动栅极线GL(n)时的时序图。由于驱动电路311(n)的动作与第二实施方式相同，因此省略详细的说明。下面，说明不同于第二实施方式的方面。
如图14所示，本实施方式中的netA(n)、netA(n+2)、栅极线GL(n)～GL(n+2)与图7A所示的波形和振幅虽相同，但从电位变化起直至下一个电位变化的期间不同。
例如，在时刻t11，netA(n)被预充电，在时刻t12，时钟信号GCK7的电位成为H电平。在本实施方式中，直至netA(n)的电位上升至“VDD-Vth1+ΔV”的期间为两个水平扫描期间，比第二实施方式长仅一个水平扫描期间。同样地，直至netA(n)的电位成为“VDD-Vth1+ΔVbst”的期间(t12-t13)也为两个水平扫描期间。
此外，在本实施方式中，时钟信号GCK1继续H电平的电位的期间为四个水平扫描期间。因此，栅极线GL(n)成为H电平的电位的期间t13-t15也为四个水平扫描期间。
在本实施方式中，可以将一个边框区域(Ra或Rb)中所设置的驱动电路的数量减少到第五实施方式的1/2。因此，与第五实施方式相比，可以实现边框区域(Ra或Rb)的窄边框化。并且，在本实施方式中，虽说明了使用8相的时钟信号的例子，但若要是时钟信号为5相则不限于此。
[第七实施方式]
在上述第六实施方式中，说明了一驱动电路配置于栅极线GL的两端的边框区域的任一个的例子。在本实施方式中，对将一驱动电路的输出缓冲部BT的一部分配置于一个边框区域，其它部分配置于另一个边框区域的例子进行说明。
图15是示出本实施方式中的驱动电路321的配置例的示意图。在该例中，示出驱动栅极线GL(n-3)～GL(n+4)的驱动电路321(n-3)～321(n+4)的配置例。下面，不区分这些驱动电路时称为驱动电路321。
如图15所示，例如，驱动电路321(n)具有一个移位寄存器部SR、和两个输出缓冲部BT_A(n)、BT_B(n)。
图16是示出驱动电路321(n)中的移位寄存器部SR(n)和输出缓冲部BT_A(n)、BT_B(n)的构成例的等效电路图。在图16中，对与第二实施方式等同的构成标注与第二实施方式相同的附图标记。在此，为了方便，仅示出有驱动电路321中的主要构成，但第二实施方式的移位寄存器部SR(n)与输出缓冲部BT(n)以外的元件设置于驱动电路321。
图16所示，本实施方式中的移位寄存器部SR(n)具有TFT_M21、M23。
TFT_M21中，栅极电极与栅极线GL(n-3)连接，漏极电极供给电源电压VDD，源极电极与netA(n)连接。
TFT_M23中，栅极电极栅与栅极线GL(n+4)连接，漏极电极与netA(n)连接，源极电极供给电源电压VSS。
TFT_M23中，栅极电极的连接对象虽与第二实施方式的TFT_M3不同，但具有与TFT_M3相同的功能。即，TFT_M23具有将netA(n)放电至L电平的电位的功能。
输出缓冲部BT_A(n)具有与第二实施方式相同的TFT_M5，输出缓冲部BT_B(n)具有与第二实施方式相同的TFT_M12。
此外，在该例中，各驱动电路321供给相位互不相同的6相的时钟信号GCK1～GCK6中的任一个时钟信号。
图17是驱动电路321(n)驱动栅极线GL(n)时的时序图。由于驱动电路321(n)的动作与第二实施方式相同，因此省略详细的说明。下面，说明不同于第二实施方式的方面。
在本实施方式中，相位互不相同的6相的时钟信号GCK1～GCK6中的任一个被供给至驱动电路321。时钟信号GCK1～GCK6每三个水平扫描期间(3H)交替地重复H电平与L电平的电位。即，时钟信号GCK1～GCK6的H电平或L电平的电位的1周期成为六个水平扫描期间(6H)。时钟信号GCK1～GCK6的最小相位差为一个水平扫描期间。
图17所示的netA和栅极线GL的振幅虽与第二实施方式相同，但从电位变化起直至下一个电位变化的期间与第二实施方式不同。
例如，在时刻t21，netA(n)被驱动电路321(n)的TFT_M21预充电，在时刻t22，时钟信号GCK6的电位成为H电平。时钟信号GCK6被供给至与netA(n)连接的驱动电路321(n-1)的TFT_M12。
因此，当时钟信号GCK6过渡到H电平的电位时，则netA(n)的电位因驱动电路321(n-1)的TFT_M12与netA(n)之间的寄生电容而成为“VDD-Vth1+ΔV”。在本实施方式中，预充电后、直至netA(n)的电位上升至“VDD-Vth1+ΔV”的期间成为两个水平扫描期间。
接下来，从时刻t22经过一个水平扫描期间后的时刻t23内，时钟信号GCK1过渡到H电平的电位。此时，netA(n)被预充电，因此TFT_M5变为导通。由此，经由TFT_M5开始向栅极线GL(n)充H电平的电位的电，netA(n)的电位也变为“VDD-Vth1+ΔV+ΔVbst”。由此，在本实施方式中，netA(n)的电位从“VDD-Vth1+ΔV”上升至“VDD-Vth1+ΔV+ΔVbst”的期间为一个水平扫描期间。
从时刻t23经过两个水平扫描期间后的时刻t24内，时钟信号GCK6过渡到L电平的电位。由此，netA(n)的电位下降至“VDD-Vth1+ΔVbst”。由此，在本实施方式中，netA(n)的电位从“VDD-Vth1+ΔV+ΔVbst”下降至“VDD-Vth1+ΔVbst”为止的期间成为两个水平扫描期间。
在从时刻t24经过一个水平扫描期间后的时刻t25，时钟信号GCK1过渡到L电平的电位。由此，netA(n)的电位下降至“VDD-Vth1”。此时，netA(n+1)为“VDD-Vth1+ΔV+ΔVbst”。因此，经由TFT_M12栅极线GL(n)过渡到L电平的电位。由此，netA(n)从“VDD-Vth1+ΔVbst”下降至“VDD-Vth1”为止的期间成为一个水平扫描期间。
在本实施方式中，时钟信号成为H电平的电位的期间为三个水平扫描期间。因此，栅极线GL(n)成为H电平的电位的期间也为三个水平扫描期间。
如此，在本实施方式中，由于将对应于各栅极线GL的驱动电路321分散地配置在两个边框区域(Ra、Rb)，因此与将整个驱动电路321配置在一个边框区域的情况相比，可以实现窄边框化。此外，与第二实施方式相同地，使栅极线GL过渡到L电平的电位时，对TFT_M12施加高于以往的导通电压，可以讲栅极线GL的电位快速下降至L电平。此外，在本实施方式中，由于可以从栅极线GL的两端对栅极线GL充放电，与第六实施方式相比可以将栅极线GL快速地切换为非选择状态。并且，在本实施方式中，虽说明了使用6相的时钟信号的例子，但若要是时钟信号为4相则不限于此。
[第八实施方式]
在本实施方式中，对比上述的第七实施方式快速地将栅极线GL的电位下降至L电平的构成进行说明。
图18是示出本实施方式中的驱动电路331的配置例的示意图。在图18中，对与第七实施方式等同的构成标注与第七实施方式相同的附图标记。在图18中，示出驱动栅极线GL(n-3)～GL(n+4)的驱动电路331(n-3)～331(n+4)的配置例。下面，不区分这些驱动电路时称为驱动电路331。
如图18所示，驱动电路331在具有输出缓冲部BT_A及BT_B基础上，具有输出缓冲部BT_R。输出缓冲部BT_R被配置于与输出缓冲部BT_A相同的边框区域。
驱动电路331供给与第二实施方式相同的4相的时钟信号GCK1～GCK4中的任一个时钟信号。下面，说明驱动电路331的具体的构成。
图19是示出驱动电路331中的移位寄存器部SR与输出缓冲部BT_A、BT_B、BT_R的构成例的等效电路图。在图19中，对与第七实施方式等同的构成标注与第七实施方式相同的附图标记。
并且，在此，为了方便，虽仅示出驱动电路331中的主要构成，但第二实施方式的驱动电路311中的移位寄存器部SR与输出缓冲部BT以外的元件被设置在驱动电路331。下面，以驱动电路331(n)为例说明与第七实施方式不同的构成。
如图19所示，输出缓冲部BT_R(n)具有用M30表示的TFT(下面，TFT_M30)。TFT_M30中，栅极电极栅与栅极线GL(n+2)连接，漏极电极与栅极线GL(n)连接，源极电极供给电源电压VSS。
此外，在本实施方式中，移位寄存器部SR(n)中的TFT_M21的栅极电极与栅极线GL(n-2)连接，TFT_M23的栅极电极与栅极线GL(n+3)连接。
图20是本实施方式中的驱动电路331(n)驱动栅极线GL(n)时的时序图。由于驱动电路331(n)的动作与第二实施方式相同，因此省略详细的说明。下面，说明不同于第二实施方式(图7A)的方面。
在本实施方式中，netA(n)的电位从“VDD-Vth1+ΔVbst”过渡到L电平的时刻比第二实施方式仅后错一个水平扫描期间。
如图20所示，在本实施方式中，在时刻t3，netA(n)的电位过渡到“VDD-Vth1+ΔVbst”之后，在时刻t4，栅极线GL(n+2)开始被充电至H电平的电位。由此，TFT_M30变为导通，并经由TFT_M30将栅极线GL(n)放电至L电平的电位。
当栅极线GL(n)开始放电至L电平的电位时，netA(n)的电位经由电容Cbst(图示省略)下降至“VDD-Vth1”。此时，TFT_M5为导通状态。因此，栅极线GL(n)经由TFT_M30与TFT_M5被放电至L电平的电位。
在时刻t5，当栅极线GL(n+3)开始被充电至H电平的电位时，TFT_M23为导通，并将netA(n)下降至L电平的电位。
如此，在本实施方式中，通过进一步设置TFT_M30，可以更快速化将栅极线GL(n)放电至L电平的电位的时间。此外，直至netA(n)的电位过渡到L电平的时间长于第二实施方式。即，netA(n)成为预充电时的电压以上的期间比第二实施方式长一个水平扫描期间。因此，对TFT_M5施加导通电压的时间变长，可以提高由TFT_M5引起的栅极线GL(n)的放电能力。并且，在本实施方式中，虽说明了使用4相的时钟信号的例子，但若要是时钟信号为4相则不限于此。
[第九实施方式]
在本实施方式中，在一个垂直扫描期间内，在交替地进行触摸位置检测与图像显示的显示装置中，对使用上述的第七实施方式的驱动电路的例子进行说明。
图21是示出在有源矩阵基板2上形成的对置电极50的配置的一例的示意图。如图21所示，对置电极50是矩形形状，在有源矩阵基板2上呈矩阵状地配置有多个。对置电极50在有源矩阵基板2的液晶层4(参照图1)侧的面，设置于像素电极12的上层。对置电极50分别是例如一边为几毫米(mm)的大致正方形，且比像素大。另外，该图中虽省略图示，但在对置电极50形成有缝隙(例如几微米(μm)宽度)，该缝隙用于在对置电极50与像素电极12之间使横向电场产生。
有源矩阵基板2在设有图2A所示的源极驱动器20的边框区域一侧具备控制器40。控制器40进行用于显示图像的图像显示控制的同时，进行用于检测触摸位置的触摸位置检测控制。
控制器40与各对置电极50之间通过在Y轴方向上延伸的信号线51连接。即，与对置电极50的数量相同的数量的信号线51在有源矩阵基板2上形成。
对置电极50与像素电极12成对，用于图像显示控制之时，同时用于触摸位置检测控制之时。
在本实施方式中，如图22所示，在一个垂直扫描期间，将图像显示期间TD和触摸位置检测期间TP交替进行多次。
控制器40在图像显示期间TD，对信号线51供给规定的直流信号，使对置电极50作为共用电极发挥作用，在触摸位置检测期间TP，作为用于检测触摸位置的触摸驱动信号，而将具有规定的振幅的交流信号供给到信号线51。
当人的手指等接触到显示画面时，在人的手指等与对置电极50之间形成电容。在触摸位置检测控制时，对置电极50接收经由信号线51供给的触摸驱动信号，并将对置电极50的位置的电容变化经由信号线51输出到控制器40。
栅极驱动器30在图像显示期间TD依次扫描栅极线GL，在触摸位置检测期间TP中断栅极线GL的扫描。也就是说，图像显示期间TD是栅极线GL的扫描期间，触摸位置检测期间TP是栅极线GL的非扫描期间。
图23是使用第七实施方式中的驱动电路321(n)来驱动栅极线GL(n)时的时序图。
在图23的例子中，在开始触摸位置检测期间TP之前，被驱动到栅极线GL(n)为止，且栅极线GL(n-1)所设置的像素中输入本应被写入的显示用数据(Video(n-1))。
在本实施方式中，直至栅极线GL(n-1)的电位过渡到L电平，向驱动电路321(n)供给时钟信号GCK1，之后，开始触摸位置检测期间TP。触摸位置检测期间TP内，将全部时钟信号控制在L电平的电位。
通过输入时钟信号GCK1，netA(n)直至触摸位置检测期间TP的开始前，经由驱动电路321(n)的TFT_M5维持“VDD-Vth1+ΔVbst+ΔV”的电位。因此，经由驱动电路321(n-1)的TFT_M12，栅极线GL(n-1)的电位在触摸位置检测期间TP开始前过渡到L电平的电位。
从栅极线GL(n-1)过渡到L电平的电位时刻t41起，直至重新开始图像显示期间TD为止，从源极驱动器20(图2A参照)对各源极线SL施加任意的电压。此时，所有的栅极线GL为L电平的电位，因此各像素中不写入显示用数据。
触摸位置检测期间TP内，时钟信号GCK1为L电平，因此netA(n)的电位成为“VDD-Vth1”。
像素显示期间TF的重新开始时，时钟信号GCK1以成为H电平的电位的方式，重新开始时钟信号GCK1～GCK6的输入。由此，netA(n)的电位经由驱动电路321(n)的TFT_M再次上升至“VDD-Vth1+ΔVbst”，且栅极线GL(n)被充电至H电平的电位。
在从栅极线GL(n)开始充电至H电平的电位起，经过两个水平扫描期间后，本应向栅极线GL(n)所设置的像素写入的显示用数据(Video(n))的电压信号被输入到各源极线SL。由此，栅极线GL(n)所设置的像素中写入显示用数据(Video(n))。
并且，在上述第九实施方式中，如图24所示，也可以在触摸位置检测期间TP的开始前，栅极线GL(n)成为选择状态时，向源极线SL输入栅极线GL(n)所设置的像素的显示用数据(Video(n))的电压信号。用这样的构成，可以在触摸位置检测期间TP开始前，向设置了栅极线GL(n)的像素写入显示用数据。然而，用这样的构成，将栅极线GL(n)切换至非选择状态为止的时间边变长，栅极线GL(n)所设置的像素的显示品质有可能降低。
此外，在像这样构成的情况下，重新开始下一个图像显示期间TD时，也可以与上述第九实施方式同样地，供给H电平的电位的时钟信号GCK1，并向源极线SL输入显示用数据(Video(n))的电压信号。由此，图像显示期间TD的重新开始时，在此向栅极线GL(n)所设置的像素写入显示用数据(Video(n))。
另外在这个时候，也可以与第九实施方式同样地，图像显示期间TD的重新开始时，以使时钟信号GCK1的电位成为H电平，重新开始时钟信号GCK1～GCK6的输入。由此，使netA(n)与其它行的netA同样地变化电位，可以适当地进行显示用数据的写入与储存。
以上对本发明所涉及的显示装置的一例进行了说明，但本发明所涉及的显示装置不限定为上述的实施方式的构成，而能够为各种变形构成。下面，对其变形例进行说明。
(1)上述的实施方式中，说明了驱动电路所使用的TFT用n沟道型TFT来构成的例子，但也可以用p沟道型TFT来构成，也可以混合n沟道型TFT和p沟道型TFT来构成。在p沟道型TFT的情况下，对栅极电极施加的电压越低则电流在漏极-源极间越容易流动。因此，在使用p沟道型TFT的情况下，各实施方式的电位关系与n沟道型TFT的情况下的电位关系相反。
(2)在上述的第九实施方式中，在触摸位置检测期间，将时钟信号的电位控制为L电平，但也可以仅在触摸位置检测期间之间，使对驱动电路的时钟信号的供给停止。
(3)在上述的实施方式中，像素用的TFT11、以及驱动电路中所使用的TFT的半导体层也可以使用非晶硅(a-Si)，但优选使用氧化物半导体。
作为氧化物半导体，例如是In(铟)-Ga(镓)-Zn(锌)-O(氧)类的三元系氧化物。In、Ga及Zn的比例(组成比)未特别限定，但例如可以是In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。此外，例如也可以按1：1：1的比例包含In、Ga及Zn。具有In-Ga-Zn-O系的半导体层的TFT具有与使用a-Si的TFT相比高的迁移率(超出20倍)、以及与使用a-Si的TFT相比低的漏电流(不足一百分之一)。因此，尤其适合用于驱动电路的TFT。因而，如果使用具有In-Ga-Zn-O系的半导体层的TFT，则驱动电路中的漏电流被抑制，从而能够大幅削减显示装置的功耗。
另外，In-Ga-Zn-O系半导体也可以是非晶硅，而且也可以包含结晶质部分，具有结晶性。作为结晶质In-Ga-Zn-O类半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O类半导体。这样的In-Ga-Zn-O系半导体的晶体结构例如在特开2012-134475号公报被公开。为了参考，在本说明书中援用日本特开2012-134475号公报的全部公开内容。
并且，氧化物半导体层也可以代替In-Ga-Zn-O类半导体，包含其它氧化物半导体。例如还可以为Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。
(4)在上述实施方式中，虽说明了4相、6相、8相中的任一个时钟信号被供给至驱动电路的例子，但驱动电路也可以供给M(M：3以上的自然数)相的时钟信号。例如，在第一实施方式中，在供给3相的时钟信号的情况下，时钟信号以两个水平扫描期间为H电平的电位、一个水平扫描期间为L电平的电位的方式，交替地重复H电平与L电平的电位。在该时钟信号中，H电平或L电平的电位的1周期成为三个水平扫描期间。
在此，对各实施方式中共用的M相的时钟信号、和被供给至驱动电路的时钟信号、及驱动电路的内部布线的电位变化进行总结。如图25所示，时钟信号(GCK1～3)在每1周期(M水平扫描期间)，成为H电平或L电平的电位。在M水平扫描期间，时钟信号成为H电平或L电平的电位的期间为N期间(1/M<N<M)，M相的时钟信号的最小相位差为1/M期间。并且，N期间为H电平或L电平的电位的继续期间。
驱动电路具备netA(内部布线)和输出缓冲部BT(输出电路部)。输出缓冲部BT中，源极电极与一根栅极线GL连接，漏极电极供给一时钟信号，栅极电极具备与其它段的驱动电路的内部布线连接的开关元件(TFT_M12)。
内部布线根据被供给的时钟信号，被充电至L电平的电位与H电平以上的电位之间的电位。其它段的驱动电路供给上述一时钟信号与M相的时钟信号的相位差为最小相位差(1/M)以上、不足N期间的其它时钟信号。上述一根栅极线GL成为选择状态或非选择状态时，其它的段的驱动电路的内部布线的电位为H电平以上的电位。
(5)在上述实施方式中，虽说明了使用了液晶的显示装置为例，但各实施方式的驱动电路也可以适用于使用了有机EL(Electroluminescence)的显示装置。
附图标记说明
1…显示装置
2…有源矩阵基板
3…对置基板
4…液晶层
12…源极线连接部
20…源极驱动器
30～33…栅极驱动器
40…控制器
50…对置电极(共用电极)
51…信号线
301，311，321，331…驱动电路
GL…栅极线
SL…源极线
SR…移位寄存器部
BT…输出缓冲部
netA…内部布线
Ra，Rb…边框区域

Claims (13)

1.一种显示装置，其特征在于，包括：
显示面板，其具有多根栅极线；以及
驱动部，其具有多个驱动电路，所述多个驱动电路是对应于所述多根栅极线的每一根设置的多个驱动电路，所述多个驱动电路使用被供给的控制信号依次扫描所述多根栅极线，
在特定的周期内，所述控制信号成为第一电位或低于所述第一电位的第二电位，且包含相位互不相同的M相的驱动用信号，M为3以上的自然数，
所述多个驱动电路的每一个具有内部布线和输出电路部，所述内部布线根据一驱动用信号而电位变化，所述输出电路部将对应的栅极线切换为选择状态或非选择状态，
在一驱动电路中，
所述内部布线中电位以所述第一电位或所述第二电位为基准而变化，
所述输出电路部包含至少一个第一输出用开关元件，
所述第一输出用开关元件具有栅极电极、漏极电极以及源极电极，所述栅极电极连接于在所述多个驱动电路之中与该驱动电路不同的第一驱动电路的所述内部布线，所述漏极电极供给所述一驱动用信号，所述源极电极与所述对应的栅极线连接，
所述对应的栅极线过渡为非选择状态或选择状态时的所述第一驱动电路的所述内部布线的电位、与该内部布线的成为所述基准的电位之间的电位差为，所述第一电位与所述第二电位之间的电位差以上。
2.如权利要求1所述的显示装置，其特征在于，
所述第一驱动电路的所述内部布线根据另一驱动用信号来充电，所述另一驱动用信号与所述一驱动用信号的相位差在所述M相的驱动用信号的最小相位差以上、小于在所述特定的周期内成为所述第一电位或所述第二电位的期间。
3.如权利要求2所述的显示装置，其特征在于，
所述第一驱动电路的所述内部布线根据相位仅比所述一驱动用信号延后所述最小相位差的量的所述另一驱动用信号来充电，
所述对应的栅极线被切换为非选择状态时，所述第一驱动电路的所述内部布线为所述第一电位以上的电位。
4.如权利要求2所述的显示装置，其特征在于，
所述第一驱动电路的所述内部布线根据相位仅比所述一驱动用信号提前所述最小相位差的量的所述另一驱动用信号来充电，
所述对应的栅极线被切换为选择状态时，所述第一驱动电路的所述内部布线为所述第一电位以上的电位。
5.如权利要求3或4所述的显示装置，其特征在于，
所述输出电路部还包含第二输出用开关元件，
所述第二输出用开关元件具有栅极电极、漏极电极、以及源极电极，所述栅极电极连接于所述多个驱动电路之中不同于所述第一驱动电路的第二驱动电路的所述内部布线，所述漏极电极供给所述一驱动用信号，所述源极电极与所述对应的栅极线连接，
所述第二驱动电路的所述内部布线根据驱动用信号来充电，所述驱动用信号的相位不同于被供给至所述第一驱动电路的驱动用信号的相位，
当所述对应的栅极线被切换为选择状态时、以及该对应的栅极线被切换为非选择状态时，所述第一驱动电路或所述第二驱动电路的所述内部布线为所述第一电位以上的电位。
6.如权利要求1至4中的任一项所述的显示装置，其特征在于，
在所述一驱动电路中，所述输出电路部还包含第三输出用开关元件，所述第三输出用开关元件在所述对应的栅极线成为非选择状态时，将所述对应的栅极线的电位拉低至所述第二电位。
7.如权利要求1至4中的任一项所述的显示装置，其特征在于，
在所述一驱动电路中，所述输出电路部还包含第四输出用开关元件，
所述第四输出用开关元件具有与该一驱动电路的所述内部布线连接的栅极电极、供给所述一驱动用信号的漏极电极、和与所述对应的栅极线连接的源极电极。
8.如权利要求1至4中的任一项所述的显示装置，其特征在于，
在所述显示面板的显示区域的外侧，即在栅极线的两端的各区域，分别配置有对应于该栅极线的所述驱动电路。
9.如权利要求1至4中的任一项所述的显示装置，其特征在于，
在所述显示面板的显示区域的外侧，即在栅极线的一个端部侧的第一区域和另一个端部侧的第二区域，分散地配置有所述多个驱动电路。
10.如权利要求9所述的显示装置，其特征在于，
所述多根栅极线之中对应于奇数行的各栅极线的所述驱动电路配置于所述第一区域，所述多根栅极线之中对应于偶数行的各栅极线的所述驱动电路被配置于所述第二区域。
11.如权利要求5所述的显示装置，其特征在于，
在所述显示面板的显示区域的外侧，即在栅极线的一个端部侧的第一区域和另一个端部侧的第二区域，所述多个驱动电路被分散地配置，
所述多根栅极线之中对应于奇数行的各栅极线的所述驱动电路的所述内部布线、及所述输出电路部的一部分的开关元件被配置于所述第一区域，该输出电路部的其它开关元件被配置于所述第二区域，
所述多根栅极线之中对应于偶数行的各栅极线的所述驱动电路的所述内部布线、及所述输出电路部的一部分的开关元件被配置于所述第二区域，该输出电路部的其它开关元件被配置于所述第一区域。
12.如权利要求1至4中的任一项所述的显示装置，其特征在于，
所述驱动部在一个垂直扫描期间内，交替地切换扫描栅极线的扫描期间、和停止栅极线的扫描的非扫描期间，
所述非扫描期间开始前、所述多根栅极线之中存在多根处于选择状态的特定的栅极线，
对应于一所述特定的栅极线的驱动电路将一所述特定的栅极线切换为非选择状态直至开始所述非扫描期间，
所述M相的驱动用信号之中、被供给至所述第一驱动电路的第一驱动用信号继续供给直至一所述特定的栅极线切换为非选择状态，所述第一驱动电路与对应于一所述特定的栅极线的驱动电路中的所述第一输出用开关元件连接。
13.如权利要求12所述的显示装置，其特征在于，
所述非扫描期间之后的所述扫描期间重新开始时，所述第一驱动用信号的电位以成为所述第一电位的方式，分别供给所述M相的驱动用信号，
所述第一驱动电路在所述扫描期间重新开始后，将一所述特定的栅极线以外的其它特定的栅极线基于所述第一驱动用信号切换为选择状态。
CN201811179478.XA 2017-10-12 2018-10-10 显示装置 Active CN109658882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017198617A JP2019074560A (ja) 2017-10-12 2017-10-12 表示装置
JP2017-198617 2017-10-12

Publications (2)

Publication Number Publication Date
CN109658882A CN109658882A (zh) 2019-04-19
CN109658882B true CN109658882B (zh) 2021-05-04

Family

ID=66096529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811179478.XA Active CN109658882B (zh) 2017-10-12 2018-10-10 显示装置

Country Status (3)

Country Link
US (1) US10621938B2 (zh)
JP (1) JP2019074560A (zh)
CN (1) CN109658882B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825414B2 (en) 2018-10-26 2020-11-03 Sharp Kabushiki Kaisha Scanning signal line drive circuit, display device provided with same, and drive method for scanning signal line
JP2021170093A (ja) 2020-04-17 2021-10-28 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
JP2021170092A (ja) * 2020-04-17 2021-10-28 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
US11200862B2 (en) * 2020-04-23 2021-12-14 Sharp Kabushiki Kaisha Shift register and display device provided with the same
KR20220092098A (ko) 2020-12-24 2022-07-01 엘지디스플레이 주식회사 표시장치
KR20220093432A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
JP2023072294A (ja) * 2021-11-12 2023-05-24 シャープディスプレイテクノロジー株式会社 走査信号線駆動回路およびそれを備えた表示装置
US11830454B2 (en) 2022-02-07 2023-11-28 Sharp Display Technology Corporation Active matrix substrate and display device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810576A1 (en) * 1996-05-31 1997-12-03 Fujitsu Limited Drive unit for planar display
CN102005196A (zh) * 2010-03-24 2011-04-06 友达光电股份有限公司 具低功率损耗的移位寄存器
CN102113043A (zh) * 2008-09-10 2011-06-29 夏普株式会社 显示装置及其驱动方法
CN102270509A (zh) * 2010-12-30 2011-12-07 友达光电股份有限公司 移位寄存器电路
CN102419949A (zh) * 2011-09-02 2012-04-18 友达光电股份有限公司 移位寄存器电路
KR101191157B1 (ko) * 2004-12-31 2012-10-15 엘지디스플레이 주식회사 액정표시장치의 구동부
CN105304013A (zh) * 2015-06-30 2016-02-03 上海天马有机发光显示技术有限公司 移位寄存器、移位寄存电路和显示装置
JP2016024421A (ja) * 2014-07-24 2016-02-08 株式会社ジャパンディスプレイ 表示装置
CN105869566A (zh) * 2016-06-21 2016-08-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318043B1 (ko) * 2006-06-02 2013-10-14 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US8055695B2 (en) 2006-07-12 2011-11-08 Wintek Corporation Shift register with each stage controlled by a specific voltage of the next stage and the stage after thereof
US8860652B2 (en) * 2012-08-23 2014-10-14 Innocom Technology (Shenzhen) Co., Ltd. Shift registers, display panels, display devices, and electronic devices
CN105185343B (zh) * 2015-10-15 2017-12-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810576A1 (en) * 1996-05-31 1997-12-03 Fujitsu Limited Drive unit for planar display
KR101191157B1 (ko) * 2004-12-31 2012-10-15 엘지디스플레이 주식회사 액정표시장치의 구동부
CN102113043A (zh) * 2008-09-10 2011-06-29 夏普株式会社 显示装置及其驱动方法
CN102005196A (zh) * 2010-03-24 2011-04-06 友达光电股份有限公司 具低功率损耗的移位寄存器
CN102270509A (zh) * 2010-12-30 2011-12-07 友达光电股份有限公司 移位寄存器电路
CN102419949A (zh) * 2011-09-02 2012-04-18 友达光电股份有限公司 移位寄存器电路
JP2016024421A (ja) * 2014-07-24 2016-02-08 株式会社ジャパンディスプレイ 表示装置
CN105304013A (zh) * 2015-06-30 2016-02-03 上海天马有机发光显示技术有限公司 移位寄存器、移位寄存电路和显示装置
CN105869566A (zh) * 2016-06-21 2016-08-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
JP2019074560A (ja) 2019-05-16
US20190114984A1 (en) 2019-04-18
CN109658882A (zh) 2019-04-19
US10621938B2 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
CN109658882B (zh) 显示装置
US8686990B2 (en) Scanning signal line drive circuit and display device equipped with same
US11024245B2 (en) Gate driver and display device using the same
US10825414B2 (en) Scanning signal line drive circuit, display device provided with same, and drive method for scanning signal line
US20120086703A1 (en) Display Driving Circuit, Display Device And Display Driving Method
US10395617B2 (en) Shift register circuit
CN110415659B (zh) 显示装置
US10770018B2 (en) Scanning signal line drive circuit, display device including the same, and scanning signal line driving method
US10473958B2 (en) Shift register, display device provided with same, and method for driving shift register
JP2014186158A (ja) 表示装置
CN107112051B (zh) 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法及显示装置
CN109491533B (zh) 显示装置
US10276119B2 (en) Shift register and display device provided therewith
CN109584767B (zh) 显示装置
JP2010002812A (ja) 液晶表示装置
US11815753B2 (en) Liquid crystal display apparatus and driving method of the same
JP2006235267A (ja) 半導体装置の駆動方法および駆動装置並びに半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant