CN109657349A - Soc芯片现场可编程逻辑阵列原型综合的方法及其*** - Google Patents

Soc芯片现场可编程逻辑阵列原型综合的方法及其*** Download PDF

Info

Publication number
CN109657349A
CN109657349A CN201811550520.4A CN201811550520A CN109657349A CN 109657349 A CN109657349 A CN 109657349A CN 201811550520 A CN201811550520 A CN 201811550520A CN 109657349 A CN109657349 A CN 109657349A
Authority
CN
China
Prior art keywords
file
tcl
programmable logic
logic array
field programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811550520.4A
Other languages
English (en)
Other versions
CN109657349B (zh
Inventor
李湘锦
张鹏
董怀玉
王宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201811550520.4A priority Critical patent/CN109657349B/zh
Publication of CN109657349A publication Critical patent/CN109657349A/zh
Application granted granted Critical
Publication of CN109657349B publication Critical patent/CN109657349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及SOC芯片现场可编程逻辑阵列原型综合的方法及其***；其中，方法，包括以下步骤：S1，判断工程文件夹是否建立；S2，根据参数化的器件选择和工程目录，建立工程文件夹；S3，判断是否存在旧的工程文件夹；S4，建立新的工程文件夹；S5，按照当时工程文件夹的时间进行备份；S6，判断工程文件夹是综合还是布局布线；S7，启动综合工具，调用syn.tcl文件；S8，判断综合后的工程文件夹是否进行布局布线；S9，启动布局布线工具，调用pr.tcl文件；S10，输出各类报告。本发明能够兼容多现场可编程逻辑阵列原型硬件环境，实现不同工具的调用，自动化程度高，易用性好，扩展性好，易维护，极大提高现场可编程逻辑阵列原型的效率。

Description

SOC芯片现场可编程逻辑阵列原型综合的方法及其***
技术领域
本发明涉及固态存储技术领域，更具体地说是指SOC芯片现场可编程逻辑阵列原型综合的方法及其***。
背景技术
SSD-Solid State Drives(固态硬盘)SOC芯片验证，由于EDA验证的局限性，一般配合使用FPGA propotyping verification(有条件的也会使用emulator(硬件加速仿真器))，而目前FPGA propotying verification(现场可编程逻辑阵列原型验证)中，一般有多个FPGA propotying(现场可编程逻辑阵列原型)硬件平台，迭代频繁，采用传统的方法，维护难度高，效率低，可靠性低，如果项目中间增加新的现场可编程逻辑阵列原型硬件平台，需要重头设计综合环境，复用性低，扩展性低，无法满足需求。
发明内容
本发明的目的在于克服现有技术的缺陷，提供SOC芯片现场可编程逻辑阵列原型综合的方法及其***。
为实现上述目的，本发明采用于下技术方案：
SOC芯片现场可编程逻辑阵列原型综合的方法，包括以下步骤：
S1，判断工程文件夹是否建立；若是，进入S3；若否，则进入S2；
S2，根据参数化的器件选择和工程目录，建立工程文件夹；
S3，判断是否存在旧的工程文件夹；若是，进入S5；若否，则进入S4；
S4，建立新的工程文件夹，将syn.tcl文件和pr.tcl文件复制到此文件夹下；
S5，按照当时工程文件夹的时间进行备份；
S6，判断工程文件夹是综合还是布局布线；若是综合，进入S7；若是布局布线，则进入S9；
S7，启动综合工具，调用syn.tcl文件；
S8，判断综合后的工程文件夹是否进行布局布线；若是，进入S9；若否，则进入S10；
S9，启动布局布线工具，调用pr.tcl文件；
S10，输出各类报告。
其进一步技术方案为：所述S2中，参数化的器件为v7-2000t或v7-707或 4SE820或vu440。
其进一步技术方案为：所述S2中，工程目录包括综合或布局布线的工程文件，运行过程中产生的临时文件，及最终的文件。
其进一步技术方案为：所述S7中，调用syn.tcl文件过程中先调用 syn_add_lib.tcl文件，及syn_add_rtl.tcl文件，再调用syn_fdc.tcl文件，及 syn_xdc.tcl文件。
其进一步技术方案为：所述syn_add_lib.tcl文件包含用到的各现场平台的 IP，按现场可编程逻辑阵列原型硬件平台进行区分；所述syn_add_rtl.tcl文件包含全部的设计文件，用于抓取工程中的寄存器输出及设计，形成综合文件表；所述syn_fdc.tcl文件为综合中工具的约束文件；所述syn_xdc.tcl文件为综合过程中的时序约束文件。
其进一步技术方案为：所述syn.tcl文件，用于调度各类综合工具，及综合工具的设置，对工程进行综合，输出布局布线的网表。
其进一步技术方案为：所述S9中，调用pr.tcl文件过程中先调用 pr_add_design.tcl文件，及pr_xdc.tcl文件，再调用pr_pin.tcl文件，及 pr_floorplan.tcl文件。
其进一步技术方案为：所述pr_add_design.tcl文件为布局布线的设计文件表；所述pr_xdc.tcl文件为布局布线的时序约束，用于区分各现场可编程逻辑阵列原型硬件平台；所述pr_pin.tcl文件布局布线的管脚约束，用于区分各现场可编程逻辑阵列原型硬件平台；所述pr_floorplan.tcl为布局布线的布局信息文件，包含块位置的约束，现场源语/IP的位置约束，用于区分各现场可编程逻辑阵列原型硬件平台。
其进一步技术方案为：所述pr.tcl文件，用于调度相关的布局布线工具，及工具的设置，对工程进行布局布线。
SOC芯片现场可编程逻辑阵列原型综合的***，包括第一判断单元，建立单元，第二判断单元，建立复制单元，备份单元，第三判断单元，第一调用单元，第四判断单元，第二调用单元，及输出单元；
所述第一判断单元，用于判断工程文件夹是否建立；
所述建立单元，用于根据参数化的器件选择和工程目录，建立工程文件夹；
所述第二判断单元，用于判断是否存在旧的工程文件夹；
所述建立复制单元，用于建立新的工程文件夹，将syn.tcl文件和pr.tcl文件复制到此文件夹下；
所述备份单元，用于按照当时工程文件夹的时间进行备份；
所述第三判断单元，用于判断工程文件夹是综合还是布局布线；
所述第一调用单元，用于启动综合工具，调用syn.tcl文件；
所述第四判断单元，用于判断综合后的工程文件夹是否进行布局布线；
所述第二调用单元，用于启动布局布线工具，调用pr.tcl文件；
所述输出单元，用于输出各类报告。
本发明与现有技术相比的有益效果是：能够兼容多现场可编程逻辑阵列原型硬件环境，实现不同工具的调用，自动化程度高，易用性好，扩展性好，易维护，极大提高现场可编程逻辑阵列原型的效率，能够更好地满足需求。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
图1为本发明SOC芯片现场可编程逻辑阵列原型综合的方法流程图；
图2为本发明SOC芯片现场可编程逻辑阵列原型综合的***方框图。
10 第一判断单元 20 建立单元
30 第二判断单元 40 建立复制单元
50 备份单元 60 第三判断单元
70 第一调用单元 80 第四判断单元
90 第二调用单元 100 输出单元
具体实施方式
为了更充分理解本发明的技术内容，下面结合具体实施例对本发明的技术方案进一步介绍和说明，但不局限于此。
如图1到图2所示的具体实施例，其中，本发明公开了SOC芯片现场可编程逻辑阵列原型综合的方法，包括以下步骤：
S1，判断工程文件夹是否建立；若是，进入S3；若否，则进入S2；
S2，根据参数化的器件选择和工程目录，建立工程文件夹，用于存放数据；
S3，判断是否存在旧的工程文件夹；若是，进入S5；若否，则进入S4；
S4，建立新的工程文件夹，将syn.tcl文件和pr.tcl文件复制到此文件夹下；
S5，按照当时工程文件夹的时间进行备份；
S6，判断工程文件夹是综合还是布局布线；若是综合，进入S7；若是布局布线，则进入S9；
S7，启动综合工具，调用syn.tcl文件；
S8，判断综合后的工程文件夹是否进行布局布线；若是，进入S9；若否，则进入S10；
S9，启动布局布线工具，调用pr.tcl文件；
S10，输出各类报告。
其中，SOC为片上***。
其中，输出各类报告为综合报告，或布局布线报告。
其中，在所述S2中，参数化的器件为v7-2000t或v7-707或4SE820或vu440，也可以采用其他的型号。
其中，所述S2中，工程目录包括综合或布局布线的工程文件，运行过程中产生的临时文件，及最终的文件。
其中，所述S7中，调用syn.tcl文件过程中先调用syn_add_lib.tcl文件，及syn_add_rtl.tcl文件，再调用syn_fdc.tcl文件，及syn_xdc.tcl文件。
进一步地，所述syn_add_lib.tcl文件包含用到的各现场平台的IP(知识产权)，按现场可编程逻辑阵列原型硬件平台进行区分；所述syn_add_rtl.tcl文件包含全部的设计文件，用于抓取工程中的寄存器输出及设计，形成综合文件表；所述syn_fdc.tcl文件为综合中工具的约束文件；所述syn_xdc.tcl文件为综合过程中的时序约束文件。
其中，所述syn.tcl文件，用于调度各类综合工具，及综合工具的设置，对工程进行综合，输出布局布线的网表。
其中，在所述S9中，调用pr.tcl文件过程中先调用pr_add_design.tcl文件，及pr_xdc.tcl文件，再调用pr_pin.tcl文件，及pr_floorplan.tcl文件。
其中，所述pr_add_design.tcl文件为布局布线的设计文件表；所述 pr_xdc.tcl文件为布局布线的时序约束，用于区分各现场可编程逻辑阵列原型硬件平台；所述pr_pin.tcl文件布局布线的管脚约束，用于区分各现场可编程逻辑阵列原型硬件平台；所述pr_floorplan.tcl为布局布线的布局信息文件，包含块位置的约束，现场源语/IP的位置约束，用于区分各现场可编程逻辑阵列原型硬件平台。
其中，所述pr.tcl文件，用于调度相关的布局布线工具，及工具的设置，对工程进行布局布线。
其中，PGA_REV.h，用于记录版本号，自动***到FPGA(现场)逻辑中，能够通过中央处理器读出；
fpga_run.csh，抓取工程中的RTL(寄存器输出及设计)，形成综合需要的文件表，即syn_add_rtl.tcl；
fpga_syn.pl，负责整个FPGA propotyping综合/布局布线的运行，调度各类综合/布局布线工具；
cmd.sh，综合命令批处理，支持同时进行多个FPGA综合；
pr_genbit_pre，为产生工程文件前，需要加的脚本约束。
本发明能够用于多个FPGA propotyping综合，有相同可以复用的部分，有不相同需要独立处理的部分；用于FPGA propotyping综合自动化，支持多FPGA propotyping硬件环境，扩展性好，维护性好，同时支持多个FPGA综合软件的使用，高度自动化，易用性好；能够极大的提高FPGA propotyping综合的效率。
如图2所示，本发明公开了一种SOC芯片现场可编程逻辑阵列原型综合的***，包括第一判断单元10，建立单元20，第二判断单元30，建立复制单元40，备份单元50，第三判断单元60，第一调用单元70，第四判断单元80，第二调用单元90，及输出单元100；
所述第一判断单元10，用于判断工程文件夹是否建立；
所述建立单元20，用于根据参数化的器件选择和工程目录，建立工程文件夹；
所述第二判断单元30，用于判断是否存在旧的工程文件夹；
所述建立复制单元40，用于建立新的工程文件夹，将syn.tcl文件和pr.tcl 文件复制到此文件夹下；
所述备份单元50，用于按照当时工程文件夹的时间进行备份；
所述第三判断单元60，用于判断工程文件夹是综合还是布局布线；
所述第一调用单元70，用于启动综合工具，调用syn.tcl文件；
所述第四判断单元80，用于判断综合后的工程文件夹是否进行布局布线；
所述第二调用单元90，用于启动布局布线工具，调用pr.tcl文件；
所述输出单元100，用于输出各类报告。
本发明采用c-shell脚本实现综合过程中，综合过程中需要的各类工具的调用；在FPGA综合过程中需要的各类文件，尽可能复用，并采用tcl脚本进行维护。
综上所述：本发明能够兼容多现场可编程逻辑阵列原型硬件环境，实现不同工具的调用，自动化程度高，易用性好，扩展性好，易维护，极大提高现场可编程逻辑阵列原型的效率，能够更好地满足需求。
上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims (10)

1.SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，包括以下步骤：
S1，判断工程文件夹是否建立；若是，进入S3；若否，则进入S2；
S2，根据参数化的器件选择和工程目录，建立工程文件夹；
S3，判断是否存在旧的工程文件夹；若是，进入S5；若否，则进入S4；
S4，建立新的工程文件夹，将syn.tcl文件和pr.tcl文件复制到此文件夹下；
S5，按照当时工程文件夹的时间进行备份；
S6，判断工程文件夹是综合还是布局布线；若是综合，进入S7；若是布局布线，则进入S9；
S7，启动综合工具，调用syn.tcl文件；
S8，判断综合后的工程文件夹是否进行布局布线；若是，进入S9；若否，则进入S10；
S9，启动布局布线工具，调用pr.tcl文件；
S10，输出各类报告。
2.根据权利要求1所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述S2中，参数化的器件为v7-2000t或v7-707或4SE820或vu440。
3.根据权利要求1所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述S2中，工程目录包括综合或布局布线的工程文件，运行过程中产生的临时文件，及最终的文件。
4.根据权利要求1所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述S7中，调用syn.tcl文件过程中先调用syn_add_lib.tcl文件，及syn_add_rtl.tcl文件，再调用syn_fdc.tcl文件，及syn_xdc.tcl文件。
5.根据权利要求4所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述syn_add_lib.tcl文件包含用到的各现场平台的IP，按现场可编程逻辑阵列原型硬件平台进行区分；所述syn_add_rtl.tcl文件包含全部的设计文件，用于抓取工程中的寄存器输出及设计，形成综合文件表；所述syn_fdc.tcl文件为综合中工具的约束文件；所述syn_xdc.tcl文件为综合过程中的时序约束文件。
6.根据权利要求4所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述syn.tcl文件，用于调度各类综合工具，及综合工具的设置，对工程进行综合，输出布局布线的网表。
7.根据权利要求1所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述S9中，调用pr.tcl文件过程中先调用pr_add_design.tcl文件，及pr_xdc.tcl文件，再调用pr_pin.tcl文件，及pr_floorplan.tcl文件。
8.根据权利要求7所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述pr_add_design.tcl文件为布局布线的设计文件表；所述pr_xdc.tcl文件为布局布线的时序约束，用于区分各现场可编程逻辑阵列原型硬件平台；所述pr_pin.tcl文件布局布线的管脚约束，用于区分各现场可编程逻辑阵列原型硬件平台；所述pr_floorplan.tcl为布局布线的布局信息文件，包含块位置的约束，现场源语/IP的位置约束，用于区分各现场可编程逻辑阵列原型硬件平台。
9.根据权利要求7所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述pr.tcl文件，用于调度相关的布局布线工具，及工具的设置，对工程进行布局布线。
10.SOC芯片现场可编程逻辑阵列原型综合的***，其特征在于，包括第一判断单元，建立单元，第二判断单元，建立复制单元，备份单元，第三判断单元，第一调用单元，第四判断单元，第二调用单元，及输出单元；
所述第一判断单元，用于判断工程文件夹是否建立；
所述建立单元，用于根据参数化的器件选择和工程目录，建立工程文件夹；
所述第二判断单元，用于判断是否存在旧的工程文件夹；
所述建立复制单元，用于建立新的工程文件夹，将syn.tcl文件和pr.tcl文件复制到此文件夹下；
所述备份单元，用于按照当时工程文件夹的时间进行备份；
所述第三判断单元，用于判断工程文件夹是综合还是布局布线；
所述第一调用单元，用于启动综合工具，调用syn.tcl文件；
所述第四判断单元，用于判断综合后的工程文件夹是否进行布局布线；
所述第二调用单元，用于启动布局布线工具，调用pr.tcl文件；
所述输出单元，用于输出各类报告。
CN201811550520.4A 2018-12-18 2018-12-18 Soc芯片现场可编程逻辑阵列原型综合的方法及其*** Active CN109657349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811550520.4A CN109657349B (zh) 2018-12-18 2018-12-18 Soc芯片现场可编程逻辑阵列原型综合的方法及其***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811550520.4A CN109657349B (zh) 2018-12-18 2018-12-18 Soc芯片现场可编程逻辑阵列原型综合的方法及其***

Publications (2)

Publication Number Publication Date
CN109657349A true CN109657349A (zh) 2019-04-19
CN109657349B CN109657349B (zh) 2023-02-10

Family

ID=66114822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811550520.4A Active CN109657349B (zh) 2018-12-18 2018-12-18 Soc芯片现场可编程逻辑阵列原型综合的方法及其***

Country Status (1)

Country Link
CN (1) CN109657349B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114781300A (zh) * 2022-06-21 2022-07-22 上海国微思尔芯技术股份有限公司 可编辑逻辑阵列布线方法、装置、设备和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120290993A1 (en) * 2011-05-12 2012-11-15 S2C Inc. Logic verification module apparatus to serve as a hyper prototype for debugging an electronic design that exceeds the capacity of a single fpga
US20140013163A1 (en) * 2012-07-08 2014-01-09 S2C Inc. Verification module apparatus for debugging software and timing of an embedded processor design that exceeds the capacity of a single FPGA
CN103699399A (zh) * 2012-09-27 2014-04-02 中国科学院微电子研究所 一种使可部分配置的fpga芯片***具有高可靠性的方法
CN104484309A (zh) * 2014-12-18 2015-04-01 北京控制工程研究所 一种支持部分可重构的航天用SoC的实现方法
CN104679628A (zh) * 2013-12-03 2015-06-03 中国科学院微电子研究所 一种现场可编程门阵列的测试方法
CN107741846A (zh) * 2017-09-22 2018-02-27 深圳航天科技创新研究院 Fpga工程过程管理优化设计方法、***及存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120290993A1 (en) * 2011-05-12 2012-11-15 S2C Inc. Logic verification module apparatus to serve as a hyper prototype for debugging an electronic design that exceeds the capacity of a single fpga
US20140013163A1 (en) * 2012-07-08 2014-01-09 S2C Inc. Verification module apparatus for debugging software and timing of an embedded processor design that exceeds the capacity of a single FPGA
CN103699399A (zh) * 2012-09-27 2014-04-02 中国科学院微电子研究所 一种使可部分配置的fpga芯片***具有高可靠性的方法
CN104679628A (zh) * 2013-12-03 2015-06-03 中国科学院微电子研究所 一种现场可编程门阵列的测试方法
CN104484309A (zh) * 2014-12-18 2015-04-01 北京控制工程研究所 一种支持部分可重构的航天用SoC的实现方法
CN107741846A (zh) * 2017-09-22 2018-02-27 深圳航天科技创新研究院 Fpga工程过程管理优化设计方法、***及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周丽娜: "多片FPGA原型验证***上的巧计分割与管脚复用", 《中国优秀硕士学位论文全文数据库 (信息科技辑)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114781300A (zh) * 2022-06-21 2022-07-22 上海国微思尔芯技术股份有限公司 可编辑逻辑阵列布线方法、装置、设备和存储介质

Also Published As

Publication number Publication date
CN109657349B (zh) 2023-02-10

Similar Documents

Publication Publication Date Title
CN106291336B (zh) 一种fpga测试配置码流实时下载方法及***
CN105786998B (zh) 数据库中间件***及利用其处理数据的方法
CN1326044C (zh) 一种基于脚本解释工具的自动化软件测试***
CN101365994B (zh) 可编程控制器的***装置、置换方法和程序
CN103309904B (zh) 一种生成数据仓库etl 代码的方法及装置
CN100552709C (zh) 广播电视媒体资产管理***及其调控方法
CN101930361B (zh) 在线数据存储服务提供方法及***
CN101090295A (zh) 一种ason网络的测试***及方法
CN105912455A (zh) 业务执行方法及服务器
CN108710566B (zh) 一种配电调度主站集成测试***及方法
CN102521122A (zh) 面向动态场景的测试序列生成方法及***
CN105653401A (zh) 应用***灾备、运维、监控和应急启停调度方法及装置
CN106649164A (zh) 一种硬件接口管理方法
CN112256581A (zh) 高***券业交易类***的日志回放测试方法及装置
CN105929277A (zh) 一种继电保护装置自动测试方案标准化的实现方法及***
CN109657349A (zh) Soc芯片现场可编程逻辑阵列原型综合的方法及其***
CN102932476B (zh) 网络存储同步***
CN113111125A (zh) 一种基于区块链的业务存证方法
CN100358302C (zh) 一种使用状态机测试网元接口的方法
CN101335960B (zh) 一种实现手机自动测试的方法和***
CN101145043A (zh) 工厂信息***及其更新数据的方法
CN112650733A (zh) 一种智能合约状态数据的处理方法、***与装置
Boer et al. The possible role of a backbone architecture in real-time control and emulation
JPH03237852A (ja) 交換ソフトウェアの自動試験方式
CN118051255A (zh) 一种基于插件的人机交互界面配置***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant