CN109656844A - 一种AT24xx EEPROM驱动方法和装置 - Google Patents

一种AT24xx EEPROM驱动方法和装置 Download PDF

Info

Publication number
CN109656844A
CN109656844A CN201811463769.1A CN201811463769A CN109656844A CN 109656844 A CN109656844 A CN 109656844A CN 201811463769 A CN201811463769 A CN 201811463769A CN 109656844 A CN109656844 A CN 109656844A
Authority
CN
China
Prior art keywords
at24xx
eeprom
function
driving
nuclear structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811463769.1A
Other languages
English (en)
Other versions
CN109656844B (zh
Inventor
王鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201811463769.1A priority Critical patent/CN109656844B/zh
Publication of CN109656844A publication Critical patent/CN109656844A/zh
Application granted granted Critical
Publication of CN109656844B publication Critical patent/CN109656844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1694Configuration of memory controller to different memory types
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供了一种AT24xx EEPROM驱动方法,包括以下步骤:实例化I2C驱动核心结构体,并将所述结构体注册到I2C核心中;实现本地私有结构体的封装,并调用核心结构体中定义的设备枚举函数初始化并保存所述本地私有结构体,以将相关软硬件资源准备就绪;以及通过设备枚举函数注册面向上层的操作函数集,并通过面向上层的操作函数集调用读写函数来对所述AT24xx EEPROM的I2C接口进行读写操作。本发明实现了针对AT24xx系列EEPROM的通用驱动,同时支持多种匹配方式,使其具备更好的适配性。

Description

一种AT24xx EEPROM驱动方法和装置
技术领域
本发明总体上涉及计算机领域,并且更具体地,涉及一种AT24xx EEPROM(电可擦可编程只读存储器)驱动方法和装置。
背景技术
AT24xx系列的EEPROM型号很多,应用场景也很广泛。但其每个型号的芯片I2C接口驱动都是独立编写的,当我们的产品采用不同型号芯片时,就需要去适配指定型号的芯片驱动。而且,从软件设计角度来看,这些AT24xx系列EEPROM硬件设计上有很大的相似度,驱动分开独立编写势必带来代码冗余设计。另外,由于AT24xx系列的EEPROM从最开始投入市场到现在已经经历了很长时间,而Linux在这期间已经发生了很大的变化,尤其是ARM(Advanced RISC Machine,精简指令集机器)架构引入设备树后,驱动的匹配方式已转向DTS(Device Tree Source,设备树源码),而早期的芯片驱动仍然采用传统的legacy(遗留)方式,这样就导致同一系列的AT24xx EEPROM在驱动编写方式上出现了不统一。
发明内容
鉴于此,本发明实施例的目的在于提出一种适配所有AT24xx系列的通用驱动软件,这样在产品迭代时,如果更换了不同型号的AC24xx芯片就不用担心驱动不适配的问题;而且,驱动代码编写上支持了多种匹配方式,既支持i2c_table匹配,也支持DTS匹配,还支持ACPI(Advanced Configuration and Power Management Interface,高级配置和电源管理接口)匹配,这样驱动代码就具备的更广泛的通用性,不仅可以用在ARM平台也可以用到X86平台。
基于上述目的,本发明实施例的一方面提供了一种AT24xx EEPROM驱动方法,包括以下步骤:
实例化I2C驱动核心结构体(i2c_driver),并将所述结构体注册到I2C核心中;
实现本地私有结构体的封装,并调用核心结构体中定义的设备枚举函数初始化并保存所述本地私有结构体,以将相关软硬件资源准备就绪;以及
通过设备枚举函数注册面向上层的操作函数集,并通过面向上层的操作函数集调用读写函数来对所述AT24xx EEPROM的I2C接口进行读写操作。
在一些实施方式中,还包括:在实例化I2C驱动核心结构体之前,在***的板级文件中添加所述AT24xx EEPROM的板级信息。
在一些实施方式中,在***的板级文件中添加所述AT24xx EEPROM的板级信息包括:在ARM平台支持设备树的情况下,在DTS文件中添加所述AT24xx EEPROM的板级信息。
在一些实施方式中,在***的板级文件中添加所述AT24xx EEPROM的板级信息还包括:在X86平台的情况下,在DSDT(Differentiated System Description Table,***差异描述表)中添加所述AT24xx EEPROM的板级信息。
在一些实施方式中,所述实例化I2C驱动核心结构体,并将所述结构体注册到I2C核心中包括:在所述I2C驱动核心结构体中定义表示是ARM平台支持的DTS匹配方式的of_device_id类型的数组,以及表示是X86平台支持的ACPI匹配方式的acpi_device_id类型的数组。
在一些实施方式中,所述实例化I2C驱动核心结构体,并将所述结构体注册到I2C核心中还包括:在驱动的入口函数中调用I2C驱动核心结构体注册函数完成对I2C驱动核心结构体的注册。
在一些实施方式中,在出口函数中调用I2C驱动核心结构体卸载函数,可以完成对I2C驱动核心结构体的卸载。
在一些实施方式中,所述本地私有结构体包含i2c_client以及硬件访问工程中需要的互斥锁、等待队列、临时缓冲区软件资源。
在一些实施方式中,所述实现本地私有结构体的封装,并调用所述核心结构体中定义的设备枚举函数初始化并保存所述本地私有结构体,以将相关软硬件资源准备就绪包括:所述设备枚举函数首先判断平台设备匹配方式是ARM的DTS还是X86的ACPI,基于所述匹配方式进行一系列的初始化动作。
在一些实施方式中,对所述AT24xx EEPROM的I2C接口进行读写操作以i2c msg为单位。
本发明实施例的另一方面提供了一种AT24xx EEPROM驱动装置,包括:
至少一个处理器;和
存储器,所述存储器存储有处理器可运行的程序代码,所述程序代码在被处理器运行时实施如上述任一项所述的方法。
本发明具有以下有益技术效果:本发明实施例提供的一种AT24xx EEPROM驱动方法和装置实现遵照主机驱动和外设驱动分离的设计思想,适配全系列的AT24xx系列芯片,并且支持多平台、多形式的device/driver匹配方式,ARM平台、X86平台均可适用,具备更好的适配性,而且简化了设备驱动的实现,为驱动的维护升级提供了最大限度的便利。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1是根据本发明实施例的AT24xx EEPROM驱动方法的流程图;
图2是根据本发明实施例的AT24xx EEPROM驱动装置的一种硬件结构示意图。
具体实施方式
以下描述了本公开的实施例。然而,应该理解,所公开的实施例仅仅是示例,并且其他实施例可以采取各种替代形式。附图不一定按比例绘制;某些功能可能被夸大或最小化以显示特定部件的细节。因此,本文公开的具体结构和功能细节不应被解释为限制性的,而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的,参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而,与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
I2C协议是嵌入式***中广泛使用的一类通信协议,主要用于CPU和各种外设之间的低速数据通信。Linux内核使用I2C framework(I2C框架)抽象、管理相应的资源,并以各种形式向各类使用者提供API(Application Program Interface,应用程序接口)。另外,作为总线(bus)的一种,I2C框架的实现体现了Linux设备模型的精髓,值得研究与学习。Linux的I2C体系结构分为3个组成部分:
(1)I2C核心:I2C核心提供了I2C总线驱动和设备驱动的注册、注销方法,I2C通信方法(即Algorithm)上层的与具体适配器无关的代码以及探测设备、检测设备地址的上层代码等;
(2)I2C总线驱动:I2C总线驱动是对I2C硬件体系结构中适配器端的实现,适配器可由CPU控制,甚至可以直接集成在CPU内部。I2C总线驱动主要包含I2C适配器数据结构i2c_adapter、I2C适配器的Algorithm数据结构i2c_algorithm和控制I2C适配器产生通信信号的函数。经由I2C总线驱动的代码,我们可以控制I2C适配器以主控方式产生开始位、停止位、读写周期,以及以从设备方式被读写、产生ACK等。
(3)I2C设备驱动:I2C设备驱动(也称为客户驱动)是对I2C硬件***结构中设备端的实现,设备一般挂接在受CPU控制的I2C适配器上,通过I2C适配器与CPU交换数据。I2C设备驱动主要包含数据结构i2c_driver和i2c_client,我们需要根据具体设备实现其中的成员函数。
在Linux内核源代码中的drivers目录下有一个i2c目录,而在i2c目录下又包含如下文件和文件夹:(1)i2c-core.c,这个文件实现了I2C核心的功能以及/proc/bus/i2c*接口;(2)i2c-dev.c,实现了I2C适配器设备文件的功能;(3)busses文件夹;以及(4)algos文件夹。
经过I2C framework的抽象,consumer可以不用关心I2C总线的技术细节,只需要通过简单的API,就可以与slave devices进行数据交互。正常情况下,consumer是位于内核态的其它驱动器(如HDMI driver、touch screen driver等等)。与此同时,I2C framework也通过字符设备向用户空间提供类似的接口,用户空间程序可以通过该接口访问slavedevices。在I2C framework内部,有I2C core、I2C busses、I2C algos和I2C muxes四个模块。I2C core使用I2C adapter和I2C algorithm两个子模块抽象I2C controller的功能,使用I2C client和I2C driver抽象I2C slave device的功能(对应设备模型中的device和device driver)。另外,基于I2C协议,通过smbus模块实现SMBus(System Management Bus,***管理总线)的功能。I2C algos包含了一些通用的I2C algorithm,所谓的algorithm,是指I2C协议包的生成方法,进而组合成I2C的读/写(read/write)指令,一般情况下,都是由硬件实现,不需要特别关注该目录。I2C muxes用于实现I2C总线的多路复用功能。
基于上述目的,本发明实施例提供了一种AT24xx EEPROM驱动方法,包括以下步骤:
实例化I2C驱动核心结构体i2c_driver,并将所述结构体注册到I2C核心中;
实现本地私有结构体的封装,并调用核心结构体中定义的设备枚举函数(probe函数)初始化并保存所述本地私有结构体,以将相关软硬件资源准备就绪;以及
通过所述设备枚举函数注册面向上层的操作函数集,并通过面向上层的操作函数集调用读写函数来对所述AT24xx EEPROM的I2C接口进行读写操作。
在一些实施方式中,本发明的方法还包括:在实例化I2C驱动核心结构体之前,在***的板级文件中添加AT24xx EEPROM的板级信息。
本发明不依赖于具体的SoC及I2C控制器的硬件特性,因此在一些实施例中,如果某一ARM平台外接了一个AT24xx EEPROM,则只需要在板级文件中添加对应的i2c_board_info,代码如下所示:
Static sttruct i2c_board_info i2c_devs0[]__initdata={
{I2C_BOARD_INFO(“24c02”,0x57),},
};
在支持设备树的情况下,简单地在.dts文件中添加一个节点即可:
在一些实施例中,当X86平台利用本发明方法进行驱动时,只需要在DSDT添加AT24xx相应的板级信息即可,代码如下所示:
Scope(_SB.PCI0)
{
Device(I2C0)
{
Name(LINK,"\\_SB.PCI0.I2C0")
Method(_PSC,0,NotSerialized)//_PSC:Power State Current
{
Return(GETD(SB10))
}
Method(_PS0,0,NotSerialized)//_PS0:Power State 0
{
LPD0(SB10)
}
Method(_PS3,0,NotSerialized)//_PS3:Power State 3
{
LPD3(SB10)
}
}
在一些实施例中,i2c_driver对应于一套驱动方法,其主要成员函数包括probe()、remove()、suspend()、resume()等,另外,struct i2c_device_id形式的id_table是I2C设备特有的匹配方式,里面存放该驱动所支持的I2C设备的ID表,我们也一并实现。实例化i2c_driver的代码如下:
static struct i2c_driver at24_driver={
.driver={
.name="at24",
.acpi_match_table=ACPI_PTR(at24_acpi_ids),
.of_match_table=of_match_ptr(at24_of_ids),
},
.probe=at24_probe,
.remove=at24_remove,
.id_table=at24_ids,
};
其中,at24_of_ids是一个of_device_id类型的数组,是ARM平台支持的DTS匹配方式,里面包含了本驱动支持的所有设备的“compatible”,用于匹配设备树中定义的EEPROM节点;at24_acpi_ids是一个acpi_device_id类型的数组,是X86平台支持的ACPI table匹配方式,用于匹配DSDT文件的中设备信息。最后,在驱动的入口函数at24_init中调用i2c_driver注册函数return i2c_add_driver(&at24_driver)完成对i2c_driver的注册;在出口函数at24_exit中调用i2c_driver卸载函数i2c_del_driver(&at24_driver),完成对i2c_driver的卸载。
在一些实施例中,probe函数是初始化硬件的关键,其中核心代码逻辑如下:
其中,at24_data结构体是AT24xx EEPROM的本地私有结构体,里面包含了i2c_client以及硬件访问过程需要的互斥锁、等待队列、临时缓冲区(buffer)软件资源。i2c_client是I2C子***提供的I2C设备硬件抽象,里面包含硬件相关的资源信息,互斥锁用于防止多个上层应用竞态访问EEPROM硬件,等待队列用于数据传输过程优化,临时缓冲区用于本地数据的周转。probe()函数就是围绕at24_data结构体把相关软硬件资源全部准备就绪。代码逻辑首先判断平台设备匹配方式是ARM的DTS还是X86的ACPI,如果是DTS匹配方式,则调用of_match_device()函数从ad24_dt_ids数组中找到与DTS中相匹配的AT24xx具体型号,如果是ACPI匹配方式,则调用acpi_match_device()函数从at24_acpi_ids数组找到与DSDT中相匹配的AT24xx具体型号;接下来就是一系列的初始化动作,等at24_data成员全部准备就绪后,就调用i2c_set_clientdata()函数将初始化好的at24_data保存到i2c_client的dev->driver_data中;register_chrdev()函数用于注册面向上层的操作函数集at24cxx_fops,定义如下:
static struct file_operations at24cxx_fops={
.owner=THIS_MODULE,
.read=at24cxx_read,
.write=at24cxx_write,
};
当上层应用程序需要读写AT24xx EEPROM时,就会调用到at24cxx_fops里实现的at24cxx_read、at24cxx_write函数,从而发起针对AT24xx EEPROM硬件的实际访问行为;class_create和device_create用于自动创建设备节点,这里是dev/at24cxx。
在一些实施例中,I2C传输(读或者写)以i2c msg为单位,该数据结构包含了数据传输相关的所有信息,其中,addr表示I2C slave device的地址;flags表示数据传输可携带的flag;常用的I2C_M_TEN表示支持10-bit的从机地址,I2C_M_RD表示此次传输是读操作;len表示数据传输的长度,单位为比特(byte)。
在一些实施例中,I2C数据传输有关的接口有两类:一类是以i2c client为参数,进行简单的数据收发,包括i2c_master_send、i2c_master_recv。该方法只可以通过标准方式,发送或者接收一定数量的数据。
另一类是以i2c adapter和i2c msg为参数,可以更为灵活的read或者write数据,包括i2c_transfer。使用该方法可以以struct i2c_msg为参数,一次读取、或者写入、或者读取加写入,一定数量的数据。
本驱动实现的读函数接口如下:
其中,参考at24c08手册的Random Eead时序图,得知:S Addr Wr[A]Comm[A]SAddr Rd[A][Data]NAP,这里使用i2c_smbus_read_byte_data读I2C数据。
写函数类似,调用i2c_smbus_write_byte_data进行数据写,实现如下:
在一些实施例中,可用以下测试代码对根据本发明方法实现的驱动进行测试,测试用例如下:
void print_usage(char*file)
{
printf("%s r addr\n",file);
printf("%s w addr val\n",file);
}
int main(int argc,char**argv)
{
int fd;
unsigned char buf[2];
if((argc!=3)&&(argc!=4))
{
print_usage(argv[0]);
return-1;
}
fd=open("/dev/at24cxx",O_RDWR);
if(fd<0)
{
printf("can't open/dev/at24cxx\n");
return-1;
}
if(strcmp(argv[1],"r")==0)
{
buf[0]=strtoul(argv[2],NULL,0);
read(fd,buf,1);
printf("data:%c,%d,0x%2x\n",buf[0],buf[0],buf[0]);
}
else if(strcmp(argv[1],"w")==0)
{
buf[0]=strtoul(argv[2],NULL,0);
buf[1]=strtoul(argv[3],NULL,0);
write(fd,buf,2);
}
else
{
print_usage(argv[0]);
return-1;
}
return 0;
}
经测试,可通过本驱动,正常读写AT24C08EEPROM的I2C接口。
在技术上可行的情况下,以上针对不同实施例所列举的技术特征可以相互组合,或者改变、添加以及省略等等,从而形成本发明范围内的另外实施例。
从上述实施例可以看出,本发明实施例提供的一种AT24xx EEPROM驱动方法和装置实现遵照主机驱动和外设驱动分离的设计思想,适配全系列的AT24xx系列芯片,并且支持多平台、多形式的device/driver匹配方式,ARM平台、X86平台均可适用,具备更好的适配性,而且简化了设备驱动的实现,为驱动的维护升级提供了最大限度的便利。
基于上述目的,本发明实施例的第二个方面,提出了一种AT24xxEEPROM驱动装置的一个实施例。
所述AT24xx EEPROM驱动装置包括至少一个处理器和存储器,存储器存储有可在处理器上运行的计算机程序,处理器执行程序时执行上述任意一种方法。
如图2所示,为本发明提供的AT24xx EEPROM驱动装置的一个实施例的硬件结构示意图。
以如图2为例,在该装置中包括处理器201以及存储器202,并还可以包括:输入装置203和输出装置204。
处理器201、存储器202、输入装置203和输出装置204可以通过总线或者其他方式连接,图2中以通过总线连接为例。
存储器202作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本申请实施例中的所述AT24xx EEPROM驱动方法对应的程序指令/模块。处理器201通过运行存储在存储器202中的非易失性软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述方法实施例的AT24xx EEPROM驱动方法。
存储器202可以包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需要的应用程序;存储数据区可存储根据AT24xx EEPROM驱动装置的使用所创建的数据等。此外,存储器202可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器202可选包括相对于处理器201远程设置的存储器,这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置203可接收输入的数字或字符信息,以及产生与AT24xxEEPROM驱动装置的用户设置以及功能控制有关的键信号输入。输出装置204可包括显示屏等显示设备。
所述一个或者多个AT24xx EEPROM驱动方法对应的程序指令/模块存储在所述存储器202中,当被所述处理器201执行时,执行上述任意方法实施例中的AT24xx EEPROM驱动方法。
所述执行所述AT24xx EEPROM驱动装置的任何一个实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,所述的程序可存储于计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。
此外,典型地,本发明实施例公开所述的装置、设备等可为各种电子终端设备,例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等,也可以是大型终端设备,如服务器等,因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外,根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及***单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外,应该明白的是,本文所述的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个***的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器,使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中,所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中,处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中,所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器、磁盘或光盘等。
上述实施例是实施方式的可能示例,并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些示例;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种AT24xx EEPROM驱动方法,其特征在于,包括以下步骤:
实例化I2C驱动核心结构体,并将所述结构体注册到I2C核心中;
实现本地私有结构体的封装,并调用所述核心结构体中定义的设备枚举函数初始化并保存所述本地私有结构体,以将相关软硬件资源准备就绪;以及
通过所述设备枚举函数注册面向上层的操作函数集,并通过面向上层的操作函数集调用读写函数来对所述AT24xx EEPROM的I2C接口进行读写操作。
2.根据权利要求1所述的方法,其特征在于,还包括:在实例化I2C驱动核心结构体之前,在***的板级文件中添加所述AT24xx EEPROM的板级信息。
3.根据权利要求2所述的方法,在***的板级文件中添加所述AT24xx EEPROM的板级信息包括:在ARM平台支持设备树的情况下,在DTS文件中添加所述AT24xx EEPROM的板级信息。
4.根据权利要求2所述的方法,其特征在于,在***的板级文件中添加所述AT24xxEEPROM的板级信息还包括:在X86平台的情况下,在DSDT中添加所述AT24xx EEPROM的板级信息。
5.根据权利要求1所述的方法,其特征在于,所述实例化I2C驱动核心结构体,并将所述结构体注册到I2C核心中包括:在所述I2C驱动核心结构体中定义表示是ARM平台支持的DTS匹配方式的of_device_id类型的数组,以及表示是X86平台支持的ACPI匹配方式的acpi_device_id类型的数组。
6.根据权利要求5所述的方法,其特征在于,所述实例化I2C驱动核心结构体,并将所述结构体注册到I2C核心中还包括:在驱动的入口函数中调用I2C驱动核心结构体注册函数完成对I2C驱动核心结构体的注册。
7.根据权利要求1所述的方法,其特征在于,所述本地私有结构体包含i2c_client以及硬件访问工程中需要的互斥锁、等待队列、临时缓冲区软件资源。
8.根据权利要求1所述的方法,其特征在于,所述实现本地私有结构体的封装,并调用所述核心结构体中定义的设备枚举函数初始化并保存所述本地私有结构体,以将相关软硬件资源准备就绪包括:所述设备枚举函数首先判断平台设备匹配方式是ARM的DTS还是X86的ACPI,基于所述匹配方式进行一系列的初始化动作。
9.根据权利要求7所述的方法,其特征在于,对所述AT24xx EEPROM的I2C接口进行读写操作以i2c msg为单位。
10.一种AT24xx EEPROM驱动装置,其特征在于,包括:
至少一个处理器;和
存储器,所述存储器存储有处理器可运行的程序代码,所述程序代码在被处理器运行时实施如权利要求1-9中任一项所述的方法。
CN201811463769.1A 2018-12-03 2018-12-03 一种AT24xx EEPROM驱动方法和装置 Active CN109656844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811463769.1A CN109656844B (zh) 2018-12-03 2018-12-03 一种AT24xx EEPROM驱动方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811463769.1A CN109656844B (zh) 2018-12-03 2018-12-03 一种AT24xx EEPROM驱动方法和装置

Publications (2)

Publication Number Publication Date
CN109656844A true CN109656844A (zh) 2019-04-19
CN109656844B CN109656844B (zh) 2022-02-22

Family

ID=66112278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811463769.1A Active CN109656844B (zh) 2018-12-03 2018-12-03 一种AT24xx EEPROM驱动方法和装置

Country Status (1)

Country Link
CN (1) CN109656844B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908785A (zh) * 2019-11-16 2020-03-24 湖南智领通信科技有限公司 一种基于优先级的数据驱动的扁平化设备驱动方法
CN112069113A (zh) * 2020-09-04 2020-12-11 龙芯中科技术有限公司 I2c设备配置方法和***
CN114546500A (zh) * 2022-01-28 2022-05-27 郑州信大捷安信息技术股份有限公司 一种支持多设备的密码卡驱动实现方法和***
CN114780152A (zh) * 2022-03-22 2022-07-22 西安广和通无线软件有限公司 一种计算设备启动方法及装置
CN114860640A (zh) * 2022-04-07 2022-08-05 湖南艾科诺维科技有限公司 用于FPGA与ARM通信的FlexSPI接口驱动方法及***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104508A (zh) * 2010-12-29 2011-06-22 哈尔滨工业大学 基于m模块的lxi设备中的m模块ll驱动层实现方法
US20140351489A1 (en) * 2013-05-21 2014-11-27 Stmicroelectronics (Rousset) Sas Mechanism for writing into an eeprom on an i2c bus
US20140347931A1 (en) * 2013-05-21 2014-11-27 Stmicroelectronics (Rousset) Sas Writing into an eeprom on an i2c bus
CN108287804A (zh) * 2018-01-25 2018-07-17 郑州云海信息技术有限公司 一种i2c控制器驱动方法及***
CN108536621A (zh) * 2018-04-08 2018-09-14 郑州云海信息技术有限公司 Ssd1306 oled驱动方法及spi子***
CN108549611A (zh) * 2018-04-02 2018-09-18 郑州云海信息技术有限公司 一种基于gt9系列芯片的驱动实现方法及***

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104508A (zh) * 2010-12-29 2011-06-22 哈尔滨工业大学 基于m模块的lxi设备中的m模块ll驱动层实现方法
US20140351489A1 (en) * 2013-05-21 2014-11-27 Stmicroelectronics (Rousset) Sas Mechanism for writing into an eeprom on an i2c bus
US20140347931A1 (en) * 2013-05-21 2014-11-27 Stmicroelectronics (Rousset) Sas Writing into an eeprom on an i2c bus
CN108287804A (zh) * 2018-01-25 2018-07-17 郑州云海信息技术有限公司 一种i2c控制器驱动方法及***
CN108549611A (zh) * 2018-04-02 2018-09-18 郑州云海信息技术有限公司 一种基于gt9系列芯片的驱动实现方法及***
CN108536621A (zh) * 2018-04-08 2018-09-14 郑州云海信息技术有限公司 Ssd1306 oled驱动方法及spi子***

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908785A (zh) * 2019-11-16 2020-03-24 湖南智领通信科技有限公司 一种基于优先级的数据驱动的扁平化设备驱动方法
CN112069113A (zh) * 2020-09-04 2020-12-11 龙芯中科技术有限公司 I2c设备配置方法和***
CN112069113B (zh) * 2020-09-04 2023-01-06 龙芯中科技术股份有限公司 I2c设备配置方法和***
CN114546500A (zh) * 2022-01-28 2022-05-27 郑州信大捷安信息技术股份有限公司 一种支持多设备的密码卡驱动实现方法和***
CN114780152A (zh) * 2022-03-22 2022-07-22 西安广和通无线软件有限公司 一种计算设备启动方法及装置
CN114780152B (zh) * 2022-03-22 2024-03-15 西安广和通无线软件有限公司 一种计算设备启动方法及装置
CN114860640A (zh) * 2022-04-07 2022-08-05 湖南艾科诺维科技有限公司 用于FPGA与ARM通信的FlexSPI接口驱动方法及***
CN114860640B (zh) * 2022-04-07 2023-06-06 湖南艾科诺维科技有限公司 用于FPGA与ARM通信的FlexSPI接口驱动方法及***

Also Published As

Publication number Publication date
CN109656844B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
CN109656844A (zh) 一种AT24xx EEPROM驱动方法和装置
CN106598632B (zh) 一种光模块的固件升级方法及装置
US9940123B1 (en) Updating device code through a bus
KR20180050728A (ko) 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화
US20130072260A1 (en) Methods and apparatuses for facilitating sharing device connections
US11853767B2 (en) Inter-core data processing method, system on chip and electronic device
CN114625481B (zh) 数据处理方法、装置、可读介质及电子设备
US20210141545A1 (en) Shared storage space access method, device and system and storage medium
CN110945475A (zh) 用于提供可打补丁的rom固件的***和方法
CN114327930A (zh) 用于异构多核核间通信的***架构和***架构的运行方法
CN112667415B (zh) 数据调用方法、装置、可读存储介质及电子设备
US20160110207A1 (en) Methods for copying information handling system configuration settings
CN110221840B (zh) 应用程序的功能实现方法及装置、设备及存储介质
CN112506676B (zh) 进程间的数据传输方法、计算机设备和存储介质
CN107040539B (zh) 一种协议数据包构建方法、装置及计算机***
CN109992556A (zh) 一种i2c驱动方法和装置
CN112486807A (zh) 一种压力测试方法、装置、电子设备和可读存储介质
JP2008547139A (ja) 一方向全二重インタフェースを有するメモリのポスト書き込みバッファのための方法、装置及びシステム
CN116257320A (zh) 一种基于dpu虚拟化配置管理方法、装置、设备及介质
CN116450554A (zh) 中断处理方法、根复合体设备及电子设备
CN115964331A (zh) 一种数据访问方法、装置及设备
CN101876898B (zh) 一种com组件的注册方法及装置
CN114564241A (zh) 硬件设备的访问方法、装置、计算机设备和存储介质
WO2021203591A1 (zh) 异构云存储***的数据处理方法及其可读介质和***
WO2020064000A1 (zh) 一种消息框的显示方法及装置、终端、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant