CN109634514A - 一种芯片存储器的读、写数据方法及*** - Google Patents

一种芯片存储器的读、写数据方法及*** Download PDF

Info

Publication number
CN109634514A
CN109634514A CN201710928856.9A CN201710928856A CN109634514A CN 109634514 A CN109634514 A CN 109634514A CN 201710928856 A CN201710928856 A CN 201710928856A CN 109634514 A CN109634514 A CN 109634514A
Authority
CN
China
Prior art keywords
data
space
write
area
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710928856.9A
Other languages
English (en)
Other versions
CN109634514B (zh
Inventor
郑江东
王幼君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Watchdata Ltd By Share Ltd
Beijing WatchSmart Technologies Co Ltd
Original Assignee
Beijing Watchdata Ltd By Share Ltd
Beijing WatchSmart Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Watchdata Ltd By Share Ltd, Beijing WatchSmart Technologies Co Ltd filed Critical Beijing Watchdata Ltd By Share Ltd
Priority to CN201710928856.9A priority Critical patent/CN109634514B/zh
Publication of CN109634514A publication Critical patent/CN109634514A/zh
Application granted granted Critical
Publication of CN109634514B publication Critical patent/CN109634514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种芯片存储器的读、写数据方法及***，属于存储技术领域。本发明首先判断待写数据是普通数据还是均衡数据；如果是普通数据，则将待写数据进行普通写；如果是均衡数据，则判断芯片操作***是否支持均衡写，如果支持，则芯片操作***对待写数据进行均衡写；如果芯片操作***不支持均衡写，则应用程序对待写数据进行均衡写。本发明通过均衡写数据，使得单一存储单元中的数据更新次数，被分摊到了多个存储单元，单个存储单元的写次数被直接稀释，稀释程度取决于分摊的存储单元个数，从而变相地延长了芯片存储器单一存储单元的使用寿命。

Description

一种芯片存储器的读、写数据方法及***
技术领域
本发明属于存储技术领域，具体涉及一种芯片存储器的读、写数据方法及***。
背景技术
芯片制造商一般都会提供指定条件下芯片存储器(Flash、EEPROM)的最小保证写次数，诸如5万次、10万次、50万次等。在该最小保证写次数以内，芯片制造商可以保证芯片存储器数据的读写正确性。当芯片存储器中某个存储单元(可能是某字节、某页或某块地址)的写次数达到或超过该最小保证写次数之后，其可靠性会降低，甚至存储操作会失败。
现有智能卡COS(Chip Operating System，芯片操作***)的设计和实现往往都是被动的接受芯片制造商提供的最小保证写次数，也就是基于芯片存储单元写次数不会超过最小保证写次数，但却未曾考虑写次数达到或超过该次数的情况。在某些应用场景，尤其是M2M(Machine to Machine，设备到设备)环境中，卡片中的应用会对芯片存储器进行频繁的擦写，其写次数很可能会达到或超过最小保证写次数。而基于芯片软、硬件设计和制造成本的考虑，芯片制造商一般不会提供额外的预防措施。那么如何延长这种极限情况下芯片存储器中数据的可靠性，提高芯片存储寿命？
针对这一技术问题，现有技术中存在从文件***角度设计的延长可擦写芯片寿命的方法。然而在Native应用和Java应用的处理过程中，很多时候并不涉及文件***，因此从文件***角度考虑的解决方法具有局限性，并没能够从COS层面和应用层面角度提供好的方法，来延长数据存储的可靠性，提高芯片的使用寿命。
现有的COS层存储方法的设计，是根据芯片制造商提供的读写接口，对需要存储的数据进行直接写数据，也就是所谓的普通写数据。
如图1所示，普通写数据的过程如下：
往目的地址处第一次写数据1；
往目的地址处第二次写数据2，完成数据1更新成数据2的过程。至此，目的地址处的数据1替换成数据2，目的地址处至此被写了2次。
由此可见：在单一存储单元中，数据更新一次，该存储单元就被写了2次，导致频繁更新数据时，该存储单元被频繁写。由于该存储单元的使用寿命有限，只能接近芯片制造商提供的最小保证写次数，并不能延长芯片单一存储单元的使用寿命。
发明内容
针对现有技术中存在的缺陷，本发明所要解决的技术问题是提供一种在芯片操作***和应用程序中实现的可延长芯片使用寿命的芯片存储器读、写方法及***。
为解决上述技术问题，本发明采用的技术方案如下：
一种芯片存储器的写数据方法，包括以下步骤：
判断待写数据是普通数据还是均衡数据；所述普通数据是指不需要频繁更新的数据，所述均衡数据是指需要频繁更新的数据；
如果是普通数据，则对待写数据进行普通写；
如果是均衡数据，则判断芯片操作***是否支持均衡写，如果支持，则芯片操作***对待写数据进行均衡写；
如果芯片操作***不支持均衡写，则应用程序对待写数据进行均衡写；
所述均衡写是使用N个存储空间，轮流存储需要频繁更新的数据；所述N为均衡系数，N为正整数，N≥2。
如上所述的芯片存储器的写数据方法，其中，所述芯片操作***对待写数据进行均衡写的过程包括以下步骤：
将芯片存储器划分为普通区域和均衡区域，所述普通区域用于存储普通数据，所述均衡区域用于存储均衡数据；
在均衡区域中划出N个指定大小的空间区域；
将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小的空间区域。
如上所述的芯片存储器的写数据方法，其中，所述将芯片存储器划分为普通区域和均衡区域包括以下四种方式：从地址由低到高将芯片存储器划分为普通区域和均衡区域；或者
从地址由低到高将芯片存储器划分为均衡区域和普通区域；或者
从地址由低到高将芯片存储器划分为普通区域、均衡区域和普通区域；或者
从地址由低到高将芯片存储器划分为均衡区域、普通区域和均衡区域。
如上所述的芯片存储器的写数据方法，其中，所述在均衡区域中划出N个指定大小的空间区域的大小为：
如果芯片存储器支持字节写，则划出的空间大小为：(指定大小+6)×均衡系数N；如果芯片存储器支持页擦页写，当(指定大小+6)是页大小的整数倍时，则划出的空间大小为(指定大小+6)×均衡系数N；当(指定大小+6)不是页大小的整数倍时，则划出的空间大小为：([(指定大小+6)÷页大小]+1)×页大小×均衡系数N。
如上所述的芯片存储器的写数据方法，其中，所述在均衡区域中划出N个指定大小的空间区域采用TLV List数据结构，所述TLV为Tag Length Value的缩写；所述Tag为4字节，用于控制选择哪个TLV来写数据；所述Length为2字节，用于表示实际有效数据的长度；所述Value是指定大小的实际数据；所述List的个数为均衡系数N。
如上所述的芯片存储器的写数据方法，其中，所述将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小的空间区域的过程包括以下步骤：
(1)选择均衡空间区域TLV List中的第一个TLV1，TLV1的Tag加1，写数据的长度到Length，写数据到Value；
(2)下一次写数据时在均衡空间区域TLV List中从前往后或者从后往前遍历查找第一个比TLV1的Tag小的TLVn，遍历查找时取的数据间隔为TLV的实际大小；
如果未找到满足要求的TLVn，则转至步骤(1)；
如果找到了满足要求的TLVn，TLVn的Tag加1，写数据的长度到Length，写数据到Value；下一次写数据时转至步骤(2)。
如上所述的芯片存储器的写数据方法，其中，所述应用程序对待写数据进行均衡写的过程包括以下步骤：
在应用数据空间中划出N个指定大小的空间区域；
将待写数据写入N个指定大小的空间区域中。
如上所述的芯片存储器的写数据方法，其中，所述在应用数据空间中划出N个指定大小的空间区域的方法如下：
对于页擦页写芯片，所述划出N个指定大小的空间区域不连续，所述不连续是指N个指定大小的空间区域中任意两个空间区域不在同一页中；
对于字节写芯片，所述划出N个指定大小的空间区域连续或者不连续。
如上所述的芯片存储器的写数据方法，其中，所述将待写数据写入N个指定大小的空间区域中的过程包括以下步骤：
遍历所述N个指定大小的空间区域，找到最旧数据所在的指定大小的空间区域，所述最旧数据是指最先存储在N个指定大小的空间区域中的数据；
将待写数据写入所述最旧数据所在的指定大小的空间区域；
下一次写数据时，重复以上步骤。
如上所述的芯片存储器的写数据方法，其中，所述遍历的顺序为从前往后或者从后往前。
一种芯片存储器的读数据方法，所述数据是按照上述的方法写入芯片存储器中的数据，包括以下步骤：
在均衡空间区域TLV List中，遍历查找最后一个与TLV1的Tag相同的TLVn，遍历查找时取的数据间隔为TLV的实际大小；
选择找到TLVn，读取该TLVn中的数据。
如上所述的芯片存储器的读数据方法，其中，所述遍历顺序为从前往后或者从后往前。
一种芯片存储器的读数据方法，所述数据是按照上述的方法写入芯片存储器中的数据，包括以下步骤：
遍历所述N个指定大小的空间区域，找到最新数据所在的指定大小的空间区域，所述最新数据是指最后存储在N个指定大小的空间区域中的数据；
从所述最新数据所在的指定大小的空间区域中读取数据；
下一次读数据时，重复以上步骤。
一种芯片存储器的读、写数据的方法，包括上述的写数据方法，以及上述的读数据方法。
一种芯片存储器的写数据***，包括用于判断待写数据是普通数据还是均衡数据的第一判断装置；所述普通数据是指不需要频繁更新的数据，所述均衡数据是指需要频繁更新的数据；
用于当待写数据是普通数据时调用普通写装置对待写数据进行处理的调用装置；
用于对待写数据进行普通写的普通写装置；
用于判断芯片操作***是否支持均衡写的第二判断装置；
所述调用装置还用于当芯片操作***支持均衡写时调用第一均衡写装置对待写数据进行处理，当芯片操作***不支持均衡写时调用第二均衡写装置对待写数据进行处理；
用于对待写数据进行均衡写的第一均衡写装置；
用于对待写数据进行均衡写的第二均衡写装置；
所述均衡写是使用N个存储空间，轮流存储需要频繁更新的数据；所述N为均衡系数，N为正整数，N≥2。
如上所述的芯片存储器的写数据***，其中，所述第一均衡写装置包括：
用于将芯片存储器划分为普通区域和均衡区域的第一划分单元；
用于在均衡区域中划出N个指定大小空间区域的第二划分单元；
用于将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小空间区域的第一写数据单元。
如上所述的芯片存储器的写数据***，其中，所述第一写数据单元写数据的过程为：
(1)选择均衡空间TLV List中的第一个TLV1，TLV1的Tag加1，写数据的长度到Length，写数据到Value；
(2)下一次写数据时在均衡空间TLV List中从前往后或者从后往前遍历查找第一个比TLV1的Tag小的TLVn，遍历查找时取的数据间隔为TLV的实际大小；
如果未找到满足要求的TLVn，则转至步骤(1)；
如果找到了满足要求的TLVn，TLVn的Tag加1，写数据的长度到Length，写数据到Value；下一次写数据时转至步骤(2)。
如上所述的芯片存储器的写数据***，其中，所述第二均衡写装置包括：用于在应用数据空间中划出N个指定大小的空间区域的第三划分单元；
用于将待写数据写入N个指定大小空间区域中的第二写数据单元。
如上所述的芯片存储器的写数据***，其中，所述第二写数据单元包括：
用于遍历N个指定大小的空间区域，找到最旧数据所在的指定大小的空间区域的第一遍历模块，所述最旧数据是指最先存储在N个指定大小的空间区域中的数据；
用于将待写数据写入所述最旧数据所在的指定大小的空间区域的第一写数据模块。
一种芯片存储器的读数据***，包括用于读取普通数据的普通数据读取装置，用于读取均衡数据的第一读取装置，所述第一读取装置读取的数据是按照上述***存储的数据，所述第一读取装置包括：
用于在均衡空间区域TLV List中，遍历查找最后一个与TLV1的Tag相同的TLVn的第二遍历单元，遍历查找时取的数据间隔为TLV的实际大小；
用于选择找到的TLVn，读取该TLVn中数据的第一读取单元。
一种芯片存储器的读数据***，包括用于读取普通数据的普通数据读取装置，用于读取均衡数据的第二读取装置，所述第二读取装置读取的数据是按照上述***存储的数据，所述第二读取装置包括：
用于遍历N个指定大小的空间区域，找到最新数据所在的指定大小的空间区域的第三遍历单元，所述最新数据是指最后存储在N个指定大小的空间区域中的数据；
用于从所述最新数据所在的指定大小的空间区域中读取数据的第二读数据单元。
一种芯片存储器的读、写数据***，包括上述的写数据***，以及上述的读数据***。
本发明所述方法及***，通过芯片操作***或应用程序均衡写数据，使得单一存储单元中的数据更新次数，被分摊到了多个存储单元，单个存储单元的写次数被直接稀释，稀释程度取决于分摊的存储单元个数，从而变相地延长了芯片存储器单一存储单元的使用寿命。
附图说明
图1是背景技术中普通写数据的示意图；
图2是具体实施方式中芯片存储器读、写数据***的结构框图；
图3是具体实施方式中写数据***的结构框图；
图4是具体实施方式中第一均衡写装置的结构框图；
图5是具体实施方式中第二均衡写装置的结构框图；
图6是具体实施方式中读数据***的结构框图；
图7是具体实施方式中写数据的方法流程图；
图8是具体实施方式中第一均衡写装置对待写数据进行均衡写的方法流程图；
图9是具体实施方式中普通区域与均衡区域的划分示意图；
图10是具体实施方式中均衡区域中划出指定大小空间区域的示意图；
图11是具体实施方式中第一均衡写装置将均衡数据从空间区域的起始地址开始写入芯片存储器的N个指定大小空间区域的方法流程图；
图12是具体实施方式中第二均衡写装置对待写数据进行均衡写的方法流程图；
图13是具体实施方式中第二写数据单元在N个指定大小的空间区域中轮流写数据的方法流程图；
图14是具体实施方式中第一读取装置读取数据的流程图；
图15是具体实施方式中第二读取装置读取数据的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细描述。
如图2所示，本实施方式中芯片存储器的读、写数据***包括写数据***1和读数据***2。所述写数据***1用于将待写数据根据数据类型写入芯片存储器的存储单元中，所述读数据***2用于读取写数据***1写入芯片存储器存储单元中的数据。
如图3所示，所述写数据***1包括第一判断装置11、调用装置12、第二判断装置13、普通写装置14、第一均衡写装置15和第二均衡写装置16。第一判断装置11用于判断待写数据是普通数据还是均衡数据；所述普通数据是指不需要频繁更新的数据，所述均衡数据是指需要频繁更新的数据。调用装置12用于当待写数据是普通数据时调用普通写装置14对待写数据进行处理。普通写装置14用于对待写数据进行普通写。第二判断装置13用于判断芯片操作***是否支持均衡写。所述调用装置12还用于当芯片操作***支持均衡写时调用第一均衡写装置15对待写数据进行处理，当芯片操作***不支持均衡写时调用第二均衡写装置16对待写数据进行处理。第一均衡写装置15用于对待写数据进行均衡写。第二均衡写装置16用于对待写数据进行均衡写。所述均衡写是使用N个存储空间，轮流存储均衡数据，即需要频繁更新的数据；所述N为均衡系数，N为正整数，N≥2。
如图4所示，所述第一均衡写装置15包括第一划分单元151、第二划分单元152和第一写数据单元153。第一划分单元151用于将芯片存储器划分为普通区域和均衡区域。第二划分单元152用于在均衡区域中划出N个指定大小的空间区域。第一写数据单元153用于将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小空间区域。
如图5所示，所述第二均衡写装置16包括第三划分单元161、第二写数据单元162。其中，第二写数据单元162包括第一遍历模块1621和第一写数据模块1622。第三划分单元161用于在应用数据空间中划出N个指定大小的空间区域。第二写数据单元162用于将待写数据写入N个指定大小空间区域中。第一遍历模块1621用于遍历N个指定大小的空间区域，找到最旧数据所在的指定大小的空间区域，所述最旧数据是指最先存储在N个指定大小的空间区域中的数据。第一写数据模块1622用于将待写数据写入所述最旧数据所在的指定大小的空间区域。
如图7所示，采用上述写数据***1写数据的方法包括以下步骤：
S1：第一判断装置11判断待写数据是普通数据还是均衡数据；所述普通数据是指不需要频繁更新的数据，所述均衡数据是指需要频繁更新的数据。
S2：如果是普通数据，则调用装置12调用普通写装置14对待写数据进行普通写。
S3：如果是均衡数据，则第二判断装置13判断芯片操作***是否支持均衡写；
S4：如果支持，则调用装置12调用第一均衡写装置15对待写数据进行均衡写。
S5：如果芯片操作***不支持均衡写，则调用装置12调用第二均衡写装置16对待写数据进行均衡写。
本实施方式中所述均衡写是使用N个存储空间，轮流存储需要频繁更新的数据；所述N为均衡系数，N为正整数，N≥2。如果均衡系数N为3，则表示同样的数据需要3倍空间来分摊均衡写；如果均衡系数为5，表示同样的数据需要5倍空间来分摊均衡写。均衡系数可以依据芯片存储器的容量和实际需要来设定，本实施方式中不做限定。显然，通过均衡写数据，使得单一存储单元中的数据更新次数，被分摊到了多个存储单元，单个存储单元的写次数被直接稀释，稀释程度取决于分摊的存储单元个数，从而变相地延长了芯片存储器单一存储单元的使用寿命，延长的使用寿命为芯片存储器原使用寿命的均衡系数N倍。
如图8所示，本实施方式中步骤S4进一步包括以下步骤：
S41：第一划分单元151将芯片存储器划分为普通区域和均衡区域，所述普通区域用于存储普通数据，所述均衡区域用于存储均衡数据。
如图9所示，普通区域和均衡区域的划分模型包括以下四种方式：从地址由低到高将芯片存储器划分为普通区域和均衡区域，均衡区域和普通区域，普通区域、均衡区域、普通区域或者均衡区域、普通区域、均衡区域。普通区域和均衡区域的大小、比例、起始地址、结束地址，本实施方式不做限定，可以根据芯片存储器的容量和实际需要自行分配。以下说明仅以普通区域和均衡区域的划分模型为例，其他模型与该模型过程相似，不再一一叙述。
S42：第二划分单元152在均衡区域中划出N个指定大小的空间区域。
在本实施方式中，采用TLV(Tag+Length+Value)List的数据结构来进行均衡分配、均衡写、均衡读数据。数据均衡写时轮流分摊的过程实际上就是TLV List中的TLV轮流操作的过程。在以下实现例中：Tag为4字节，逻辑控制选择哪个TLV来写、读数据，4字节长度的Tag已经能够充分满足各种应用需求。Length为2字节，表示后面的实际有效数据长度；Value就是指定大小的实际数据。每个指定大小的空间实际上就是一个TLV，而List的个数就是均衡系数N值，也就是用于均衡写的分摊个数。
如果芯片存储器支持字节写，则划出的空间大小等于(指定大小+6)×均衡系数N，此时TLV List中的每个TLV，其占用的实际大小为(指定大小+6)；如果芯片支持页擦页写，当(指定大小+6)是页大小的整数倍时，则划出的空间大小为(指定大小+6)×均衡系数N，此时TLV List中的每个TLV，其占用的实际大小为(指定大小+6)，当(指定大小+6)不是页大小的整数倍时，则划出的空间大小为：([(指定大小+6)÷页大小]+1)×页大小×均衡系数N，此时TLV List中的每个TLV，其占用的实际大小为([(指定大小+6)÷页大小]+1)×页大小。其中，“[]”表示取整。
如图10所示，假设均衡系数N为3，表示同样的数据需要3倍空间来分摊均衡写。以分配200字节为例，对于支持字节写的芯片存储器，实际分配空间大小就是(200+6)×3＝618字节，每个TLV的实际大小为(指定大小+6)；对于只支持页擦页写的芯片存储器，此处假设页大小为256字节，则实际分配的是([(200+6)÷256]+1)×256×3＝768字节，也就是3页数据，每个TLV的实际大小为([(指定大小+6)÷页大小]+1)×页大小，此处的一个TLV实际大小占用了一页256字节。此时每一个TLV中，有部分空间是剩余空间。
S43：第一写数据单元153将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小的空间区域。
首先对该空间区域内的值进行初始化，返回该空间区域的起始地址。将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小的空间区域。写数据的目标地址实际上是均衡分配出来的空间区域的起始地址，但数据真正写的起始地址并不一定是该目标地址，而可能是从目标地址开始的TLV List结构中的任何一个TLV的起始地址。均衡写的核心思想是轮流分摊写，那么此处写的过程实际上就是TLV List轮流存储数据的过程。TLV List轮流存储数据逻辑上可以从前往后，也可以从后往前。以下实例均衡分配出来的空间区域初始化为全0，并且选择从前往后轮流存储数据。
如图11所示，具体写的过程包括以下步骤：
(1)第一次写时，选择均衡空间TLV List中的第一个TLV1，TLV1的Tag加1，写实际数据的长度到Length，写实际数据到Value。不管是字节写还是页擦页写，写之前都可以选择先在RAM(Random Access Memory，随机存储内存)中组织好，再一次性写，从而减少写的次数，提高效率。
(2)第一次写之后的写，在均衡空间TLV List中从前往后或者从后往前遍历查找第一个比TLV1的Tag小的TLVn，遍历查找时取的数据间隔为TLV的实际大小。字节写芯片存储器，TLV的实际大小为(指定大小+6)，页擦页写芯片存储器，(指定大小+6)为页大小整数倍时，TLV的实际大小为(指定大小+6)，(指定大小+6)不为页大小整数倍时，TLV的实际大小为([(指定大小+6)÷页大小]+1)×页大小。本实施方式中，为了尽可能简化逻辑处理流程，大的Tag与小的Tag实际上只差1。
如果未找到满足要求的TLVn，则表示TLV List已经被全部轮流写过一次。这个过程也因此实现了原来单一地址的均衡系数N次写，改由均衡系数N个地址空间来分摊写。此时，需要重新返回到TLV1，即转至步骤(1)，开始新的一次轮流写数据。
(3)如果找到了满足要求的TLVn，表示TLV List中还有本次轮流写未曾写过的TLV，TLVn的Tag加1，写数据的长度到Length，写数据到Value；下一次写时转至步骤(2)。
以字节写芯片存储器的第1次写和第2次写为例，对上述步骤做举例说明。第1次写时直接选择TLV1进行写，Tag改为0x00000001；第2次写时遍历查找TLV List，找到TLV2的Tag为0，是找到的第一个Tag比TLV1小的TLV。所以，第2次写选择TLV2进行写，写完之后TLV2的Tag同步TLV1，也改为0x00000001，以此类推。
以页擦页写芯片存储器的第m+1次写为例，对上述步骤做举例说明。假设均衡系数为m，也就是TLV List的大小为m，之前的m次写已经完成了一次轮流写，此时为第m+1次写。遍历查找TLV List，一直到最后的TLVm，其Tag与TLV1相等，找不到比TLV1Tag小的TLV，表示需要开启新的一次轮流写，选择TLV1进行写，并将Tag改为0x00000002。
通过TLV List中Tag的数值大小，便可以从逻辑上控制哪个TLV存储单元中的数据是最新被存储的，即是当前有效的数据。
如图12所示，本实施方式中步骤S5进一步包括以下步骤：
S51：第三划分单元161在应用数据空间中划出N个指定大小的空间区域。
N个指定大小的空间区域实际上就是总大小为(指定大小×均衡系数)的空间区域，并对此总空间区域内的值做初始化。该总空间区域中的均衡系数N个指定大小空间区域可能两两连续，也可能两两不连续。均衡系数值N完全取决于具体应用需要来设定，可以是2个，也可以是多个。
对于页擦页写芯片，在应用数据空间中划出N个指定大小的空间区域时要求任意两个空间区域远距离间隔开来，至少要保证不能在同一页中，防止逻辑上轮流分摊写，物理上却是在同一页上写了两次的情况。芯片只支持页擦页写，如果两个连续指定大小数据空间区域1和2连续，则当存储的数据没有超过一页大小时，空间区域1和2大概率会在同一页数据中，或当存储的数据超过一页大小时，空间区域1和2大概率会有部分数据存在于同一页中。此时，逻辑上写完空间区域1再写空间区域2，写了2个空间区域，逻辑上实现了均衡写，但是物理上，实际上却是对一页存储区域进行了2次写操作，并没有真正达到均衡写的目的。因此，针对此类只支持页擦页写的芯片，在应用侧应当采用远距离间隔的方法来实现均衡分配应用数据空间。
字节写芯片的均衡分配不存在任何限制，可以随意定义分配用于均衡访问的均衡系数个指定大小的分摊空间。因此对于字节写芯片，划出的N个指定大小的空间区域可以连续存在于同一页中，也可以不连续存在于不同页中。对于字节写芯片，写完空间区域1再写空间区域2，写了2个空间区域，逻辑上和物理上都实现了均衡写，因此，本实施方式针对此类支持字节写的芯片，在应用侧提出了随意定义分配的方法来实现均衡分配应用数据空间。
S52：第二写数据单元162将待写数据写入N个指定大小空间区域中。
如图13所示，写数据的过程具体包括以下步骤：
(1)第一遍历模块1621遍历所述N个指定大小的空间区域，找到最旧数据所在的指定大小的空间区域。所述最旧数据是指最先存储在N个指定大小的空间区域中的数据。所述遍历的顺序可以从前往后，也可以从后往前。
(2)第一写数据模块1622将待写数据写入所述最旧数据所在的指定大小的空间区域。
下一次写数据时，重复以上步骤。
以下以页擦页写芯片且以应用数据中的应用计数器counter为例对上述写数据过程进行举例说明。
应用计数器counter的存储，采用远距离间隔的方法来实现划分出N个指定大小的空间区域。本实例中均衡系数N为3，均衡分配空间之后，改为由不连续的空间区域counter1、counter2、counter3来均衡写。3个空间区域两两之间保证不在一个存储单元中，也就是在3个不同页中。假设counter1为0x1234，counter2为0x1235，counter3为0x1236，通过遍历counter1、counter2、counter3，找出counter1为最旧，即最先存储的数据，此处可以通过值的大小来区分应用计数器counter的新旧。新数据(即待写数据)0x1237写到counter1中，counter1由0x1234改为0x1237，counter1作为新的counter。
如图6所示，所述读数据***2包括普通数据读取装置21、第一读取装置22和第二读取装置23。普通数据读取装置21用于读取普通写装置14写入芯片存储器的普通数据，第一读取装置22用于读取采用第一均衡写装置15写入芯片存储器中的数据，第二读取装置23用于读取采用第二均衡写装置16写入芯片存储器中的数据。
第一读取装置22包括第二遍历单元221和第一读取单元222。第二遍历单元221用于在均衡空间区域TLV List中，遍历查找最后一个与TLV1的Tag相同的TLVn，遍历查找时取的数据间隔为TLV的实际大小。第一读取单元222用于选择找到的TLVn，读取该TLVn中的数据。
第二读取装置23包括第三遍历单元231和第二读取单元232。第三遍历单元231用于遍历N个指定大小的空间区域，找到最新数据所在的指定大小的空间区域，所述最新数据是指最后存储在N个指定大小的空间区域中的数据。第二读取单元232用于从所述最新数据所在的指定大小的空间区域中读取数据。
普通数据读取装置21读取普通数据的方式为现有技术，本实施方式不再详细说明。
第一读取装置22读取采用第一均衡写装置15写入芯片存储器中的均衡数据。目标地址实际上是均衡分配出来的空间区域的起始地址，数据真正读的起始地址并不一定是该目标地址，而可能是从目标地址开始的TLV List结构中的任何一个TLV的起始地址。均衡写的核心思想是轮流分摊写，那么此处读的过程实际上就是TLV List轮流读取的过程。
TLV List轮流读取数据，逻辑上可以从前往后，也可以从后往前。以下实例中，均衡分配出来的空间区域，选择从前往后轮流读取。
如图14所示，第一读取装置22读取数据的过程包括以下步骤：
(1)第二遍历单元221在均衡空间区域TLV List中，遍历查找最后一个与TLV1的Tag相同的TLVn，遍历查找时取的数据间隔为TLV的实际大小；
(2)第一读取单元222选择找到TLVn，读取该TLVn中的数据。
下一次读数据时，重复以上步骤。
以字节写芯片的读数据为例对上述步骤进行举例说明。假设均衡系数为m，TLV1的Tag为0x00000001、TLV2的Tag为0x00000001、TLV2之后的所有TLV的Tag都是0x00000000。遍历查找到最后一个与TLV1的Tag相等的TLV2，则TLV2中的数据就是最新的，选择并读取TLV2中的数据。
以页擦页写芯片的读数据为例对上述步骤进行举例说明。假设均衡系数为m，TLV1的Tag为0x00000002、TLV1之后的TLV的Tag都是0x00000001。遍历查找到最后一个与TLV1的Tag相等的就是TLV1自己，则TLV1中的数据就是最新的，选择并读取TLV1中的数据。
如图15所示，第二读取装置23读取数据的过程包括以下步骤：
(1)第三遍历单元231遍历N个指定大小的空间区域，找到最新数据所在的指定大小的空间区域；
(2)第二读取单元232从所述最新数据所在的指定大小的空间区域中读取数据；
下一次读数据时，重复以上步骤。
以下以页擦页写芯片且以应用数据中的应用计数器counter为例对上述读数据过程进行举例说明。
假设不连续的3个空间区域counter1为0x1237，counter2为0x1235，counter3为0x1236，则通过遍历counter1、counter2、counter3，找出counter1为最新值，即最后存储的数据，读取counter1的值。此处可以通过值的大小来区分应用计数器counter的新旧。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (22)

1.一种芯片存储器的写数据方法，包括以下步骤：
判断待写数据是普通数据还是均衡数据；所述普通数据是指不需要频繁更新的数据，所述均衡数据是指需要频繁更新的数据；
如果是普通数据，则对待写数据进行普通写；
如果是均衡数据，则判断芯片操作***是否支持均衡写，如果支持，则芯片操作***对待写数据进行均衡写；
如果芯片操作***不支持均衡写，则应用程序对待写数据进行均衡写；
所述均衡写是使用N个存储空间，轮流存储需要频繁更新的数据；所述N为均衡系数，N为正整数，N≥2。
2.如权利要求1所述的芯片存储器的写数据方法，其特征在于，所述芯片操作***对待写数据进行均衡写的过程包括以下步骤：
将芯片存储器划分为普通区域和均衡区域，所述普通区域用于存储普通数据，所述均衡区域用于存储均衡数据；
在均衡区域中划出N个指定大小的空间区域；
将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小的空间区域。
3.如权利要求2所述的芯片存储器的写数据方法，其特征在于，所述将芯片存储器划分为普通区域和均衡区域包括以下四种方式：从地址由低到高将芯片存储器划分为普通区域和均衡区域；或者
从地址由低到高将芯片存储器划分为均衡区域和普通区域；或者
从地址由低到高将芯片存储器划分为普通区域、均衡区域和普通区域；或者
从地址由低到高将芯片存储器划分为均衡区域、普通区域和均衡区域。
4.如权利要求2所述的芯片存储器的写数据方法，其特征在于，所述在均衡区域中划出N个指定大小的空间区域的大小为：
如果芯片存储器支持字节写，则划出的空间大小为：(指定大小+6)×均衡系数N；如果芯片存储器支持页擦页写，当(指定大小+6)是页大小的整数倍时，则划出的空间大小为(指定大小+6)×均衡系数N；当(指定大小+6)不是页大小的整数倍时，则划出的空间大小为：([(指定大小+6)÷页大小]+1)×页大小×均衡系数N。
5.如权利要求2至4中任一项所述的芯片存储器的写数据方法，其特征在于：所述在均衡区域中划出N个指定大小的空间区域采用TLV List数据结构，所述TLV为Tag LengthValue的缩写；所述Tag为4字节，用于控制选择哪个TLV来写数据；所述Length为2字节，用于表示实际有效数据的长度；所述Value是指定大小的实际数据；所述List的个数为均衡系数N。
6.如权利要求5所述的芯片存储器的写数据方法，其特征在于，所述将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小的空间区域的过程包括以下步骤：
(1)选择均衡空间区域TLV List中的第一个TLV1，TLV1的Tag加1，写数据的长度到Length，写数据到Value；
(2)下一次写数据时在均衡空间区域TLV List中从前往后或者从后往前遍历查找第一个比TLV1的Tag小的TLVn，遍历查找时取的数据间隔为TLV的实际大小；
如果未找到满足要求的TLVn，则转至步骤(1)；
如果找到了满足要求的TLVn，TLVn的Tag加1，写数据的长度到Length，写数据到Value；下一次写数据时转至步骤(2)。
7.如权利要求1所述的芯片存储器的写数据方法，其特征在于，所述应用程序对待写数据进行均衡写的过程包括以下步骤：
在应用数据空间中划出N个指定大小的空间区域；
将待写数据写入N个指定大小的空间区域中。
8.如权利要求7所述的芯片存储器的写数据方法，其特征在于，所述在应用数据空间中划出N个指定大小的空间区域的方法如下：
对于页擦页写芯片，所述划出N个指定大小的空间区域不连续，所述不连续是指N个指定大小的空间区域中任意两个空间区域不在同一页中；
对于字节写芯片，所述划出N个指定大小的空间区域连续或者不连续。
9.如权利要求7或8所述的芯片存储器的写数据方法，其特征在于，所述将待写数据写入N个指定大小的空间区域中的过程包括以下步骤：
遍历所述N个指定大小的空间区域，找到最旧数据所在的指定大小的空间区域，所述最旧数据是指最先存储在N个指定大小的空间区域中的数据；
将待写数据写入所述最旧数据所在的指定大小的空间区域；
下一次写数据时，重复以上步骤。
10.如权利要求9所述的芯片存储器的写数据方法，其特征在于：所述遍历的顺序为从前往后或者从后往前。
11.一种芯片存储器的读数据方法，所述数据是按照权利要求6所述的方法写入芯片存储器中的数据，包括以下步骤：
在均衡空间区域TLV List中，遍历查找最后一个与TLV1的Tag相同的TLVn，遍历查找时取的数据间隔为TLV的实际大小；
选择找到TLVn，读取该TLVn中的数据。
12.如权利要求11所述的芯片存储器的读数据方法，其特征在于：所述遍历顺序为从前往后或者从后往前。
13.一种芯片存储器的读数据方法，所述数据是按照权利要求9或10所述的方法写入芯片存储器中的数据，包括以下步骤：
遍历所述N个指定大小的空间区域，找到最新数据所在的指定大小的空间区域，所述最新数据是指最后存储在N个指定大小的空间区域中的数据；
从所述最新数据所在的指定大小的空间区域中读取数据；
下一次读数据时，重复以上步骤。
14.一种芯片存储器的读、写数据的方法，包括权利要求1至10中任一项所述的写数据方法，以及权利要求11至13中任一项所述的读数据方法。
15.一种芯片存储器的写数据***，包括用于判断待写数据是普通数据还是均衡数据的第一判断装置(11)；所述普通数据是指不需要频繁更新的数据，所述均衡数据是指需要频繁更新的数据；
用于当待写数据是普通数据时调用普通写装置(14)对待写数据进行处理的调用装置(12)；
用于对待写数据进行普通写的普通写装置(14)；
用于判断芯片操作***是否支持均衡写的第二判断装置(13)；
所述调用装置(12)还用于当芯片操作***支持均衡写时调用第一均衡写装置(15)对待写数据进行处理，当芯片操作***不支持均衡写时调用第二均衡写装置(16)对待写数据进行处理；
用于对待写数据进行均衡写的第一均衡写装置(15)；
用于对待写数据进行均衡写的第二均衡写装置(16)；
所述均衡写是使用N个存储空间，轮流存储需要频繁更新的数据；所述N为均衡系数，N为正整数，N≥2。
16.如权利要求15所述的芯片存储器的写数据***，其特征在于，所述第一均衡写装置(15)包括：
用于将芯片存储器划分为普通区域和均衡区域的第一划分单元(151)；
用于在均衡区域中划出N个指定大小空间区域的第二划分单元(152)；
用于将均衡数据从所述空间区域的起始地址开始写入芯片存储器的N个指定大小空间区域的第一写数据单元(153)。
17.如权利要求16所述的芯片存储器的写数据***，其特征在于，所述第一写数据单元(153)写数据的过程为：
(1)选择均衡空间TLV List中的第一个TLV1，TLV1的Tag加1，写数据的长度到Length，写数据到Value；
(2)下一次写数据时在均衡空间TLV List中从前往后或者从后往前遍历查找第一个比TLV1的Tag小的TLVn，遍历查找时取的数据间隔为TLV的实际大小；
如果未找到满足要求的TLVn，则转至步骤(1)；
如果找到了满足要求的TLVn，TLVn的Tag加1，写数据的长度到Length，写数据到Value；下一次写数据时转至步骤(2)。
18.如权利要求15所述的芯片存储器的写数据***，其特征在于，所述第二均衡写装置(16)包括：用于在应用数据空间中划出N个指定大小的空间区域的第三划分单元(161)；
用于将待写数据写入N个指定大小空间区域中的第二写数据单元(162)。
19.如权利要求18所述的芯片存储器的写数据***，其特征在于，所述第二写数据单元(162)包括：
用于遍历N个指定大小的空间区域，找到最旧数据所在的指定大小的空间区域的第一遍历模块(1621)，所述最旧数据是指最先存储在N个指定大小的空间区域中的数据；
用于将待写数据写入所述最旧数据所在的指定大小的空间区域的第一写数据模块(1622)。
20.一种芯片存储器的读数据***，包括用于读取普通数据的普通数据读取装置(21)，其特征在于：该***还包括用于读取均衡数据的第一读取装置(22)，所述第一读取装置(22)读取的数据是按照权利要求17所述***存储的数据，所述第一读取装置(22)包括：
用于在均衡空间区域TLV List中，遍历查找最后一个与TLV1的Tag相同的TLVn的第二遍历单元(221)，遍历查找时取的数据间隔为TLV的实际大小；
用于选择找到的TLVn，读取该TLVn中数据的第一读取单元(222)。
21.一种芯片存储器的读数据***，包括用于读取普通数据的普通数据读取装置(21)，其特征在于：该***还包括用于读取均衡数据的第二读取装置(23)，所述第二读取装置(23)读取的数据是按照权利要求19所述***存储的数据，所述第二读取装置(23)包括：
用于遍历N个指定大小的空间区域，找到最新数据所在的指定大小的空间区域的第三遍历单元(231)，所述最新数据是指最后存储在N个指定大小的空间区域中的数据；
用于从所述最新数据所在的指定大小的空间区域中读取数据的第二读数据单元(232)。
22.一种芯片存储器的读、写数据***，包括权利要求15至19中任一项所述的写数据***(1)，以及权利要求20和21任一项所述的读数据***(2)。
CN201710928856.9A 2017-10-09 2017-10-09 一种芯片存储器的读、写数据方法及*** Active CN109634514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710928856.9A CN109634514B (zh) 2017-10-09 2017-10-09 一种芯片存储器的读、写数据方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710928856.9A CN109634514B (zh) 2017-10-09 2017-10-09 一种芯片存储器的读、写数据方法及***

Publications (2)

Publication Number Publication Date
CN109634514A true CN109634514A (zh) 2019-04-16
CN109634514B CN109634514B (zh) 2024-03-29

Family

ID=66050897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710928856.9A Active CN109634514B (zh) 2017-10-09 2017-10-09 一种芯片存储器的读、写数据方法及***

Country Status (1)

Country Link
CN (1) CN109634514B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110489236A (zh) * 2019-08-21 2019-11-22 恒宝股份有限公司 一种物联网卡及其实现flash负载均衡的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106293532A (zh) * 2016-08-10 2017-01-04 广东佳禾声学科技有限公司 一种Flash数据储存方法
CN106547472A (zh) * 2015-09-18 2017-03-29 华为技术有限公司 存储阵列管理方法及装置
CN107037986A (zh) * 2017-03-20 2017-08-11 北京握奇智能科技有限公司 一种延长可擦写芯片寿命的方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106547472A (zh) * 2015-09-18 2017-03-29 华为技术有限公司 存储阵列管理方法及装置
CN106293532A (zh) * 2016-08-10 2017-01-04 广东佳禾声学科技有限公司 一种Flash数据储存方法
CN107037986A (zh) * 2017-03-20 2017-08-11 北京握奇智能科技有限公司 一种延长可擦写芯片寿命的方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110489236A (zh) * 2019-08-21 2019-11-22 恒宝股份有限公司 一种物联网卡及其实现flash负载均衡的方法

Also Published As

Publication number Publication date
CN109634514B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
CN105283855B (zh) 一种寻址方法及装置
CN105938458B (zh) 软件定义的异构混合内存管理方法
CN108376102B (zh) 资源分配的***、方法及非暂时性计算机可读媒体
CN110096221B (zh) 存储器***及其控制方法
CN105677580A (zh) 访问缓存的方法和装置
US11314689B2 (en) Method, apparatus, and computer program product for indexing a file
CN103116555B (zh) 基于多体并行缓存结构的数据访问方法
CN110209490A (zh) 一种内存管理方法及相关设备
US10789170B2 (en) Storage management method, electronic device and computer readable medium
CN110187832B (zh) 一种数据操作的方法、设备和***
CN115168247B (zh) 用于并行处理器中动态共享存储空间的方法及相应处理器
CN108845958B (zh) 一种交织器映射和动态内存管理***及方法
CN113641596B (zh) 缓存管理方法、缓存管理装置、处理器
CN101470667A (zh) Linux***平台上指定地址范围分配物理内存的方法
CN105718319B (zh) 一种内存池版图解析方法和内存池装置
CN107451070A (zh) 一种数据的处理方法和服务器
CN102917036A (zh) 一种基于Memcached的分布式缓存数据同步实现方法
CN109634514A (zh) 一种芯片存储器的读、写数据方法及***
CN108228476A (zh) 一种数据获取方法及装置
CN109634516A (zh) 一种芯片存储器的读、写数据方法及***
CN105224258B (zh) 一种数据缓冲区的复用方法与***
US8762647B2 (en) Multicore processor system and multicore processor
CN113343045B (zh) 一种数据缓存方法及网络设备
CN107797757B (zh) 影像处理***中的快取存储器管理方法及装置
KR20150139017A (ko) 메모리 제어 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant