CN109615065A - 一种基于fpga的数据处理方法、设备以及存储介质 - Google Patents

Abstract

本发明公开了一种基于FPGA的数据处理方法，用于实现具有多层隐含层的神经网络对数据的处理，方法包括步骤：S1、利用第一层隐含层对数据进行处理，并将处理后的数据存储在存储器中；S2、将存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到下一层隐含层中；S3、下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的该部分数据输出到存储器中，重复直到完成若干部分的处理，以得到存储在存储器中的经过下一层隐含层处理的数据；S4、重复步骤S2‑S3，直到得到存储在存储器中的经过最后一层隐含层处理的数据。本发明提供的基于FPGA的数据处理方法，可以将需要处理的数据分多次输入到相应的隐含层，提高了计算效率。

Description

一种基于FPGA的数据处理方法、设备以及存储介质

技术领域

本发明涉及数据领域，更具体地，特别是指一种基于FPGA的数据处理方法、设备以及可读存储介质。

背景技术

CNN(卷积神经网络)是人工神经网络的一种，广泛应用于图像分类、目标识别、行为识别、语音识别、自然语言处理与文档分类等领域。

CNN的结构一般由输入层、若干隐含层与输出层组成。输入层用于多维输入数据(如彩色图片)，输出层用于输出识别结果，隐含层用于神经网络计算。神经网络计算步骤包括卷积、池化、Batch Norm、全连接计算与激励函数等。其中第一层隐含层的输入为通过输入层输入的多维输入数据，输出为特征图，其他隐含层的输入都为上一层的输出特征图。

近几年，随着计算机计算能力的增长与CNN结构的发展，CNN网络的识别准确度有了很大提高，但与此同时，CNN的深度也不断加深，计算量也越来越大，因此需要GPU、FPGA等异构计算设备来加速计算。

传统的基于FPGA的实现CNN数据处理的方法是将卷积核与隐含层特征图数据存储于片上存储器，这种存储方式最大限度地利用的片上存储器的读写访问速率，但受限于片上器有限的存储空间，一旦某个CNN结构的某个中间层特征图数据量超过片上FPGA存储空间限制，该CNN结构将无法在此FPGA上实现。

发明内容

有鉴于此，为了克服上述问题的至少一个方面，本发明实施例的提出一种基于FPGA的数据处理方法，用于实现具有多层隐含层的神经网络对数据的处理，所述方法包括步骤：

S1、利用第一层隐含层对所述数据进行处理，并将处理后的数据存储在存储器中；

S2、将所述存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到下一层隐含层中；

S3、所述下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到所述存储器中，重复直到完成所述若干部分的处理，以得到存储在所述存储器中的经过所述下一层隐含层处理的数据；

S4、重复步骤S2-S3，直到得到存储在所述存储器中的经过最后一层隐含层处理的数据。

在一些实施例中，步骤S3还包括：所述下一层隐含层对经过上一层隐含层处理的若干部分数据中的一部分数据进行处理的同时，接收所述若干部分数据中的下一部分数据。

在一些实施例中，所述步骤S1进一步包括：

S11、将所述数据分为若干部分顺序输入到所述第一层隐含层中；

S12、所述第一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到存储器中，重复直到完成所述若干部分的处理，以得到存储在所述存储器中的经过所述第一层隐含层处理的数据。

在一些实施例中，步骤S12包括：所述第一层隐含层对所述若干部分数据中的一部分数据进行处理的同时，接收所述若干部分数据中的下一部分数据。

在一些实施例中，所述步骤S12进一步包括：

S121、所述第一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到片上存储器中；

S122、同时将所述片上存储器中所述经过第一层隐含层处理的数据存储到片外存储器中。

在一些实施例中，所述步骤S1进一步包括：

S11、将所述数据全部输入到第一层隐含层中；

S12、所述第一层隐含层对输入的数据进行处理并同时将处理后的数据输出到片上存储器中；

S13、同时将所述片上存储器中所述经过第一层隐含层处理的数据存储到片外存储器中。

在一些实施例中，步骤S2进一步包括：

S21、将所述片外存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到所述片上存储器；

S22、同时将输入到所述片上存储器的所述若干部分数据顺序传输到所述下一层隐含层。

在一些实施例中，步骤S3进一步包括：

S31、所述下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到所述片上存储器中；

S32、同时将所述片上存储器中的所述经过下一层隐含层处理的数据存储到片外存储器中。

基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机设备，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机程序，所述处理器执行所述程序时执行如上所述的基于FPGA的数据处理的方法的步骤。

基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行如上所述的基于FPGA的数据处理的方法的步骤。

本发明具有以下有益技术效果：

(1)将需要处理的数据分多次输入到相应的隐含层，提高了计算效率；

(2)隐含层数据的存取与隐含层神经网络计算过程的并行流水；

(3)采用片外存储器存储隐含层处理的数据，可以突破FPGA片内存储器的较小存储空间对隐含层处理的数据量的限制。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为本发明的实施例提供的基于FPGA数据处理方法的流程示意图；

图2为本发明的实施例提供的基于FPGA数据处理装置的结构示意图；

图3为本发明的实施例提供的计算机设备的结构示意图；

图4为本发明的实施例提供的计算机可读存储介质的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

根据本发明的一个方面，提供了一种基于FPGA数据处理方法，用于实现具有多层隐含层的神经网络对数据的处理，具体思路为首先通过第一层隐含层将神经网络输入层输入的数据处理成特征图，然后通过其他隐含层逐层再对特征图进行处理。

下面结合图1详细说明本发明实施例提供的基于FPGA的数据处理方法。

如图1所示，图1示出的基于FPGA的数据处理方法可以包括步骤：

S1、利用第一层隐含层对所述数据进行处理，并将处理后的数据存储在存储器中。

在一些实施例中，步骤S1可以包括步骤：S11，将所述数据分为若干部分顺序输入到所述第一层隐含层中；S12，所述第一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到存储器中，重复直到完成所述若干部分的处理，以得到存储在所述存储器中的经过所述第一层隐含层处理的数据。在一些实施例中，在步骤S12中，所述第一层隐含层对所述若干部分数据中的一部分数据进行处理的同时，接收所述若干部分数据中的下一部分数据。

具体的，可以将数据分多次顺序输入到第一层隐含层中，也即每次将部分数据输入到隐含层中，每次可以输入总数据的1/5或者1/10，当然每次输入的数据也可以更少或更多，以满足实际需求。

当第一层隐含层接收到需要处理的数据时，开始处理，并将处理结果输出到存储器中，即边处理边输出。需要说明的是，只有第一层隐含层处理完输入的部分数据，并将处理后的结果存储到存储器中，才能进行下一部分数据的处理。但将处理结果存储到存储器与将下一部分数据输入到第一层隐含层，这两个过程可以同时进行。并且在进行其中一部分数据处理的时候，可以同时进行下一部分数据向第一层隐含层的传输。

这样，重复多次“部分数据输入到第一层隐含层-第一层隐含层处理该部分数据-存储处理后的数据”的过程后，即可完成第一层隐含层对数据的处理，并且可以得到存储在存储器中的经过第一层隐含层处理的数据。

在一些实施例中，步骤S12可以包括S121：第一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到片上存储器中；S122同时将所述片上存储器中所述经过第一层隐含层处理的数据存储到片外存储器中。

具体的，可以将经过第一层隐含层处理后的数据存储到片上存储器中，然后再将其存储到片外存储器中。并且由于片上存储器的读写访问速率远远大于片外存储器，而且隐含层的计算速度也要快于数据的存取速度，因此下一部分数据向第一层隐含层的传输可以在片上存储器向片外存储器传输处理后的数据的同时进行，以使第一层隐含层能够继续进行数据的处理。而且片上存储器向片外存储器传输经过第一层隐含层处理后的数据可以在其接收到第一层隐含层传输的数据的同时进行。

这样，片上存储器由于其高读写访问速度可以起到缓存的作用，而片外存储器由于其较大的存储空间，可以不受CNN数据量的限制。

在一些实施例中，步骤S1可以包括步骤：S11、将所述数据全部输入到第一层隐含层中；S12、所述第一层隐含层对输入的数据进行处理并同时将处理后的数据输出到片上存储器中；S13、同时将所述片上存储器中所述经过第一层隐含层处理的数据存储到片外存储器中。

本实施例与上述实施例的区别仅仅在于数据是否分多次输入到第一层隐含层中，在本实施例中数据是直接全部输入到第一层隐含层中，也即数据只进行一次输入。而在上述实施例中，数据则是分多次进行输入。在本实施例中的其他过程与上述实施例相同，此处就不再赘述。

图1示出的基于FPGA的数据处理方法还包括步骤：S2、将所述存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到下一层隐含层中；S3、所述下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到所述存储器中，重复直到完成所述若干部分的处理，以得到存储在所述存储器中的经过所述下一层隐含层处理的数据；S4、重复步骤S2-S3，直到得到存储在所述存储器中的经过最后一层隐含层处理的数据。

在一些实施例中，步骤S2可以进一步包括S21、将所述片外存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到所述片上存储器；S22、同时将输入到所述片上存储器的所述若干部分数据顺序传输到所述下一层隐含层。

在一些实施例中，步骤S3可以进一步包括S31、所述下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到所述片上存储器中；S32、同时将所述片上存储器中的所述经过下一层隐含层处理的数据存储到片外存储器中。

具体的，经过第一层隐含层处理后的数据已经存储在片外存储器中，当第二层隐含层进行数据处理的时候，片外存储器中的经过第一层隐含层处理后的数据分为若干部分顺序传输到片上存储器，然后片上存储器在收到这部分数据的同时，向第二层隐含层传输这部分数据。

接着，第二层隐含层接收到数据后，处理这部分数据，并将处理后的数据输出到片上存储器中。需要说明的是，只有第二隐含层的处理完输入的部分数据，并将处理后的结果存储到片上存储器中，才能进行下一部分数据的处理，但将处理结果存储到片上存储器与将下一部分数据输入到第二隐含层，这两个过程可以同时进行，也即片上存储器向第二层隐含层传输下一部分数据与第二层隐含层将上一部分数据的处理结果传输到片上存储器的两个过程可以同时进行。然后，片上存储器再将数据传输到片外存储器，但是片上存储器向片外存储器传输经过第二层隐含层处理后的数据可以在其接收到第二隐含层传输的数据的同时进行。

因此，片上存储器可以向下一层隐含层传输经过上一层隐含层处理的部分数据的同时，也可以接收由下一层隐含层处理的部分数据。片外存储器向片上存储器传输经过上一层隐含层处理的部分数据的同时，也可以接收由片内存储器传输的经过下一层隐含层处理的数据。而且这4个过程也可以同时进行。即实现了隐含层数据的存取与隐含层神经网络计算过程的并行流水。

这样，重复多次“部分数据输入到第二隐含层-第二隐含层处理该部分数据-存储处理后的数据”的过程后，即可完成第二隐含层对数据的处理，并且可以得到存储在存储器中的经过第二隐含层处理的数据。

这样，第三层至最后一层以同样的逻辑对数据进行处理，最终即可得到存储在片外存储器中的经过最后一层隐含层处理的数据。

需要说明的是，第一层隐含层和其他隐含层的对数据处理的区别仅在于输入的数据不同，其他处理过程可以相同，也即输入到第一层隐含层的数据为通过输入层输入的多维输入数据，经过第一层隐含层处理后输出为特征图，而其他隐含层的输入都为上一层输出的特征图。并且只有完成上一层隐含层对数据的处理，才能进行下一层隐含层对数据的处理。而且上一层隐含层与下一层隐含层均为相对概念，例如，第二隐含层相对于第一层隐含层为下一层隐含层，而相对于第三隐含层则为上一层隐含层。

根据本发明的另一个方面，如图2所示，本发明的实施例还提供了一种基于FPGA的数据处理装置。

图2示出的装置可以包括输入图片读取器、预读取卷积核数据的卷积核读取器、特征图存取器、控制转存器模块的时序的控制器、转存器、具有卷积、池化、Batch Norm、全连接计算等功能的计算模块、片外存储器以及片上存储器。

其中，输入图片读取器的功能为预读取存储在片外存储器中的输入图片数据(多维输入数据)，并传输到片上存储器中，然后通过转存器将数据传输至计算模块，计算模块对数据处理后，在传输到转存器，转存器计算出当前计算环节所需的存储地址后，将计算模块处理的数据传输到片上存储器，然后通过特征图读取器将计算模块处理的数据存入片外存储器。

基于同一发明构思，根据本发明的另一个方面，如图3所示，本发明的实施例还提供了一种计算机设备501，包括：

至少一个处理器520；以及

存储器510，所述存储器510存储有可在所述处理器上运行的计算机程序511，所述处理器520执行所述程序时执行如上所述的任一种基于FPGA的数据处理方法的步骤。

基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种计算机可读存储介质601，所述计算机可读存储介质601存储有计算机程序610，所述计算机程序610被处理器执行时执行如上所述的任一种基于FPGA的数据处理方法的步骤。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

此外，典型地，本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。

此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及***单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文所述的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个***的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种基于FPGA的数据处理方法，用于实现具有多层隐含层的神经网络对数据的处理，所述方法包括步骤：

S1、利用第一层隐含层对所述数据进行处理，并将处理后的数据存储在存储器中；

S2、将所述存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到下一层隐含层中；

S3、所述下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到所述存储器中，重复直到完成所述若干部分的处理，以得到存储在所述存储器中的经过所述下一层隐含层处理的数据；

S4、重复步骤S2-S3，直到得到存储在所述存储器中的经过最后一层隐含层处理的数据。

2.如权利要求1所述的方法，其特征在于，步骤S3还包括：所述下一层隐含层对经过上一层隐含层处理的若干部分数据中的一部分数据进行处理的同时，接收所述若干部分数据中的下一部分数据。

3.如权利要求2所述的方法，其特征在于，所述步骤S1进一步包括：

S11、将所述数据分为若干部分顺序输入到所述第一层隐含层中；

S12、所述第一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到存储器中，重复直到完成所述若干部分的处理，以得到存储在所述存储器中的经过所述第一层隐含层处理的数据。

4.如权利要求3所述的方法，其特征在于，步骤S12包括：所述第一层隐含层对所述若干部分数据中的一部分数据进行处理的同时，接收所述若干部分数据中的下一部分数据。

5.如权利要求4所述的方法，其特征在于，所述步骤S12进一步包括：

S121、所述第一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到片上存储器中；

S122、同时将所述片上存储器中所述经过第一层隐含层处理的数据存储到片外存储器中。

6.如权利要求1所述的方法，其特征在于，所述步骤S1进一步包括：

S11、将所述数据全部输入到第一层隐含层中；

S12、所述第一层隐含层对输入的数据进行处理并同时将处理后的数据输出到片上存储器中；

S13、同时将所述片上存储器中所述经过第一层隐含层处理的数据存储到片外存储器中。

7.如权利要求5或6所述的方法，其特征在于，步骤S2进一步包括：

S21、将所述片外存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到所述片上存储器；

S22、同时将输入到所述片上存储器的所述若干部分数据顺序传输到所述下一层隐含层。

8.如权利要求7所述的方法，其特征在于，步骤S3进一步包括：

S31、所述下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到所述片上存储器中；

S32、同时将所述片上存储器中的所述经过下一层隐含层处理的数据存储到片外存储器中。

9.一种计算机设备，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-8任意一项所述的方法。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求1-8任意一项所述的方法。