CN109599049B - 一种显示面板的测试***和测试方法 - Google Patents
一种显示面板的测试***和测试方法 Download PDFInfo
- Publication number
- CN109599049B CN109599049B CN201910082339.3A CN201910082339A CN109599049B CN 109599049 B CN109599049 B CN 109599049B CN 201910082339 A CN201910082339 A CN 201910082339A CN 109599049 B CN109599049 B CN 109599049B
- Authority
- CN
- China
- Prior art keywords
- unit
- power supply
- voltage
- switch module
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 58
- 238000010998 test method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims description 18
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本申请适用于显示技术领域,提供了一种显示面板的测试***和测试方法,其中,所述显示面板的测试***包括讯号测试单元、电源单元、时序控制单元和延迟启动单元。通过在电源单元和时序控制单元之间设置延迟启动单元,在电源单元在掉电后再次短暂重启时,输出延时信号以控制电源单元对时序控制单元的供电状态,可以避免电源单元在掉电后再次短暂重启时,导致时序控制单元在掉电后的重启,使存储单元不满足被改写的条件,避免存储单元的数据被改写。
Description
技术领域
本申请属于显示技术领域,尤其涉及一种显示面板的测试***和测试方法。
背景技术
在利用FPD Tester(Flat Panel Display Tester,讯号测试单元)点亮OC(Opencell,液晶面板)的过程中,液晶面板中的电源单元将FPD Tester的12V的电源信号转化为3.3V供给TCON(Timing controller,时序控制)和EEPROM (Electrically ErasableProgrammable read only memory,电可擦除只读存储器),当OC中异常抽取大电流时,使FPD Tester启动OCP(over current protect,过电流写保护)对OC做断电处理,启动OCP后,WP(Write Protect,写保护)、 VDD等信号不受FPD Tester控制,从而对OC中的数据做出写动作,写入乱码数据,产生数据被改写的现象。
具体的,VDD会在断电后不受FPD Tester控制再次短暂启动,使得SCL (I2C协议中的code读写时钟)和SDA(I2C协议中的code读写数据)再次启动,而此时WP也不受控制,处于读或写数据状态,导致数据被改写,写入的数据是随机产生的错误数据。
发明内容
本申请实施例提供了一种显示面板的测试***和测试方法,以解决在电源单元会在断电再次短暂启动,使得SCL和SDA再次启动,导致处于写数据状态,导致数据被改写,写入的数据是随机产生的错误数据的问题。
本申请实施例提供了一种显示面板的测试***,与存储单元连接,所述显示面板的测试***包括:
讯号测试单元,用于输出写保护信号以及第一电压,所述写保护信号用于控制存储单元的写入状态;
电源单元,与所述讯号测试单元连接,接收所述第一电压,并将所述第一电压转换为第二电压;
时序控制单元,连接于所述讯号测试单元和所述存储单元之间,输出时钟信号、读写数据以及所述写保护信号,以控制对存储单元的写入;
延迟启动单元,连接于所述电源单元和所述时序控制单元之间,用于输出延时信号以控制所述电源单元对所述时序控制单元的供电状态。
在一个实施例中,所述延迟启动单元具体用于在所述第二电压断电重启的时间小于预设延时时间,则关断所述电源单元对所述时序控制单元的供电。
在一个实施例中,所述延迟启动单元包括控制模块和开关模块,所述开关模块的控制端与所述控制模块连接,所述开关模块的输入端与所述电源单元连接,所述开关模块的输出端与所述时序控制单元连接,所述控制模块用于控制所述开关模块的导通与关断。
在一个实施例中,所述开关模块包括N型MOS管,所述N型MOS管的源极连接所述电源单元,所述N型MOS管的漏极连接所述时序控制单元,所述N型MOS管的栅极连接所述控制模块。
在一个实施例中,所述开关模块包括P型MOS管,所述P型MOS管的源极连接所述电源单元,所述P型MOS管的漏极连接所述时序控制单元,所述P 型MOS管的栅极连接所述控制模块。
在一个实施例中,所述控制模块的检测端连接所述电源单元,用于检测所述第二电压的大小,当检测到第二电压时,所述控制模块输出控制信号控制所述开关模块导通。
本申请实施例还提供了一种显示面板的测试***,所述显示面板的测试***包括:
讯号测试单元,用于输出写保护信号以及第一电压,所述写保护信号用于控制存储单元的写入状态;
电源单元,与所述讯号测试单元连接,接收所述第一电压,并将所述第一电压转换为第二电压;
时序控制单元,连接于所述讯号测试单元和所述存储单元之间,输出时钟信号、读写数据以及所述写保护信号,以控制对存储单元的写入;
延迟启动单元,连接于所述电源单元和所述时序控制单元之间,所述延迟启动单元包括控制模块和开关模块,所述开关模块的控制端与所述控制模块连接,所述开关模块的输入端与所述电源单元连接,所述开关模块的输出端与所述时序控制单元连接,所述控制模块用于控制所述开关模块的导通与关断,所述延迟启动单元用于在所述第二电压断电重启的时间小于预设延时时间时,关断所述开关模块,以关断所述电源单元对所述时序控制单元的供电。
本申请实施例还提供了一种显示面板的测试方法,所述显示面板的测试方法包括:
检测电源单元的输出电压;
当检测到所述输出电压处于下降沿时,则断开所述电源单元对所述时序控制单元的供电;其中,所述时序控制单元被配置为输出时钟信号、读写数据以及写保护信号,以控制对存储单元的写入和读取;
当检测到所述输出电压处于上升沿时,则检测所述输出电压大于预设电压的时间,若所述时间小于预设时间,则断开所述电源单元对所述时序控制单元的供电,若所述时间大于预设时间,则导通所述电源单元对所述时序控制单元的供电。
在一个实施例中,还包括:
设置开关模块,所述开关模块连接于电源单元和所述时序控制单元之间;
控制所述开关模块的导通与关断以控制所述电源单元对所述时序控制单元的供电。
在一个实施例中,所述预设时间大于5ms。
本申请实施例通过在电源单元和时序控制单元之间设置延迟启动单元,在电源单元在掉电后再次短暂重启时,输出延时信号以控制电源单元对时序控制单元的供电状态。,可以避免电源单元在掉电后再次短暂重启时,导致时序控制单元在掉电后的重启,使存储单元不满足被改写的条件,避免存储单元的数据被改写。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请的一个实施例提供的显示面板的测试***的结构示意图;
图2是本申请的一个实施例提供的显示面板的测试***中延迟启动单元的电路结构示意图;
图3是本申请的一个实施例提供的显示面板的测试***中延迟启动单元的波形示意图;
图4是本申请的一个实施例提供的存储单元写入状态的波形示意图;
图5是本申请的一个实施例提供的显示面板的测试方法的具体流程图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请写保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形,意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或***、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外,术语“第一”、“第二”和“第三”等是用于区别不同对象,而非用于描述特定顺序。
图1为本申请实施例的显示面板的测试***1的电路结构示意图。如图1 所示,本发明实施例提供了一种显示面板的测试***1,该显示面板的测试***1与存储单元2连接,该显示面板的测试***1包括讯号测试单元10、电源单元20、时序控制单元30以及延迟启动单元40。
讯号测试单元10用于输出写保护信号WP以及第一电压Vi,写保护信号 WP用于控制存储单元2的写入状态,第一电压Vi则用于提供显示面板的测试***1所需的电源电压。电源单元20与讯号测试单元10连接,接收第一电压 Vi,并将第一电压Vi转换为第二电压VDD,具体来说,电源单元20将讯号测试单元10输出的12V直流电压转换为3.3V电压,以提供时序控制单元30的工作电压。
时序控制单元30连接于讯号测试单元10和存储单元2之间,用于接收写保护信号WP,并输出时钟信号SCL’、读写数据SDA’以及写保护信号WP,以控制对存储单元2的写入,当时钟信号SCL’和读写数据SDA’重新输出,而且写保护信号WP为写入状态时,满足数据写入的条件,数据被允许写入存储单元2。
如图1和图2所示,延迟启动单元40连接于电源单元20和时序控制单元 30之间,用于输出延时信号以控制所述电源单元20对所述时序控制单元30的供电状态。延迟启动单元40包括控制模块41和开关模块,开关模块的控制端与控制模块41连接,开关模块的输入端与电源单元20连接,开关模块的输出端与时序控制单元30连接。
进一步,开关模块包括N型MOS管Q1,N型MOS管Q1的源极连接电源单元20,N型MOS管Q1的漏极连接时序控制单元30,N型MOS管Q1的栅极连接控制模块41。控制模块41的检测端连接电源单元20,用于检测电源单元20的输出状态。
如图3所示,在电源单元20与时序控制单元30之间加入延迟启动单元40,作用是使电源单元20延迟启动。延迟启动单元40利用开关模块中N型MOS 管Q1的栅极电压控制N型MOS管Q1导通与关断,在电源单元20断电后,控制模块41接收到电源单元20输出的第二电压VDD的下降沿,将N型MOS 管Q1的栅极上的电压置0,N型MOS管Q1关断,当控制模块41接收到第二电压VDD的上升沿时,N型MOS管Q1的栅极上的电压才从0逐渐增加,增加到N型MOS管Q1的栅极与N型MOS管Q1的源极电压差,即栅源电压 Vgs大于N型MOS管Q1的导通电压Vth时,N型MOS管Q1才导通,此时,延迟启动单元40将第二电压VDD输出至时序控制单元,即VDD’=VDD,信号波形图如图4所示。
在另一实施例中,开关模块包括P型MOS管,P型MOS管的源极连接电源单元20,P型MOS管的漏极连接时序控制单元30,P型MOS管的栅极连接控制模块41。控制模块41的检测端连接电源单元20,用于检测电源单元20 的输出状态。延迟启动单元40利用开关模块中P型MOS管的栅极电压控制P 型MOS管导通与关断,在电源单元20断电后,控制模块41接收到电源单元 20输出的第二电压VDD的下降沿,将P型MOS管的栅极上的电压设置为关断电压,P型MOS管关断,当控制模块41接收到第二电压VDD的上升沿时, P型MOS管的栅极上的电压才从关断电压逐渐降低,降低到P型MOS管的栅极与P型MOS管的源极电压差,即栅源电压Vgs大于P型MOS管的导通电压 Vth时,P型MOS管才导通,此时,延迟启动单元40将第二电压VDD输出至时序控制单元。
对于电源单元20掉电后再次启动的情况,若电源单元20的重启时间小于 N型MOS管Q1的栅极上电压增大至N型MOS管Q1导通所需的时间,延迟启动单元40保持关断,时序控制单元30不会启动。在实际应用中,N型MOS 管Q1的栅极上电压增大至N型MOS管Q1导通所需的时间可以根据实际需求设置为一个合适的值,以避免电源单元20在掉电后再次短暂重启。对于参数的选择,根据电源单元20重启的实际情况,电源单元20再次启动的时间T1可以为5ms,将N型MOS管Q1的栅极上电压增大至N型MOS管Q1导通所需的时间T2设置为大于T1即可。这样就可以避免电源单元在掉电后再次短暂重启,从而避免时序控制单元30在掉电后重启,使电路不满足数据被改写的条件,加入延迟启动单元40后,将不会出现数据被改写的情况。
OCP启动后,讯号测试单元10掉电,停止输出第一电压Vi,电源单元断电,控制模块41接收到第二电压VDD的下降沿,将N型MOS管Q1的栅极上的电压置0,栅源电压Vgs=0,小于导通电压Vth,N型MOS管Q1管断开,延迟启动单元40的输出为0;WP进入写状态,电源单元20在掉电后重启短暂的一段时间;当控制模块41接收到第二电压VDD的上升沿时,N型MOS 管Q1的栅极上的电压才从0逐渐增加控制模块41,因为电源单元20的重启的时间小于栅极上电压增大N型MOS管Q1导通所需的时间,栅源电压Vgs小于导通电压Vth,N型MOS管Q1仍处于断开状态,随之,控制模块41再次接收到VDD信号的下降沿,将N型MOS管Q1栅极上的电压置0,栅源电压 Vgs=0,小于导通电压Vth,N型MOS管Q1断开。综上,在电源单元20重启的整个过程中,延迟启动单元40的输出VDD’始终为0,因此时序控制单元 30不会再重启,不满足数据改写条件,数据不会被改写。
本申请实施例还提供了一种显示面板的测试***,该显示面板的测试***包括:讯号测试单元10,用于输出写保护信号WP以及第一电压Vi,写保护信号WP用于控制存储单元2的写入状态;电源单元20,与讯号测试单元10连接,接收第一电压Vi,并将第一电压Vi转换为第二电压VDD;时序控制单元 30,连接于讯号测试单元10和存储单元2之间,输出时钟信号SCL’、读写数据SDA’以及写保护信号WP,以控制对存储单元2的写入;延迟启动单元40,连接于电源单元20和时序控制单元30之间,延迟启动单元40包括控制模块和开关模块,开关模块的控制端与控制模块连接,开关模块的输入端与电源单元20连接,开关模块的输出端与时序控制单元30连接,控制模块用于控制开关模块的导通与关断,延迟启动单元40用于在第二电压VDD断电重启的时间小于预设延时时间时,关断开关模块,以关断电源单元20对时序控制单元 30的供电。
如图5所示,本申请实施例还提供了一种显示面板的测试方法,该显示面板的测试方法包括:
步骤S110,检测电源单元的输出电压;
步骤S120,当检测到输出电压处于下降沿时,则断开电源单元对时序控制单元的供电;其中,时序控制单元被配置为输出时钟信号、读写数据以及写保护信号,以控制对存储单元的写入和读取;
步骤S130,当检测到输出电压处于上升沿时,则检测输出电压大于预设电压的时间,若时间小于预设时间,则断开电源单元对时序控制单元的供电,若时间大于预设时间,则导通电源单元对时序控制单元的供电。
在一个实施例中,该显示面板的测试方法还包括:设置开关模块,开关模块连接于电源单元和时序控制单元之间;控制开关模块的导通与关断以控制电源单元对时序控制单元的供电。在一个实施例中,预设时间大于5ms。
本申请所有实施例中的模块或子模块,可以通过通用集成电路,例如CPU(Central Processing Unit,中央处理器),或通过ASIC(Application SpecificIntegrated Circuit,专用集成电路)来实现。
本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本申请实施例装置中的单元可以根据实际需要进行合并、划分和删减。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory, ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的写保护范围之内。
Claims (9)
1.一种显示面板的测试***,与存储单元连接,其特征在于,所述显示面板的测试***包括:
讯号测试单元,用于输出写保护信号以及第一电压,所述写保护信号用于控制存储单元的写入状态;
电源单元,与所述讯号测试单元连接,接收所述第一电压,并将所述第一电压转换为第二电压;
时序控制单元,连接于所述讯号测试单元和所述存储单元之间,输出时钟信号、读写数据以及所述写保护信号,以控制对存储单元的写入和读取;
延迟启动单元,连接于所述电源单元和所述时序控制单元之间,所述延迟启动单元具体用于在所述第二电压断电重启的时间小于预设延时时间时,关断所述电源单元对所述时序控制单元的供电。
2.如权利要求1所述的显示面板的测试***,其特征在于,所述延迟启动单元包括控制模块和开关模块,所述开关模块的控制端与所述控制模块连接,所述开关模块的输入端与所述电源单元连接,所述开关模块的输出端与所述时序控制单元连接,所述控制模块用于控制所述开关模块的导通与关断。
3.如权利要求2所述的显示面板的测试***,其特征在于,所述开关模块包括N型MOS管,所述N型MOS管的源极连接所述电源单元,所述N型MOS管的漏极连接所述时序控制单元,所述N型MOS管的栅极连接所述控制模块。
4.如权利要求2所述的显示面板的测试***,其特征在于,所述开关模块包括P型MOS管,所述P型MOS管的源极连接所述电源单元,所述P型MOS管的漏极连接所述时序控制单元,所述P型MOS管的栅极连接所述控制模块。
5.如权利要求2所述的显示面板的测试***,其特征在于,所述控制模块的检测端连接所述电源单元,用于检测所述第二电压的大小,当检测到第二电压时,所述控制模块输出控制信号控制所述开关模块导通。
6.一种显示面板的测试***,其特征在于,所述显示面板的测试***包括:
讯号测试单元,用于输出写保护信号以及第一电压,所述写保护信号用于控制存储单元的写入状态;
电源单元,与所述讯号测试单元连接,接收所述第一电压,并将所述第一电压转换为第二电压;
时序控制单元,连接于所述讯号测试单元和所述存储单元之间,输出时钟信号、读写数据以及所述写保护信号,以控制对存储单元的写入;
延迟启动单元,连接于所述电源单元和所述时序控制单元之间,所述延迟启动单元包括控制模块和开关模块,所述开关模块的控制端与所述控制模块连接,所述开关模块的输入端与所述电源单元连接,所述开关模块的输出端与所述时序控制单元连接,所述控制模块用于控制所述开关模块的导通与关断,所述延迟启动单元用于在所述第二电压断电重启的时间小于预设延时时间时,关断所述开关模块,以关断所述电源单元对所述时序控制单元的供电。
7.一种显示面板的测试方法,其特征在于,所述显示面板的测试方法包括:
检测电源单元的输出电压;
当检测到所述输出电压处于下降沿时,则断开所述电源单元对时序控制单元的供电;其中,所述时序控制单元被配置为输出时钟信号、读写数据以及写保护信号,以控制对存储单元的写入和读取;
当检测到所述输出电压处于上升沿时,则检测所述输出电压大于预设电压的时间,若所述时间小于预设时间,则断开所述电源单元对所述时序控制单元的供电,若所述时间大于预设时间,则导通所述电源单元对所述时序控制单元的供电。
8.如权利要求7所述的显示面板的测试方法,其特征在于,还包括:
设置开关模块,所述开关模块连接于电源单元和所述时序控制单元之间;
控制所述开关模块的导通与关断以控制所述电源单元对所述时序控制单元的供电。
9.如权利要求7所述的显示面板的测试方法,其特征在于,所述预设时间大于5ms。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910082339.3A CN109599049B (zh) | 2019-01-28 | 2019-01-28 | 一种显示面板的测试***和测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910082339.3A CN109599049B (zh) | 2019-01-28 | 2019-01-28 | 一种显示面板的测试***和测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109599049A CN109599049A (zh) | 2019-04-09 |
CN109599049B true CN109599049B (zh) | 2022-02-08 |
Family
ID=65966851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910082339.3A Active CN109599049B (zh) | 2019-01-28 | 2019-01-28 | 一种显示面板的测试***和测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109599049B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111341242B (zh) * | 2020-04-09 | 2021-09-03 | Tcl华星光电技术有限公司 | 电路驱动***、驱动芯片及显示装置 |
CN111477154B (zh) * | 2020-05-08 | 2022-09-09 | Tcl华星光电技术有限公司 | 显示面板的通信架构与显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW559707B (en) * | 2000-10-23 | 2003-11-01 | Hitachi Ltd | Non-volatile memory circuit and semiconductor integrated circuit |
CN101656057A (zh) * | 2008-08-22 | 2010-02-24 | 三星电子株式会社 | 时序控制装置和具有该时序控制装置的显示设备 |
CN103236789A (zh) * | 2013-04-24 | 2013-08-07 | 上海宏力半导体制造有限公司 | 电荷泵输出电压的调节电路及存储器 |
US9633706B1 (en) * | 2016-10-10 | 2017-04-25 | Qualcomm Incorporated | Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation |
WO2018209783A1 (zh) * | 2017-05-17 | 2018-11-22 | 深圳市华星光电技术有限公司 | Goa电路的过电流保护***及方法 |
CN109272956A (zh) * | 2018-11-06 | 2019-01-25 | 惠科股份有限公司 | 显示面板中存储单元的保护电路及显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101937816B1 (ko) * | 2012-04-23 | 2019-01-11 | 에스케이하이닉스 주식회사 | 래치 회로 및 비휘발성 메모리 장치 |
CN106297887B (zh) * | 2016-07-27 | 2020-05-19 | 深圳市航顺芯片技术研发有限公司 | 一种提升eeprom存储器编程精度的升压电路及其方法 |
-
2019
- 2019-01-28 CN CN201910082339.3A patent/CN109599049B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW559707B (en) * | 2000-10-23 | 2003-11-01 | Hitachi Ltd | Non-volatile memory circuit and semiconductor integrated circuit |
CN101656057A (zh) * | 2008-08-22 | 2010-02-24 | 三星电子株式会社 | 时序控制装置和具有该时序控制装置的显示设备 |
CN103236789A (zh) * | 2013-04-24 | 2013-08-07 | 上海宏力半导体制造有限公司 | 电荷泵输出电压的调节电路及存储器 |
US9633706B1 (en) * | 2016-10-10 | 2017-04-25 | Qualcomm Incorporated | Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation |
WO2018209783A1 (zh) * | 2017-05-17 | 2018-11-22 | 深圳市华星光电技术有限公司 | Goa电路的过电流保护***及方法 |
CN109272956A (zh) * | 2018-11-06 | 2019-01-25 | 惠科股份有限公司 | 显示面板中存储单元的保护电路及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109599049A (zh) | 2019-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9412320B2 (en) | Method for adjusting display backlight with aid of ambient light brightness detection and time detection, and associated apparatus and associated computer program product | |
CN109599049B (zh) | 一种显示面板的测试***和测试方法 | |
US11790821B2 (en) | Driving control circuit for detecting power-down time period, driving control method, and display device | |
CN108877710B (zh) | 栅极开态电压提供单元、方法、显示驱动模组和显示装置 | |
CN110209428B (zh) | 一种终端屏幕唤醒方法、装置、终端及存储介质 | |
US11038343B2 (en) | Drive circuit and method for correcting internal overcurrent setting value thereof | |
EP1481399B1 (en) | Product and method for preventing incorrect storage of data | |
US20210151113A1 (en) | Memory Reading Speed Regulating Circuit | |
CN105280151B (zh) | 伽玛校正缓冲电路和用于伽玛校正缓冲电路的防干扰方法 | |
CN111477182B (zh) | 显示装置及其断电控制方法 | |
CN109377957B (zh) | 一种驱动方法、驱动电路以及显示装置 | |
CN106782266B (zh) | 一种显示屏驱动控制方法、装置和显示屏驱动控制电路 | |
US8874278B2 (en) | Power supply control device, image forming apparatus, and method of controlling power supply | |
CN103295548A (zh) | 背光模组驱动电路和显示装置 | |
US11289040B2 (en) | Driving circuit and driving method of liquid crystal display | |
CN105786315A (zh) | 时间显示方法及装置 | |
CN104537969A (zh) | Oled显示屏性能恢复的方法及装置 | |
CN112785957A (zh) | 驱动电路、显示装置及其控制方法 | |
US11397485B2 (en) | Circuit control method and control device, display module and display device | |
CN109558083B (zh) | 防止代码被改写的方法及存储器 | |
US20110307731A1 (en) | Method capable of preventing erroneous data writing and computer system | |
CN103413568B (zh) | 参考电压提供电路 | |
JP2008083436A (ja) | 表示装置 | |
US9063714B1 (en) | Detecting startup fault of SDRAM voltage regulator | |
CN109427405B (zh) | 一种NOR Flash的编程方法和编程装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |