CN109585615B - 将氮化镓外延层从衬底上剥离的方法 - Google Patents

将氮化镓外延层从衬底上剥离的方法 Download PDF

Info

Publication number
CN109585615B
CN109585615B CN201811473218.3A CN201811473218A CN109585615B CN 109585615 B CN109585615 B CN 109585615B CN 201811473218 A CN201811473218 A CN 201811473218A CN 109585615 B CN109585615 B CN 109585615B
Authority
CN
China
Prior art keywords
gallium nitride
epitaxial layer
nitride epitaxial
layer
support sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811473218.3A
Other languages
English (en)
Other versions
CN109585615A (zh
Inventor
陈辰
宋杰
崔周源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Saifulesi Semiconductor Technology Co ltd
Original Assignee
Xi'an Saifulesi Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Saifulesi Semiconductor Technology Co ltd filed Critical Xi'an Saifulesi Semiconductor Technology Co ltd
Priority to CN201811473218.3A priority Critical patent/CN109585615B/zh
Publication of CN109585615A publication Critical patent/CN109585615A/zh
Application granted granted Critical
Publication of CN109585615B publication Critical patent/CN109585615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本公开涉及一种用于将氮化镓外延层从衬底上剥离的方法,所述方法包括:通过MOCVD或MBE沉积方式在图案化蓝宝石衬底上生长氮化镓外延层;将面积等于或大于所述氮化镓外延层的面积的支撑片通粘合剂粘附在所述氮化镓外延层的上表面并进行固化处理;通过向所述氮化镓外延层与图案化蓝宝石衬底之间的界面施加应力而使得所述氮化镓外延层和支撑片整体从图案化蓝宝石衬底上剥离;以及通过对所述氮化镓外延层和所述支撑片之间的界面的所述粘合剂加热,使得粘合剂融化而使得所述氮化镓外延层与所述支撑片分离。

Description

将氮化镓外延层从衬底上剥离的方法
技术领域
本公开涉及一种半导体构件及其制造方法,尤其涉及一种氮化镓的外延层剥离方法。
背景技术
随着GaN材料在LED器件的广泛应用,人么期望在一次磊晶过程中获得更大面积的GaN晶片。但是,将在衬底上的大面积晶片分离下来过程中会造成晶片的局部损坏,这会导致晶片后续切割过程中产生比较高的不良率。因此,如何提供一种尽可能不损害器件晶片的情况下顺利分离器件晶片和衬底的方法是人们所需要的。
发明内容
本公开旨在解决上述和/或其他技术问题并提供一种用于将氮化镓外延层从衬底上剥离的方法,所述方法包括:通过MOCVD或MBE沉积方式在图案化蓝宝石衬底上生长氮化镓外延层;将面积等于或大于所述氮化镓外延层的面积的支撑片通粘合剂粘附在所述氮化镓外延层的上表面;通过向所述氮化镓外延层与图案化蓝宝石衬底之间的界面施加应力而使得所述氮化镓外延层和支撑片整体从图案化蓝宝石衬底上剥离;以及通过对所述氮化镓外延层和所述支撑片之间的界面的所述粘合剂加热,使得粘合剂融化而使得所述氮化镓外延层与所述支撑片分离。
根据本公开的用于将氮化镓外延层从衬底上剥离的方法,其还包括:在将支撑片通粘合剂粘附在所述氮化镓外延层的上表面之前,通过化学-机械抛光法(CMP)对所述氮化镓外延层磨薄处理,以获得预定厚度氮化镓外延层。
根据本公开的用于将氮化镓外延层从衬底上剥离的方法,其还包括:通过向所述氮化镓外延层与图案化蓝宝石衬底之间的界面的侧面施加水平横向物理应力使得两者分离。
根据本公开的用于将氮化镓外延层从衬底上剥离的方法,其还包括:通过从图案化蓝宝石衬底一侧对所述氮化镓外延层与图案化蓝宝石衬底之间的界面进行激光照射使得两者分离。
根据本公开的用于将氮化镓外延层从衬底上剥离的方法,其中所述将面积等于或大于所述氮化镓外延层的面积的支撑片通粘合剂粘附在所述氮化镓外延层的上表面步骤包括:在所述氮化镓外延层的上表面涂覆一层熔融状态下的蜡或低熔点金属;将支撑片贴合在所述蜡层或低熔点金属层;将所述氮化镓外延层、支撑片以及蜡层或低熔点金属层置于惰性气体环境中并将其保持在使得蜡层或低熔点金属层处于熔融状态的温度下3-10分钟;以及降低环境温度,使得蜡层或低熔点金属层固化。
根据本公开的用于将氮化镓外延层从衬底上剥离的方法,其中所述对所述氮化镓外延层和所述支撑片之间的界面的所述粘合剂加热通过直接将所述氮化镓外延层和所述支撑片放置在热盘上进行加热。。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
图1所示的是根据本公开实施方案的含有待分离氮化镓外延层的组合体的截面示意图;
图2所示的是根据本公开的含有待分离氮化镓外延层的组合体的扫描电子显微照片;
图3是示出根据本公开的含有待分离氮化镓外延层的组合体整体从衬底分离示意图。
图4是示出根据本公开的含有待分离氮化镓外延层的组合体中分离支撑片的示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
在本公开使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本开。除非另有定义,本文使用的所有其他科学和技术术语具有与本发明所属领域的普通技术人员通常理解的相同的含义。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本公开采用了“平行”或“垂直”等术语,但是并不表示两者完全理论平行或垂直,而是在合理范围内的平行关系(例如两者之间的夹角在10毫度以内)或垂直关系(例如两者之间的夹角与90度在10毫度误差范围内)。当参照以下具体实施方案中的附图时,可使用空间标记“顶部”、“底部”、“上部”、“下部”、“垂直”、“水平”等。例如,当参照所述附图时,“垂直”可用于指垂直于衬底表面的方向,并且“水平”可用于指平行于衬底表面的方向。“上部”、“顶部”或“上方”可用于指远离衬底的垂直方向,而“下部”、“底部”或“下方”可用于指朝向衬底的垂直方向。这样的指代用于教导的目的,并不旨在作为具体化器件的绝对参考。可以以任何合适方式对具体化器件进行空间取向,所述方式可不同于附图中所示的取向。取决于语境,如在此所使用的词语“如果”可以被解释成为“在…时”或“当…时”或“响应于确定”。
为了使本领域技术人员更好地理解本公开,下面结合附图和具体实施方式对本公开作进一步详细说明。
如图1所示,外延层120生长在图案化蓝宝石衬底110,其具有跨越蓝宝石衬底110表面图案化的沟槽和条纹阵列。梯形条纹阵列包括多个大致平坦的表面,其中至少一些被阻止晶体从蓝宝石生长的掩模材料覆盖(未示出)。沟槽和条纹阵列的表面可以在不同方向取向。晶体生长表面可大致平行于根据一些实施方案的蓝宝石的c-面小面。氮化镓半导体可在不同位置从晶体生长表面115不断生长直到彼此分离的氮化镓块在蓝宝石衬底上的图案化特征上合并以形成连续的第一氮化镓外延层120,如图1所示。氮化镓半导体可部分地或全部地跨越蓝宝石衬底延伸并在衬底110上形成“平坦”的“待加工表面”,在该“待加工表面”上可以继续外延生长获得集成器件。
图案化蓝宝石衬底110的梯形条纹通过常规方式在刻蚀形成。例如,在图案化蓝宝石衬底110顶部对准蓝宝石衬底的晶向形成图案化抗蚀剂(例如软抗蚀剂,聚合物抗蚀剂,或者例如硬抗蚀剂,图案化无机材料)。用于本公开的PSS衬底110可以如中国专利公开号CN106233429A所披露的那样的图案化蓝宝石衬底110,其被刻蚀处图案后,移除抗蚀剂。为了晶体生长良好,可以利用由二氧化硅或氮化硅通关过CVD或PECVD沉积形成的高温共形涂层(未示出)来掩模蓝宝石衬底的选择表面。通常约10nm至约50nm的高温共形涂层可形成在图案化蓝宝石衬底110的选择表面上。随后采用遮蔽方式在高温共形涂层上采用光刻或遮蔽蒸镀的方式形成抗蚀剂层(未示出),从而在高温共形涂层上除c-面表面之外的位置形成抗蚀剂层。随后,通过选择性各向异性干法蚀刻法,刻蚀掉未被抗蚀剂所遮蔽的表面处的高温共形涂层,露出蓝宝石衬底的晶体生长表面。随后清除其他位置的蚀刻剂。从而仅有晶体生长表面露出而其他部位被高温共形涂层覆盖的PSS衬底。用于本公开的PSS衬底制作是一种现有技术,因此不在此进行赘述。
在准备好如上所述的PSS衬底之后,可以采用MOCVD进行第一氮化镓外延层120。在开始生长第一氮化镓外延层120之前,可将反应室中的温度倾斜升温至更高的温度以使缓冲层退火一段时间。在一些实施方案中,可将温度升高到约1000℃至约1100℃之间的值。退火时间可为约1分钟至约10分钟。在一些情况下,可将温度升高到1000℃至1100℃之间的值,并且退火时间可为约1分钟至约10分钟。
随后,采用金属有机化学气相沉积(MOVCD)进行第一氮化镓外延层120的外延生长。在一些实施方案中,可使用分子束外延(MBE)法、气相外延(VPE)法或原子层沉积。第一氮化镓外延层120的生长可在约1000℃至约1100℃的温度下进行,例如,可在约1030℃的温度下进行。在第一氮化镓外延层120生长期间,可将室压力保持为约100毫巴至约250毫巴。母材NH3的流量可为约1slm至约4slm,并且母材三甲基镓(TMGa)的流量可为约30sccm至约50sccm。
为了降低第一氮化镓外延层120的表面的缺陷数量。人们通常会在PSS衬底110上生长第一氮化镓外延层120之前,在露出晶体表面上制备缓冲层以形成集成电路等级的GaN。根据一些实施方案,PSS衬底110可在清洁后低温生长GaN或AlN缓冲层,例如低于约600℃。清洁过程采用常规方式进行。具体的缓冲层的过程不再赘述,可以参考现有技术进行。需要指出的是,缓冲层并不是本公开的必不可少的构成要素。
随后,在第一氮化镓外延层120的平坦的表面继续进行III族氮化物材料的生长以便外延生长出第二氮化镓外延层(未示出)。为了方便后续工艺的进行,第二氮化镓外延层采用了氢化物气相外延(HVPE)方法进行生长,这样能够较好地生长出较快地生长出较厚的第二氮化镓外延层。HVPE设备具有设备简单、生长速度快(速率高达700~800μm/h)的优点,可生长均匀、大尺寸的GaN厚膜(位错密度仅为104/cm 2)。本公开采用常规的氢化物气相外延(HVPE)方法进行生长。由于第二氮化镓外延层是在第一氮化镓外延层120上进行继续生长,因此,很少出现常规氢化物气相外延(HVPE)方法厚度增加过程中裂片的情况。通过氢化物气相外延(HVPE)方法生长的第二氮化镓外延层的厚度不小于100微米。但是为了方便后续步骤的加工,第二氮化镓外延层130的厚度不小于200微米。或者,第二氮化镓外延层的厚度不小于500微米。或者,第二氮化镓外延层的厚度可以达到1毫米,甚至更厚。
可选择地,为了改善第二氮化镓外延层的生长环境,可以在第二氮化镓外延层130生长之前,对第一氮化镓外延层120的表面进行平坦化处理,从而获得利于第二氮化镓外延层生长表面。例如,可使用化学-机械抛光(CMP)以使外延第一氮化镓外延层120层的表面平坦化。平坦化可移除第一氮化镓外延层120的约10%至20%。例如,第一氮化镓外延层120可生长成30微米的厚度,并且使用化学-机械抛光(CMP)移除约3微米至约6微米。从某种意义而言,第一氮化镓外延层120可以是本公开的构件的牺牲层。因此,第一氮化镓外延层120的厚度可以小于10微米。为了减少大量的移除导致表面误差生成,因此,不需要在此处进行大量的抛光去除以避免抛光过程引起的潜在亚表面损伤。实验证据表明,对于典型CMP过程来说,GaN中抛光损伤的深度在低于约1.5μm至约2.6μm的范围内。因此,根据一些实施方案,约30微米的最初外延层厚度和约3微米至约6微米的CMP移除可在GaN的加工表面上提供合适的材料质量。
在获得第一氮化镓外延层120或第二氮化镓外延层(在有第二氮化镓外延层的情况下),向氮化镓外延层的外表面涂覆熔融状态的蜡或低熔点金属。这种蜡或低熔点金属的熔点通常在60℃-90℃之间。该涂覆过程在氮气环境下进行,并保持温度略高于蜡或低熔点金属的熔点5-10℃左右,这样使得其粘滞系数不至于过低而流淌到无法涂覆,例如100-200mPa之间。当将第一氮化镓外延层120上表面涂覆满粘合剂层126后,使得支撑片130与粘合剂层126的表面,在支撑片130的与粘合剂层126相对一面提供一定温度和压力下使得支撑片通过粘合剂层被粘接到器件晶片120上。支撑片130的材料的热膨胀系数最好与第一氮化镓外延层120的热膨胀系数相近,以避免由于彼此结合的两种材料之间的不同热膨胀系数导致的不利的机械效应。在有些情况下,玻璃比较有利于在随后的激光熔化剥离过程中传输激光。支撑片也可以是金属材料或介电材料或者半导体材料,例如第一氮化镓外延层120完全相同的半导体材料。
为了进行粘接,在支撑片130、粘合剂层126以及第一氮化镓外延层120形成组合体之后,还需施加温度和压力。粘合温度可以降低到粘合剂126的容电脑之下,例如50℃到60℃之间,压力可以在0.18MPA到0.20MPA之间。粘接处理的持续时间在5-9分钟。粘接过程中,组合体可以被置于氮气环境中。也可以置于空气环境中。随后对组合体机型冷却,冷却状态的组合体中的粘合剂层126的抗剪切强度在30MPa以上。
概括而言,将面积等于或大于所第一述氮化镓外延层120的面积的支撑片130通粘合剂126粘附在所述第一述氮化镓外延层120的上表面步骤包括:在所述第一述氮化镓外延层120的上表面涂覆一层熔融状态下的蜡或低熔点金属;将支撑片130贴合在所述蜡层或低熔点金属层126;将所述第一述氮化镓外延层120、支撑片130以及蜡层或低熔点金属层126置于惰性气体环境中并将其保持在使得蜡层或低熔点金属层处于熔融状态的温度下3-10分钟;以及降低环境温度,使得蜡层或低熔点金属层固化。
图2所示的是根据本公开的实施方案的在PSS衬底上形成的包含有第一氮化镓外延层120、支撑片130以及粘合剂层126的组合体的扫描电子显微照片。如图2所示,其清楚显示PSS衬底110上生长的第一氮化镓外延层120。第一氮化镓外延层120上涂覆有粘合剂层126。支撑片130粘附在粘合剂层126的上表面。
图3所示的是根据本公开的实施方案将含有氮化镓外延层的组合体从PSS衬底上剥离的过程示意图。如图3所示,将包含第一氮化镓外延层120的组合体从PSS衬底110上剥离下来。该剥离过程可采用激光照射方式、空腔辅助物理剥离以及通过热应力剥离方式。具体而言,采用激光从PSS的下部照射第一氮化镓外延层120与PSS衬底110之间以高温熔化两者的连接界面,从而使得第一氮化镓外延层120与PSS衬底110分离。可选择地,如图1所示,在第一氮化镓外延层120生长过程中,会在第一氮化镓外延层120与PSS衬底110之间形成空腔,因此,第一氮化镓外延层120与PSS衬底110之间的连接由于这些空腔而显得脆弱,只需要沿着第一氮化镓外延层120与PSS衬底110的交界处施加一定的物理力,即可以将第一氮化镓外延层120从PSS衬底110上玻璃下来。可选择地,可以对第一氮化镓外延层120与PSS衬底110之间施加一定的热应力,使得两者分离开。
可选择地,可以采用化学-机械抛光法(CMP)对所述第一氮化镓外延层120的下面进行研磨处理,形成平坦的下表面。由于存在支撑片,因此在研磨过程中不会对第一氮化镓外延层120造成损害。
图4所示的是根据本公开的实施方案将含有氮化镓外延层的组合体从PSS衬底上剥离的过程示意图。
具体而言,由于粘结蜡的熔点温度比较低,因此,可以直接将氮化镓外延层120、粘结层126以及支撑片130的组合体置于高温热水中,或采用高温蒸汽进行喷淋,三者就会自然分离。可选择地,可以直接从支撑片130的侧面施加外力,使得外力在粘结层126和支撑片130接触面之间的产生的剪切强度大于抗剪切强度,例如35-40MPa,就可以使得支撑片130与氮化镓外延层120分离。或者,在支撑片130为透明玻璃或与氮化镓外延层120具有相同材料的情况下,可以通过从支撑片130的与粘结层126相对的一面采用激光照射,从而加热粘结层126,使其融化,由此使得支撑片130与氮化镓外延层120分离。可选择地,可以将将氮化镓外延层120、粘结层126以及支撑片130的组合体中的支撑片130的外表面置于一种温度在粘结层126的熔点之上的热盘上,从支撑片130一侧对组合体进行加热,由此使得粘结层126层融化而流出,从而将支撑片130与氮化镓外延层120分离。
所使用的蜡或低熔点金属可以使用市场可获得的层叠蜡等。这些蜡的熔点通常在60-90℃之间。这些蜡适用于各种玻璃、硬塑料、黄铜、硅片、石英晶体和金属等材料的粘结,并且不需要对工件表面进行特殊处理。并且在对氮化镓外延层120进行研磨或抛光过程中也能够保持牢固粘结,被广泛应用与固定薄片元件,例如粘附半导体晶体或晶体毛坯件。由于粘接蜡126热塑性粘结性好,形成的工作层薄,可以保证氮化镓外延层120不会扭曲变形,维持氮化镓外延层120的平整性,在选择熔点较低,例如65℃的蜡的情况下,在粘结或分离时不会对氮化镓外延层120的材料结构造成影响。
在支撑片130与氮化镓外延层120分离后,由于其熔点低,且具有水溶性,因此清洗比较方便。可用等离子水进行清洗,并且在晶片表面不会有残留物。
以上通过具体实施方式描述了(2021)GaN外延片与衬底分离的工艺。本文所述的技术方案可实现为方法,其中已经提供了至少一个实施例。作为所述方法的一部分所执行的动作可以以任意合适的方式排序。因此,可以构建实施方案,其中各动作以与所示的次序所不同的次序执行,其可包括同时执行一些动作,即使这些动作在说明性实施方案中被示为顺序动作。此外,方法在一些实施方案中可包括比示出的那些更多的动作,在其他实施方案中包括比示出的那些更少的动作。
尽管附图一般地示出了外延生长的GaN层的小部分,但是应理解的是,大面积或整个衬底可用这样外延地生长的层覆盖。此外,集成电路器件(例如,晶体管、二极管、晶闸管、发光二极管、激光二极管、光电二极管等)可使用外延生长的材料制造。在一些实施方案中,集成电路器件可用于消费电子器件,如智能手机、平板电脑、PDA、电脑、电视、传感器、照明设备、显示器,以及专用集成电路。
虽然在此描述了本发明的至少一个说明性的实施方案,但是对于本领域的技术人员而言,可容易地进行多种改变、修改和改进。这样的改变、修改和改进旨在在本发明的精神和范围以内。因此,前述说明仅通过举例方式并不旨在作为限制。本发明仅由下列权利要求及其等同物所限定。

Claims (6)

1.一种用于将氮化镓外延层从衬底上剥离的方法,所述方法包括:
通过MOCVD或MBE沉积方式在图案化蓝宝石衬底上生长第一氮化镓外延层并且在所述第一氮化镓外延层与图案化蓝宝石衬底之间形成空腔,以及在第一氮化镓外延层的上表面生长出第二氮化镓外延层;
将面积等于或大于所述第二氮化镓外延层的面积的支撑片通过粘合剂粘附在所述氮化镓外延层的上表面并进行固化处理;
通过向所述第一氮化镓外延层与图案化蓝宝石衬底之间的界面的侧面施加水平横向物理应力而使得所述第一和第二氮化镓外延层和支撑片整体从图案化蓝宝石衬底上剥离;以及
通过对所述第二氮化镓外延层和所述支撑片之间的界面的所述粘合剂加热,使得粘合剂融化而使得所述第二氮化镓外延层与所述支撑片分离。
2.根据权利要求1所述的用于将氮化镓外延层从衬底上剥离的方法,其还包括:
在将支撑片通过粘合剂粘附在所述第二氮化镓外延层的上表面之前,通过化学-机械抛光法对所述第二氮化镓外延层磨薄处理,以获得预定厚度氮化镓外延层。
3.根据权利要求1所述的用于将氮化镓外延层从衬底上剥离的方法,其中所述将面积等于或大于所述第二氮化镓外延层的面积的支撑片通粘合剂粘附在所述第二氮化镓外延层的上表面步骤包括:
在所述第二氮化镓外延层的上表面涂覆一层熔融状态下的蜡或低熔点金属;
将支撑片贴合在所述蜡层或低熔点金属层;
将所述第一和第二氮化镓外延层、支撑片以及蜡层或低熔点金属层置于惰性气体环境中并将其保持在使得蜡层或低熔点金属层处于熔融状态的温度下3-10分钟;以及
降低环境温度,使得蜡层或低熔点金属层固化。
4.根据权利要求1所述的用于将氮化镓外延层从衬底上剥离的方法,其中所述对所述第二氮化镓外延层和所述支撑片之间的界面的所述粘合剂加热通过直接将所述第一和第二氮化镓外延层和所述支撑片放置在热盘上进行加热。
5.根据权利要求1-4任意一项所述的用于将氮化镓外延层从衬底上剥离的方法,所述固化处理过程在氮气环境中进行。
6.根据权利要求5所述的用于将氮化镓外延层从衬底上剥离的方法,所述粘合剂的熔点在60℃-90℃。
CN201811473218.3A 2018-12-04 2018-12-04 将氮化镓外延层从衬底上剥离的方法 Active CN109585615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811473218.3A CN109585615B (zh) 2018-12-04 2018-12-04 将氮化镓外延层从衬底上剥离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811473218.3A CN109585615B (zh) 2018-12-04 2018-12-04 将氮化镓外延层从衬底上剥离的方法

Publications (2)

Publication Number Publication Date
CN109585615A CN109585615A (zh) 2019-04-05
CN109585615B true CN109585615B (zh) 2020-07-24

Family

ID=65926752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811473218.3A Active CN109585615B (zh) 2018-12-04 2018-12-04 将氮化镓外延层从衬底上剥离的方法

Country Status (1)

Country Link
CN (1) CN109585615B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390438B (zh) * 2018-09-03 2020-11-27 淮安澳洋顺昌光电技术有限公司 一种外延层接长方法
CN111081624A (zh) * 2019-11-28 2020-04-28 北京纳米能源与***研究所 电子器件的柔性化方法
CN116207044B (zh) * 2023-04-24 2023-07-21 苏州浪潮智能科技有限公司 一种氮化镓材料的激光剥离方法、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779900A (zh) * 2004-11-23 2006-05-31 北京大学 GaN基外延层的大面积、低功率激光剥离方法
CN101555627A (zh) * 2009-04-30 2009-10-14 苏州纳晶光电有限公司 一种氮化镓基外延膜的激光剥离方法
CN103021946A (zh) * 2012-12-05 2013-04-03 北京大学 一种通过机械去除法制备氮化镓单晶衬底的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779900A (zh) * 2004-11-23 2006-05-31 北京大学 GaN基外延层的大面积、低功率激光剥离方法
CN101555627A (zh) * 2009-04-30 2009-10-14 苏州纳晶光电有限公司 一种氮化镓基外延膜的激光剥离方法
CN103021946A (zh) * 2012-12-05 2013-04-03 北京大学 一种通过机械去除法制备氮化镓单晶衬底的方法

Also Published As

Publication number Publication date
CN109585615A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
CN101355013B (zh) 制备无排除区的外延用结构的工艺
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
US6210479B1 (en) Product and process for forming a semiconductor structure on a host substrate
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US8367520B2 (en) Methods and structures for altering strain in III-nitride materials
TWI736554B (zh) SiC複合基板之製造方法
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
US8564019B2 (en) Heterostructures comprising crystalline strain relaxation layers
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
CN100505164C (zh) 氮化物半导体衬底的制造方法及复合材料衬底
KR102047864B1 (ko) 단결정 재료 사용의 개선된 효율을 갖는 유사 기판
US9041165B2 (en) Relaxation and transfer of strained material layers
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
US20150048301A1 (en) Engineered substrates having mechanically weak structures and associated systems and methods
US20130115753A1 (en) Method of manufacturing thin film-bonded substrate
US20150187888A1 (en) Engineered substrates for use in crystalline-nitride based devices
KR100900807B1 (ko) 반도체 소자용 기판, 그 제조 방법 및 그 기판을 이용하여반도체 소자를 제조하는 방법
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
KR101230394B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
KR20140060688A (ko) 박막 접합 기판 제조방법
KR20120021946A (ko) 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법
JP2016222525A (ja) 単結晶基板から層を移動させるための方法
KR20130049591A (ko) 박막 접합 기판 제조방법
KR20130040531A (ko) 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Method of peeling gallium nitride epitaxial layer from substrate

Effective date of registration: 20230828

Granted publication date: 20200724

Pledgee: China Construction Bank Corporation Xi'an Chang'an Road Branch

Pledgor: XI'AN SAIFULESI SEMICONDUCTOR TECHNOLOGY CO.,LTD.

Registration number: Y2023980054100