CN109585364B - 一种双大马士革结构的形成方法 - Google Patents

一种双大马士革结构的形成方法 Download PDF

Info

Publication number
CN109585364B
CN109585364B CN201811458561.0A CN201811458561A CN109585364B CN 109585364 B CN109585364 B CN 109585364B CN 201811458561 A CN201811458561 A CN 201811458561A CN 109585364 B CN109585364 B CN 109585364B
Authority
CN
China
Prior art keywords
layer
dual damascene
etching
forming
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811458561.0A
Other languages
English (en)
Other versions
CN109585364A (zh
Inventor
贺可强
周利民
杨啸
乔夫龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811458561.0A priority Critical patent/CN109585364B/zh
Publication of CN109585364A publication Critical patent/CN109585364A/zh
Application granted granted Critical
Publication of CN109585364B publication Critical patent/CN109585364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种双大马士革结构的形成方法，步骤包括：在镶嵌有金属结构的半导体结构的表面依次形成阻挡层、低介电常数层、第一缓冲层、硬质掩膜层及第二缓冲层；刻蚀所述第二缓冲层和所述硬质掩膜层以形成第一沟槽；刻蚀所述第一缓冲层和所述低介电常数层形成第一通孔；继续向下刻蚀所述低介电常数层形成第二通孔；对所述第一通孔和所述第二通孔进行一体化刻蚀，形成第二沟槽；打开所述阻挡层露出所述金属结构，形成双大马士革结构。进行两次局部的通孔刻蚀，可以很好解决刻蚀引起的负载效应，改善双大马士革刻蚀缺陷，从而能够有效改善双大马士革形貌。进一步的，一体化刻蚀形成的第二沟槽更有利于后续的铜填充，提高了双大马士革结构的可靠性。

Description

一种双大马士革结构的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双大马士革结构的形成方法。
背景技术
随着集成电路的快速发展，集成电路芯片的应用范围迅速扩大，由于不同的需求，芯片电路设计变得越来越复杂，关键尺寸也越来越小，尤其是双大马士革工艺对精度和形貌的要求相对较高。
在双大马士革刻蚀过程中，部分区域过早接触到底部铜，容易引起刻蚀负载效应，刻蚀副产物急剧增加，会给双大马士革结构形貌带来不可避免的缺陷，甚至影响最终的双大马士革结构的形貌。
发明内容
本发明的目的在于提供一种双大马士革结构的形成方法，以解决现有技术中的双大马士革工艺刻蚀副产物多、双大马士革结构形貌不佳的问题。
为解决上述技术问题，本发明提供一种双大马士革结构的形成方法，步骤包括：
提供一表面镶嵌有金属结构的半导体结构，在所述半导体结构上依次形成阻挡层、低介电常数层、第一缓冲层、硬质掩膜层及第二缓冲层；
依次向下刻蚀所述第二缓冲层和所述硬质掩膜层并停止在所述第一缓冲层的表面，以在所述第二缓冲层和金属硬质掩膜层中形成第一沟槽；
在所述第一沟槽中依次向下刻蚀所述第一缓冲层和所述低介电常数层并停留在所述低介电常数层中，以在所述第一缓冲层和所述低介电常数层中形成第一通孔；
在所述第一通孔中向下刻蚀所述低介电常数层并停止在所述阻挡层的表面，形成第二通孔；
对所述第一通孔和所述第二通孔进行一体化刻蚀，形成第二沟槽；
刻蚀所述第二沟槽下的所述阻挡层，露出所述半导体结构上的金属结构，形成双大马士革结构。
可选的，在所述双大马士革结构的形成方法中，刻蚀所述第二缓冲层、所述金属硬质掩膜层、所述第一缓冲层和所述低介电常数层，均采用干法刻蚀工艺。
可选的，在所述双大马士革结构的形成方法中，所述金属硬质掩膜层的材料为氮化钛。
可选的，在所述双大马士革结构的形成方法中，所述低介电常数层的材质为氟掺杂的氧化硅。
可选的，在所述双大马士革结构的形成方法中，所述第一通孔的高度介于1900埃至2000埃。
可选的，在所述双大马士革结构的形成方法中，所述第二通孔的高度介于4400至4500埃。
可选的，在所述双大马士革结构的形成方法中，所述金属结构的材质为铜。
可选的，在所述双大马士革结构的形成方法中，所述第一缓冲层和第二缓冲层的材质均为二氧化硅。
可选的，在所述双大马士革结构的形成方法中，所述阻挡层的材质为氮化硅。
可选的，在所述双大马士革结构的形成方法中，在刻蚀所述第二缓冲层和所述金属硬质掩膜层之前，还包括在所述第二缓冲层上依次涂敷第一抗反射层和第一光刻胶层的步骤。
可选的，在所述双大马士革结构的形成方法中，在刻蚀所述第一缓冲层和所述低介电常数层之前，还包括灰化去除残余的所述第一光刻胶层，并在所述第一沟槽中的第一缓冲层上依次涂敷第二抗反射层和第二光刻胶层的步骤。
可选的，在所述双大马士革结构的形成方法中，在刻蚀所述第一通孔中的所述低介电常数层之前，还包括灰化去除残余的第二光刻胶层，并在所述低介电常数层上依次涂敷第三抗反射层和第三光刻胶层的步骤。
可选的，在所述双大马士革结构的形成方法中，在形成所述第二通孔之后还包括灰化去除残余的所述第三光刻胶层的步骤。
综上，本发明提供一种双大马士革结构的形成方法，步骤包括：在镶嵌有金属结构的半导体结构的表面依次形成阻挡层、低介电常数层、第一缓冲层、硬质掩膜层及第二缓冲层；刻蚀所述第二缓冲层和所述硬质掩膜层以形成第一沟槽；刻蚀所述第一缓冲层和所述低介电常数层形成第一通孔；继续向下刻蚀所述低介电常数层形成第二通孔；对所述第一通孔和所述第二通孔进行一体化刻蚀，形成第二沟槽；打开所述阻挡层露出所述金属结构，形成双大马士革结构。进行两次局部的通孔刻蚀，可以很好解决刻蚀引起的负载效应，改善双大马士革刻蚀缺陷，从而能够有效改善双大马士革形貌。进一步的，一体化刻蚀形成的第二沟槽更有利于后续的铜填充，提高了双大马士革结构的可靠性。
附图说明
图1是本发明实施例的一种双大马士革结构的形成方法流程图；
图2是本发明实施例的一种半导体结构示意图；
图3是本发明实施例的涂敷第一抗反射层和第一光刻胶层的半导体结构示意图；
图4是本发明实施例的形成第一沟槽的半导体结构示意图；
图5是本发明实施例的形成第一通孔的半导体结构示意图；
图6是本发明实施例的形成第二通孔的半导体结构示意图；
图7是本发明实施例的形成第二沟槽的半导体结构示意图
图8是本发明实施例的双大马士革结构示意图。
其中，
100-阻挡层，110-低介电常数层，120-第一缓冲层，130-金属硬质掩膜层，140-第二缓冲层，150-第一抗反射层，160-第一光刻胶层，170-第一沟槽，180-第二沟槽，181-第一通孔，182-第二通孔，200-表面镶嵌有金属结构的半导体结构，201-金属结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种双大马士革结构的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种双大马士革结构的形成方法，参考图1，图1是本发明实施例的一种双大马士革结构的形成方法流程图，所述双大马士革结构的形成方法的步骤包括：
S10：提供一表面镶嵌有金属结构的半导体结构200，在所述半导体结构200上依次形成阻挡层100、低介电常数层110、第一缓冲层120、硬质掩膜层130及第二缓冲层140。
具体地，参考图2，图2是本发明实施例的一种半导体结构示意图，在本实施例中，所述阻挡层100的材质为氮化硅，所述低介电常数层的110材质为氟掺杂的氧化硅，所述金属硬质掩膜层130的材料为氮化钛，所述第一缓冲层120和第二缓冲层140的材质均为二氧化硅。使用化学气相沉积的方法形成所述低介电常数层110，所述低介电常数层110的介电常数低于3.8，低的介电常数可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等等。
S20：依次向下刻蚀所述第二缓冲层140和所述硬质掩膜层130并停止在所述第一缓冲层120的表面，以在所述第二缓冲层140和金属硬质掩膜层130中形成第一沟槽170。
具体地，参考图3和图4，图3是本发明实施例的涂敷第一抗反射层150和第一光刻胶层160的半导体结构示意图，图4是本发明实施例的形成第一沟槽170的半导体结构示意图。如图3所示，在依次向下刻蚀所述第二缓冲层140和所述金属硬质掩膜层130之前，还包括在所述第二缓冲层120上依次涂敷第一抗反射层150和第一光刻胶层160的步骤。在所述第一光刻胶层160形成第一沟槽图形，然后将第一沟槽图形转移至所述第二缓冲层140和所述金属硬质掩膜层130上，形成所述第一沟槽170，所述第一沟槽170的底部位于所述第一缓冲层120的表面。在本实施例中，采用干法刻蚀工艺刻蚀出所述第二缓冲层140和所述金属硬质掩膜层130。
S30：在所述第一沟槽170中依次向下刻蚀所述第一缓冲层120和所述低介电常数层110并停留在所述低介电常数层110中，以在所述第一缓冲层120和所述低介电常数层110中形成第一通孔181。
具体地，参考图5，图5是本发明实施例的形成第一通孔181的半导体结构示意图，在刻蚀所述第一缓冲层120和所述低介电常数层110之前，还包括灰化去除残余的所述第一光刻胶层160，并在所述第一沟槽中的第一缓冲层120上依次涂敷第二抗反射层和第二光刻胶层的步骤(未图示)。所述第一通孔181的高度介于1900埃至2000埃，即在所述第一沟槽中向下刻蚀的深度介于1900埃至2000埃。所述第一通孔181刻蚀结束时，所述第一通孔181的底部位于所述低介电常数层110中。同样的，也采用干法刻蚀工艺刻蚀所述第一缓冲层120和所述低介电常数层110。
S40：在所述第一通孔181中向下刻蚀所述低介电常数层110并停止在所述阻挡层100的表面，形成第二通孔182。
具体地，参考图6，图6是本发明实施例的形成第二通孔182的半导体结构示意图，在刻蚀所述第一通孔181中的所述低介电常数层110之前，还包括灰化去除残余的第二光刻胶层，并在所述低介电常数层110上依次涂敷第三抗反射层和第三光刻胶层的步骤。所述第二通孔182的高度介于4400至4500埃，即在所述第一通孔181中向下刻蚀所述低介电常数层110的深度介于4400至4500埃。所述第二通孔182刻蚀结束时，所述第二通孔182的底部位于所述阻挡层100的表面。在本实施例中，在形成所述第二通孔182之后还包括灰化去除残余的所述第三光刻胶层的步骤，去除残余的所述第三光刻胶层避免了半导体结构表面的反复污染。
S50：对所述第一通孔181和所述第二通孔182进行一体化刻蚀，形成第二沟槽180。
具体地，参考图7，图7是本发明实施例的形成第二沟槽180的半导体结构示意图，刻蚀所述第一通孔181的侧壁，使得所述第二沟槽180的两侧边沿的顶部和所述第一沟槽170的两侧边沿的底部相连接，这样的一体化刻蚀形成的第二沟槽180更有利于后续的铜填充。此外，进行两次局部的通孔刻蚀，可以很好解决刻蚀引起的负载效应，改善双大马士革刻蚀缺陷。
S60：刻蚀所述第二沟槽下的所述阻挡层100，露出所述半导体结构上的金属结构201，形成双大马士革结构。
具体地，参考图8，图8是本发明实施例的双大马士革结构示意图。其中，所述金属结构201的材质为铜。刻蚀所述第二沟槽下的所述阻挡层并停留在所述表面镶嵌有金属结构的半导体结构200的表面，露出所述金属结构201。因为上述两次局部的通孔刻蚀，避免了整体刻蚀带来的刻蚀副产物急剧增加，从而避免了双大马士革结构的部分形貌缺陷；同时也避免了过早的接触到所述金属结构201，从而使得形成双大马士革结构的形貌进一步得到了有效改善。
综上，本发明提供一种双大马士革结构的形成方法，步骤包括：在镶嵌有金属结构的半导体结构的表面依次形成阻挡层、低介电常数层、第一缓冲层、硬质掩膜层及第二缓冲层；刻蚀所述第二缓冲层和所述硬质掩膜层以形成第一沟槽；刻蚀所述第一缓冲层和所述低介电常数层形成第一通孔；继续向下刻蚀所述低介电常数层形成第二通孔；对所述第一通孔和所述第二通孔进行一体化刻蚀，形成第二沟槽；打开所述阻挡层露出所述金属结构，形成双大马士革结构。进行两次局部的通孔刻蚀，可以很好解决刻蚀引起的负载效应，改善双大马士革刻蚀缺陷，从而能够有效改善双大马士革形貌。进一步的，一体化刻蚀形成的第二沟槽更有利于后续的铜填充，提高了双大马士革结构的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种双大马士革结构的形成方法，其特征在于，包括：
提供一表面镶嵌有金属结构的半导体结构，在所述半导体结构上依次形成阻挡层、低介电常数层、第一缓冲层、金属硬质掩膜层及第二缓冲层；
依次向下刻蚀所述第二缓冲层和所述金属硬质掩膜层并停止在所述第一缓冲层的表面，以在所述第二缓冲层和金属硬质掩膜层中形成第一沟槽；
在所述第一沟槽中依次向下刻蚀所述第一缓冲层和所述低介电常数层并停留在所述低介电常数层中，以在所述第一缓冲层和所述低介电常数层中形成第一通孔；
在所述第一通孔中向下刻蚀所述低介电常数层并停止在所述阻挡层的表面，形成第二通孔；
对所述第一通孔和所述第二通孔进行一体化刻蚀，形成第二沟槽；
刻蚀所述第二沟槽下的所述阻挡层，露出所述半导体结构上的金属结构，形成双大马士革结构。
2.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，刻蚀所述第二缓冲层、所述金属硬质掩膜层、所述第一缓冲层和所述低介电常数层，均采用干法刻蚀工艺。
3.根据权利要求2所述的双大马士革结构的形成方法，其特征在于，所述金属硬质掩膜层的材料为氮化钛。
4.根据权利要求2所述的双大马士革结构的形成方法，其特征在于，所述低介电常数层的材质为氟掺杂的氧化硅。
5.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述第一通孔的高度介于1900埃至2000埃。
6.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述第二通孔的高度介于4400至4500埃。
7.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述金属结构的材质为铜。
8.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述第一缓冲层和第二缓冲层的材质均为二氧化硅。
9.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述阻挡层的材质为氮化硅。
10.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，在刻蚀所述第二缓冲层和所述金属硬质掩膜层之前，还包括在所述第二缓冲层上依次涂敷第一抗反射层和第一光刻胶层的步骤。
11.根据权利要求10所述的双大马士革结构的形成方法，其特征在于，在刻蚀所述第一缓冲层和所述低介电常数层之前，还包括灰化去除残余的所述第一光刻胶层，并在所述第一沟槽中的第一缓冲层上依次涂敷第二抗反射层和第二光刻胶层的步骤。
12.根据权利要求11所述的双大马士革结构的形成方法，其特征在于，在刻蚀所述第一通孔中的所述低介电常数层之前，还包括灰化去除残余的第二光刻胶层，并在所述低介电常数层上依次涂敷第三抗反射层和第三光刻胶层的步骤。
13.根据权利要求12所述的双大马士革结构的形成方法，其特征在于，在形成所述第二通孔之后还包括灰化去除残余的所述第三光刻胶层的步骤。
CN201811458561.0A 2018-11-30 2018-11-30 一种双大马士革结构的形成方法 Active CN109585364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811458561.0A CN109585364B (zh) 2018-11-30 2018-11-30 一种双大马士革结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811458561.0A CN109585364B (zh) 2018-11-30 2018-11-30 一种双大马士革结构的形成方法

Publications (2)

Publication Number Publication Date
CN109585364A CN109585364A (zh) 2019-04-05
CN109585364B true CN109585364B (zh) 2020-10-27

Family

ID=65926347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811458561.0A Active CN109585364B (zh) 2018-11-30 2018-11-30 一种双大马士革结构的形成方法

Country Status (1)

Country Link
CN (1) CN109585364B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627855B (zh) 2019-06-27 2021-05-25 长江存储科技有限责任公司 互连结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646911A (zh) * 2013-11-08 2014-03-19 上海华力微电子有限公司 减小金属层刻蚀损伤的方法
CN107845571A (zh) * 2017-10-25 2018-03-27 上海华力微电子有限公司 一种刻蚀双大马士革结构的方法

Also Published As

Publication number Publication date
CN109585364A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
US7511349B2 (en) Contact or via hole structure with enlarged bottom critical dimension
TW201737312A (zh) 形成導孔的方法
CN107731739B (zh) 半导体结构的形成方法
US6426298B1 (en) Method of patterning a dual damascene
TWI600117B (zh) 用於互連的結構和方法
US20160141242A1 (en) Method and apparatus for a high yield contact integration scheme
US20050260843A1 (en) Device and method to eliminate shorting induced by via to metal misalignment
KR20040060112A (ko) 반도체 소자 제조시 듀얼 다마신 공정을 이용한 콘텍형성방법
CN109585364B (zh) 一种双大马士革结构的形成方法
US8853095B1 (en) Hybrid hard mask for damascene and dual damascene
US20230386821A1 (en) Interconnect structure for semiconductor devices
US10204859B2 (en) Interconnect structure and fabricating method thereof
CN104979273B (zh) 形成互连结构的方法
US9741614B1 (en) Method of preventing trench distortion
US20100190272A1 (en) Rework method of metal hard mask
CN212303666U (zh) 半导体结构及半导体器件
US20080206991A1 (en) Methods of forming transistor contacts and via openings
US20130161798A1 (en) Graded density layer for formation of interconnect structures
US9018097B2 (en) Semiconductor device processing with reduced wiring puddle formation
CN106033719B (zh) 半导体结构的形成方法
TW202245193A (zh) 半導體結構及其製造方法
CN108962818B (zh) 电容结构的制作方法以及电容结构
CN112786592A (zh) 半导体结构及其形成方法
US6383936B1 (en) Method for removing black silicon in semiconductor fabrication
US20160351440A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant