CN109558345B - 存储器选择方法及装置 - Google Patents

存储器选择方法及装置 Download PDF

Info

Publication number
CN109558345B
CN109558345B CN201710889278.2A CN201710889278A CN109558345B CN 109558345 B CN109558345 B CN 109558345B CN 201710889278 A CN201710889278 A CN 201710889278A CN 109558345 B CN109558345 B CN 109558345B
Authority
CN
China
Prior art keywords
memory
timing
selecting
time sequence
optimization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710889278.2A
Other languages
English (en)
Other versions
CN109558345A (zh
Inventor
王英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN201710889278.2A priority Critical patent/CN109558345B/zh
Publication of CN109558345A publication Critical patent/CN109558345A/zh
Application granted granted Critical
Publication of CN109558345B publication Critical patent/CN109558345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种存储器选择方法及装置。所述方法包括：根据时序要求生成多种不同的存储器类型；选取其中一种存储器类型进行时序和功耗优化；报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例；根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。本发明能够减少综合的迭代过程，提高芯片开发效率。

Description

存储器选择方法及装置
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种存储器选择方法及装置。
背景技术
随着手持设备向高性能高存储趋势发展，通讯芯片中集成的存储器比重越来越高，尤其在一些DSP(Digital Signal Processing，数字信号处理)模块中存储器的占据比例高达90％以上，存储器的时序(timing)和功率(power)对整个芯片的性能起到至关重要的影响。
目前，在设计芯片的存储器时，对标准单元的选取具有时序和功率的考量，通常会有不同速度不同功耗性能的标准单元，可以根据当前路径上的时序来选择。而在存储器的选取上，是按照存储器工作频率再统一加额外10％～20％的margin(盈余)，即在存储器工作周期除去存储器自身访问(access)/写入(write)时间以外留给存储器外部单元(cell)的时间，生成并直接集成在RTL(Register Transfer Level，寄存器传输级)里。由于不同存储器的访问和写入路径不一样，按照统一生成的存储器会出现有些存储器的时序不足，而有些存储器又功耗过大。
为了解决上述问题，目前，在进行存储器选择时，首先根据芯片手册按照固定余量生成存储器以及相关wrapper(环绕)，集成至RTL中进行综合，如果时序能够满足那么综合完成，如果时序有slack(余量)，就需要重新生成存储器再进行综合，直到存储器时序达到最优为止。
采用上述方法，由于在存储器时序没有达到最优时需要重新生成存储器再进行综合，迭代过程较长，降低了芯片的开发效率。
发明内容
本发明提供的存储器选择方法及装置，能够减少综合的迭代过程，提高芯片开发效率。
第一方面，本发明提供一种存储器选择方法，包括：
根据时序要求生成多种不同的存储器类型；
选取其中一种存储器类型进行时序和功耗优化；
报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例；
根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。
可选地，所述选取其中一种存储器类型进行时序和功耗优化包括：选取时序最优的存储器类型进行时序和功耗优化；
所述选择回退至另一种存储器类型包括：选择回退至时序较差的存储器类型。
可选地，所述选取其中一种存储器类型进行时序和功耗优化包括：选取时序最差的存储器类型进行时序和功耗优化；
所述选择回退至另一种存储器类型包括：选择回退至时序较好的存储器类型。
可选地，所述选取其中一种存储器类型进行时序和功耗优化包括：选取其中一种存储器类型进行寄存器传输级RTL集成和内建自测试***，并在设置好相关约束后进行布局和优化。
可选地，所述外部低速标准单元为高阈值电压标准单元或者标准阈值电压标准单元。
第二方面，本发明提供一种存储器选择装置，包括：
生成单元，用于根据时序要求生成多种不同的存储器类型；
优化单元，用于选取其中一种存储器类型进行时序和功耗优化；
报告单元，用于报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例；
回退单元，用于根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。
可选地，所述优化单元，用于选取时序最优的存储器类型进行时序和功耗优化；
所述回退单元，用于选择回退至时序较差的存储器类型。
可选地，所述优化单元，用于选取时序最差的存储器类型进行时序和功耗优化；
所述回退单元，用于选择回退至时序较好的存储器类型。
可选地，所述优化单元，用于选取其中一种存储器类型进行寄存器传输级RTL集成和内建自测试***，并在设置好相关约束后进行布局和优化。
可选地，所述外部低速标准单元为高阈值电压标准单元或者标准阈值电压标准单元。
本发明实施例提供的存储器选择方法及装置，首先根据时序要求生成多种不同的存储器类型，选取其中一种存储器类型进行时序和功耗优化，根据报告的优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。与现有技术相比，本发明在进行综合之前事先生成多种不同性能的存储器，能够在存储器回退时减少综合的迭代过程，从而简化芯片开发流程，提高芯片开发效率。
附图说明
图1为本发明实施例提供的存储器选择方法的流程图；
图2为本发明一实施例提供的存储器选择装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种存储器选择方法，如图1所示，所述方法包括：
S11、根据时序要求生成多种不同的存储器类型。
S12、选取其中一种存储器类型进行时序和功耗优化。
具体地，可以选取时序最优的存储器类型进行时序和功耗优化，或者选取时序最差的存储器类型进行时序和功耗优化。
S13、报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例。
其中，所述外部低速标准单元为高阈值电压标准单元或者标准阈值电压标准单元。
S14、根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。
具体地，当步骤S12选取时序最优的存储器类型进行时序和功耗优化时，这里选择回退至时序较差的存储器类型；当步骤S12选取时序最差的存储器类型进行时序和功耗优化时，这里选择回退至时序较好的存储器类型。
本发明实施例提供的存储器选择方法，首先根据时序要求生成多种不同的存储器类型，选取其中一种存储器类型进行时序和功耗优化，根据报告的优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。与现有技术相比，本发明在进行综合之前事先生成多种不同性能的存储器，能够在存储器回退时减少综合的迭代过程，从而简化芯片开发流程，提高芯片开发效率。
下面对本发明实施例提供的存储器选择方法进行详细说明。
在选择存储器之前，根据芯片手册生成具有不同时序盈余的存储器以及相关wrapper(环绕)，然后再选择存储器的过程中根据检查时序的结果来自动回退到合适的存储器类型上实现时序和功率的优化。
S21、在存储器产生时，生成具有不同时序盈余和功率的存储器单元，可以根据设计需要分不同等级，例如：5％盈余、10％盈余、5％盈余、20％盈余，不同盈余的存储器单元需要保持接口(管脚的数量和名称)一致。
其中，所述存储器单元包括集成在芯片或者模块内部的各种RAM(Random AccessMemory，随机存取存储器)和ROM(Read-Only Memory，只读存储器)。
S22、首先选取时序最好的(也就是留有盈余最多的)存储器单元进行RTL集成和BIST(Built-in Self Test，内建自测试)***(insertion)。
S23、设置好相关约束(constraints)后进行布局(mapping)和优化。
S24、对优化好的网表检查时序，报告存储器读取路径上的余量盈余以及所使用HVT(高阈值电压)或者SVT(标准阈值电压)标准单元(即库中速度较慢的单元)的比例。
S25、根据报告的结果，以余量盈余和HVT标准单元的比例为指标对存储器进行回退，例如：
当余量盈余>20％且HVT标准单元<10％时，回退至5％存储器；
当余量盈余>15％且HVT标准单元>10％时，回退至5％存储器；
当余量盈余>10％且HVT标准单元>20％时，回退至5％存储器；
当余量盈余>10％且HVT标准单元<20％时，回退至10％存储器；
当余量盈余>5％且HVT标准单元>20％时，回退至10％存储器；
当余量盈余>5％且HVT标准单元<20％时，回退至15％存储器；
当余量盈余<5％且HVT标准单元<20％时，保持当前存储器类型。
S26、回退存储器类型之后再进行一次优化，由于只涉及存储器相关时序的检查，这样的优化是快速的，优化后再检查时序，如果还有余量可以重复执行步骤S25，最终可以得到最优的存储器时序和功率。
可选地，也可以根据存储器的功耗或者面积来生成不同类型的存储器单元，则在综合过程中实现根据功耗或者面积相结合来进行存储器回退。
本发明实施例还提供一种存储器选择装置，如图2所示，所述装置包括：
生成单元11，用于根据时序要求生成多种不同的存储器类型；
优化单元12，用于选取其中一种存储器类型进行时序和功耗优化；
报告单元13，用于报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例；
回退单元14，用于根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，所述优化单元12和所述报告单元13针对回退后的该另一种存储器类型重复执行相应操作，直至存储器类型达到最优的存储器时序和功率。
可选地，所述优化单元12，用于选取时序最优的存储器类型进行时序和功耗优化；
所述回退单元14，用于选择回退至时序较差的存储器类型。
可选地，所述优化单元12，用于选取时序最差的存储器类型进行时序和功耗优化；
所述回退单元14，用于选择回退至时序较好的存储器类型。
可选地，所述优化单元12，用于选取其中一种存储器类型进行寄存器传输级RTL集成和内建自测试***，并在设置好相关约束后进行布局和优化。
可选地，所述外部低速标准单元为高阈值电压标准单元或者标准阈值电压标准单元。
本发明实施例提供的存储器选择装置，首先根据时序要求生成多种不同的存储器类型，选取其中一种存储器类型进行时序和功耗优化，根据报告的优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。与现有技术相比，本发明在进行综合之前事先生成多种不同性能的存储器，能够在存储器回退时减少综合的迭代过程，从而简化芯片开发流程，提高芯片开发效率。
本实施例的装置，可以用于执行上述方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only存储器，ROM)或随机存储记忆体(Random Access存储器，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种存储器选择方法，其特征在于，包括：
根据时序要求生成多种不同的存储器类型；
选取其中一种存储器类型进行时序和功耗优化；
报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例，所述外部低速标准单元为高阈值电压标准单元或者标准阈值电压标准单元；
根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型具有最优的存储器时序和功率。
2.根据权利要求1所述的方法，其特征在于，所述选取其中一种存储器类型进行时序和功耗优化包括：选取时序最优的存储器类型进行时序和功耗优化；
所述选择回退至另一种存储器类型包括：选择回退至时序较差的存储器类型，其中，时序盈余较少表示时序较差。
3.根据权利要求1所述的方法，其特征在于，所述选取其中一种存储器类型进行时序和功耗优化包括：选取时序最差的存储器类型进行时序和功耗优化；
所述选择回退至另一种存储器类型包括：选择回退至时序较好的存储器类型，其中，时序盈余较多表示时序较好。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述选取其中一种存储器类型进行时序和功耗优化包括：选取其中一种存储器类型进行寄存器传输级RTL集成和内建自测试***，并在设置好相关约束后进行布局和优化。
5.一种存储器选择装置，其特征在于，包括：
生成单元，用于根据时序要求生成多种不同的存储器类型；
优化单元，用于选取其中一种存储器类型进行时序和功耗优化；
报告单元，用于报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例，所述外部低速标准单元为高阈值电压标准单元或者标准阈值电压标准单元；
回退单元，用于根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型具有最优的存储器时序和功率。
6.根据权利要求5所述的装置，其特征在于，所述优化单元，用于选取时序最优的存储器类型进行时序和功耗优化；
所述回退单元，用于选择回退至时序较差的存储器类型，其中，时序盈余较少表示时序较差。
7.根据权利要求5所述的装置，其特征在于，所述优化单元，用于选取时序最差的存储器类型进行时序和功耗优化；
所述回退单元，用于选择回退至时序较好的存储器类型，其中，时序盈余较多表示时序较好。
8.根据权利要求5至7中任一项所述的装置，其特征在于，所述优化单元，用于选取其中一种存储器类型进行寄存器传输级RTL集成和内建自测试***，并在设置好相关约束后进行布局和优化。
CN201710889278.2A 2017-09-27 2017-09-27 存储器选择方法及装置 Active CN109558345B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710889278.2A CN109558345B (zh) 2017-09-27 2017-09-27 存储器选择方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710889278.2A CN109558345B (zh) 2017-09-27 2017-09-27 存储器选择方法及装置

Publications (2)

Publication Number Publication Date
CN109558345A CN109558345A (zh) 2019-04-02
CN109558345B true CN109558345B (zh) 2021-04-23

Family

ID=65863671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710889278.2A Active CN109558345B (zh) 2017-09-27 2017-09-27 存储器选择方法及装置

Country Status (1)

Country Link
CN (1) CN109558345B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311997B (zh) * 2021-05-28 2024-03-08 上海阵量智能科技有限公司 一种存储器选择方法、装置、计算机设备及存储介质
CN115796116B (zh) * 2023-01-30 2023-09-22 飞腾信息技术有限公司 一种集成电路优化方法、装置、存储介质及电子设备
CN116090382B (zh) * 2023-03-28 2023-06-23 深圳鸿芯微纳技术有限公司 时序报告生成方法和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212089B1 (en) * 1996-03-19 2001-04-03 Hitachi, Ltd. Semiconductor memory device and defect remedying method thereof
CN102456087A (zh) * 2010-11-03 2012-05-16 上海华虹集成电路有限责任公司 一种建立时序修复方法
CN104182570A (zh) * 2014-08-01 2014-12-03 三星半导体(中国)研究开发有限公司 用于实现集成电路的逻辑综合的方法和设备
CN105808795A (zh) * 2014-12-29 2016-07-27 京微雅格（北京）科技有限公司 基于时序约束的fpga芯片全局布局优化方法
CN105991111A (zh) * 2015-03-02 2016-10-05 华为技术有限公司 一种时序预测电路及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212089B1 (en) * 1996-03-19 2001-04-03 Hitachi, Ltd. Semiconductor memory device and defect remedying method thereof
CN102456087A (zh) * 2010-11-03 2012-05-16 上海华虹集成电路有限责任公司 一种建立时序修复方法
CN104182570A (zh) * 2014-08-01 2014-12-03 三星半导体(中国)研究开发有限公司 用于实现集成电路的逻辑综合的方法和设备
CN105808795A (zh) * 2014-12-29 2016-07-27 京微雅格（北京）科技有限公司 基于时序约束的fpga芯片全局布局优化方法
CN105991111A (zh) * 2015-03-02 2016-10-05 华为技术有限公司 一种时序预测电路及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
电路老化中考虑路径相关性的关键门识别方法;李扬 等;《电路与***学报》;20130430;全文 *

Also Published As

Publication number Publication date
CN109558345A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
CN109558345B (zh) 存储器选择方法及装置
CN105378846B (zh) Dram子阵列级刷新
KR20020042408A (ko) 복수의 저소비 전력 모드를 구비한 반도체 기억 장치
CN101763433B (zh) 一种数据存储***及方法
CN113408222B (zh) 文件生成方法、装置、电子设备及存储介质
US20170116058A1 (en) Increased refresh interval and energy efficiency in a dram
CN112597739A (zh) 修复电路中的保持时间违例的方法和装置
JP6178516B2 (ja) ネクストビット表を用いたメモリセルのためのリフレッシュ方式
US10324959B2 (en) Garbage collection in storage system
WO2024098936A1 (zh) 存储方法、装置、设备和存储介质
CN114116600A (zh) 一种芯片降功耗设计方法及芯片
CN116566382A (zh) 逻辑门电路、电子设备以及消除信号毛刺的方法
US8762922B1 (en) System for reducing leakage power of electronic circuit
CN105320543A (zh) 加载软件模块的方法和装置
CN107861775A (zh) 一种ssd启动控制设备以及方法
US20160267214A1 (en) Clock tree design methods for ultra-wide voltage range circuits
CN109145338B (zh) 一种修复电压降的方法及装置
CN112632887B (zh) 存储器的时钟延时调整方法及装置、存储介质、终端
US20220035437A1 (en) Dynamic voltage selection for a single power rail in a multi-core domain
CN107407953B (zh) 降低内存功耗的方法及计算机设备
CN105260545B (zh) 一种可编程电路***的验证方法
CN113343622B (zh) 一种电路优化方法、装置、电子设备和可读存储介质
US20120011483A1 (en) Method of characterizing regular electronic circuits
KR100826549B1 (ko) 반도체 기억 장치
CN117332730B (zh) 综合后的网表和sdc中基本单元名称匹配方法、***、终端及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant