CN109545928B - 一种深紫外led外延芯片正装结构 - Google Patents
一种深紫外led外延芯片正装结构 Download PDFInfo
- Publication number
- CN109545928B CN109545928B CN201811614645.9A CN201811614645A CN109545928B CN 109545928 B CN109545928 B CN 109545928B CN 201811614645 A CN201811614645 A CN 201811614645A CN 109545928 B CN109545928 B CN 109545928B
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial
- substrate
- type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 73
- 239000002061 nanopillar Substances 0.000 claims description 33
- 230000000903 blocking effect Effects 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 361
- 239000000463 material Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 21
- 230000000873 masking effect Effects 0.000 description 13
- 239000004793 Polystyrene Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229920002223 polystyrene Polymers 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004659 sterilization and disinfection Methods 0.000 description 2
- 238000009210 therapy by ultrasound Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 231100000167 toxic agent Toxicity 0.000 description 1
- 239000003440 toxic substance Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明属于紫外LED技术领域，尤其涉及一种深紫外LED外延芯片正装结构。本发明提供了一种深紫外LED外延芯片正装结构，包括：n型电极、p型电极和外延芯片本体；所述n型电极和所述p型电极设置于所述外延芯片本体的同一侧；所述外延芯片本体包括依次设置的第一衬底、第一外延层和电极板；所述第一外延层包括依次叠加设置的缓冲层、AlN/AlGaN超晶格和n+型AlGaN层，所述缓冲层与所述第一衬底叠加设置；所述n型电极与所述第一衬底电连接，所述p型电极与所述电极板电连接；所述缓冲层为异质结构的BN层或AlN层。
Description
技术领域
本发明属于紫外LED技术领域，尤其涉及一种深紫外LED外延芯片正装结构。
背景技术
随着深紫外LED制备技术的发展、输出性能的提升、生产成本的降低，与目前传统的紫外光源相比，深紫外LED具有理论使用寿命长、高效率、稳定可靠、亮度均匀以及不含有毒物质等优点，在杀菌消毒、大密度光刻等领域中的广泛应用，近年来也越来越受到半导体照明行业的关注。但是，目前在图形化衬底模板、外延材料生长等过程中，由于外延层结构之间中存在着裂痕、应力残余，异质衬底和外延层材料之间存在着较大的热失配和晶格失配，而造成晶体质量较差等问题；同时由于结构设计不合理，深紫外LED外延片中内部接触层材料以及外延层结构相互之间的光吸收现象而导致发光效率低、亮度差等问题。
发明内容
有鉴于此，本发明提供了一种深紫外LED外延芯片正装结构，用于解决现有技术中外延层结构之间中存在着裂纹、晶格失配、内部残余应力，衬底和外延层之间存在着较大的晶格失配，而造成了晶体质量差，同时由于结构设计不合理，深紫外LED外延片中内部接触层材料以及外延层结构相互之间的光吸收现象而导致发光效率低、亮度差等的问题。
本发明的具体技术方案如下：
一种深紫外LED外延芯片正装结构，包括：n型电极、p型电极和外延芯片本体；
所述n型电极和所述p型电极设置于所述外延芯片本体的同一侧；
所述外延芯片本体包括依次设置的第一衬底、第一外延层和电极板；
所述第一外延层包括依次叠加设置的缓冲层、AlN/AlGaN超晶格和n+型AlGaN层，所述缓冲层与所述第一衬底叠加设置；
所述n型电极与所述第一衬底电连接，所述p型电极与所述电极板电连接；
所述缓冲层为异质结构的BN层或AlN层。
优选的，所述外延芯片本体还包括第二外延层；
所述第二外延层包括依次叠加设置的n-型AlGaN层、多量子阱有源区、p型AlGaN电子阻挡层和p型GaN层；
所述第二外延层设置于所述第一外延层与所述电极板之间；
所述n-型AlGaN层与所述n+型AlGaN层叠加设置。
优选的，所述第二外延层设置有纳米柱；
所述纳米柱贯穿于所述n-型AlGaN层、所述多量子阱有源区、所述p型AlGaN电子阻挡层和所述p型GaN层；
所述纳米柱为纳米级空隙，所述纳米级空隙的宽度由所述n-型AlGaN层至所述p型GaN层依次变大。
优选的，所述外延芯片本体还包括第二衬底；
所述第二衬底通过键合层设置于所述第二外延层与所述电极板之间。
优选的，所述第二衬底朝向所述电极板的表面叠加设置有第三外延层；
所述第三外延层包括薄膜导电层。
优选的，所述键合层和所述第二外延层之间叠加设置有金属反射层。
优选的，所述第一衬底、所述缓冲层和所述AlN/AlGaN超晶格设置有凹槽；
所述凹槽贯穿于所述第一衬底、所述缓冲层和所述AlN/AlGaN超晶格。
优选的，所述凹槽内设置有绝缘层和第一金属栓；
所述绝缘层环绕于所述第一金属栓。
优选的，所述第一衬底为蓝宝石衬底；
所述第二衬底为硅衬底。
优选的，所述外延芯片本体的侧面设置有钝化层。
综上所述，本发明提供了一种深紫外LED外延芯片正装结构，包括：n型电极、p型电极和外延芯片本体；所述n型电极和所述p型电极设置于所述外延芯片本体的同一侧；所述外延芯片本体包括依次设置的第一衬底、第一外延层和电极板；所述第一外延层包括依次叠加设置的缓冲层、AlN/AlGaN超晶格和n+型AlGaN层，所述缓冲层与所述第一衬底叠加设置；所述n型电极与所述第一衬底电连接，所述p型电极与所述电极板电连接；所述缓冲层为异质结构的BN层或AlN层。本发明实施例中，在第一衬底的表面上叠加设置缓冲层，缓冲层为异质结构的BN层或AlN层，BN材料和AlN材料熔点高、热稳定性好，能够有效地缓解深紫外LED外延层结构之间的应力，最大限度地从根源上提高了深紫外LED外延层结构中的材料质量以及晶体横向生长的速率、降低了位错密度；并且，避免了后期深紫外LED封装过程中，LED外延结构中的第一衬底及缓冲层难剥离的障碍，甚至还减弱了在剥离过程中可能出现的损伤等危害；n型电极和p型电极设置于外延芯片本体的同一侧，通过将p型电极引出，方便了深紫外LED外延芯片的正装过程，大大降低了操作难度、方便了封装过程以及有效地提高了出光效率和亮度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为本发明实施例中提供的一种深紫外LED外延芯片正装结构的结构示意图；
图示说明：1.第一衬底；2.缓冲层；3.AlGaN/AlGaN超晶格；4.n+型AlGaN层；5.纳米柱；6.多量子阱有源区；7.n-型AlGaN层；8.p型AlGaN电子阻挡层；9.p型GaN层；10.金属反射层；11.n型电极；12.键合层；13.第二衬底；14.薄膜导电层；15.p型电极；16.钝化层；17.第一金属栓；18.绝缘层；19.接触层；20.保护层；21.隔离层；22.电极板；23.金线；24.第二金属栓；25.第三金属栓。
具体实施方式
本发明提供了一种深紫外LED外延芯片正装结构，用于解决现有技术中外延层结构之间中存在着裂纹、晶格失配、内部残余应力，衬底和外延层之间存在着较大的晶格失配，而造成了晶体质量差，同时由于结构设计不合理，深紫外LED外延片中内部接触层材料以及外延层结构相互之间的光吸收现象而导致发光效率低、亮度差等的问题。
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，为本发明实施例中提供的一种深紫外LED外延芯片正装结构的结构示意图。
本发明实施例中提供的一种深紫外LED外延芯片正装结构，包括：n型电极11、p型电极15和外延芯片本体；
n型电极11和p型电极15设置于外延芯片本体的同一侧；
外延芯片本体包括依次设置的第一衬底1、第一外延层和电极板22；
第一外延层包括依次叠加设置的缓冲层2、AlN/AlGaN超晶格3和n+型AlGaN层4，缓冲层2与第一衬底1叠加设置；
n型电极11与第一衬底1电连接，p型电极15与电极板22电连接；
缓冲层2为异质结构的BN层或AlN层。
本发明实施例中，在第一衬底1的表面上叠加设置缓冲层2，缓冲层2为异质结构的BN层或AlN层，BN材料和AlN材料熔点高、热稳定性好，能够有效地缓解深紫外LED外延层结构之间的应力，最大限度地从根源上提高了深紫外LED外延层结构中的材料质量以及晶体横向生长的速率、降低了位错密度；并且，避免了后期深紫外LED封装过程中，LED外延结构中的第一衬底1及缓冲层2难剥离的障碍，甚至还减弱了在剥离过程中可能出现的损伤等危害；n型电极11和p型电极15设置于外延芯片本体的同一侧，通过将p型电极15引出，方便了深紫外LED外延芯片的正装过程，大大降低了操作难度、方便了封装过程以及有效地提高了出光效率和亮度。
以上是对本发明实施例提供的一种深紫外LED外延芯片正装结构的一个实施例进行详细的描述，以下将对本发明实施例提供的一种深紫外LED外延芯片正装结构的另一个实施例进行详细的描述。
本发明实施例中提供的一种深紫外LED外延芯片正装结构，包括：n型电极11、p型电极15和外延芯片本体；
n型电极11和p型电极15设置于外延芯片本体的同一侧；
外延芯片本体包括依次设置的第一衬底1、第一外延层和电极板22；
第一外延层包括依次叠加设置的缓冲层2、AlN/AlGaN超晶格3和n+型AlGaN层4，缓冲层2与第一衬底1叠加设置；
n型电极11与第一衬底1电连接，p型电极15与电极板22电连接；
缓冲层2为异质结构的BN层或AlN层。
本发明实施例中，在第一衬底1的表面上叠加设置缓冲层2，缓冲层2为异质结构的BN层或AlN层，BN材料和AlN材料熔点高、热稳定性好，能够有效地缓解深紫外LED外延层结构之间的应力，最大限度地从根源上提高了深紫外LED外延层结构中的材料质量以及晶体横向生长的速率、降低了位错密度；并且，避免了后期深紫外LED封装过程中，LED外延结构中的第一衬底1及缓冲层2难剥离的障碍，甚至还减弱了在剥离过程中可能出现的损伤等危害；n型电极11和p型电极15设置于外延芯片本体的同一侧，通过将p型电极15引出，方便了深紫外LED外延芯片的正装过程，大大降低了操作难度、方便了封装过程以及有效地提高了出光效率和亮度。
本发明实施例中，缓冲层2的厚度为10nm。
本发明实施例中，缓冲层2的表面外延了AlN/AlGaN超晶格3和n+型AlGaN层4，AlN/AlGaN超晶格3的厚度为0.8μm～1.4μm，n+型AlGaN层4的厚度为2μm。AlN/AlGaN超晶格3为一种多周期的、相互间隔分布的结构，周期优选为20个。AlGaN/AlGaN超晶格3的每个周期包含20nm～35nm厚的AlGaN层和20nm～35nm厚的AlGaN层。
本发明实施例中，电极板22非朝向外延芯片本体的表面为粗化表面，既可对外延芯片本体进行固定，又利于外延芯片本体的散热。电极板22可为印制电路板(PrintedCircuit Board，PCB)板上的电极板。
本发明实施例中，外延芯片本体还包括第二外延层；
第二外延层包括依次叠加设置的n-型AlGaN层7、多量子阱有源区6、p型AlGaN电子阻挡层8和p型GaN层9；
第二外延层设置于第一外延层与电极板22之间；
n-型AlGaN层7与n+型AlGaN层4叠加设置。
本发明实施例中，n+型AlGaN层4和n-型AlGaN层7分别为重掺杂n型AlGaN层和轻掺杂n型AlGaN层，重掺杂n型AlGaN层和轻掺杂n型AlGaN层既可以合并成单个的n型AlGaN层，也可以由这两种不同掺杂浓度的n型AlGaN层所混合组成。
本发明中，n+型AlGaN层4和n-型AlGaN层7的总厚度优选为2μm。n-型AlGaN层7与n+型AlGaN层4的表面为粗化表面，能够增强LED外延层结构中在竖直方向上n-型AlGaN层7与n+型AlGaN层4界面处的反光效率，使得深紫外LED外延芯片的出光效率增大，提高了LED的光输出强度。
本发明实施例中，第二外延层设置有纳米柱5；
纳米柱5贯穿于n-型AlGaN层7、多量子阱有源区6、p型AlGaN电子阻挡层8和p型GaN层9；
纳米柱5为纳米级空隙，纳米级空隙的宽度由n-型AlGaN层7至p型GaN层8依次变大。
本发明实施例中，纳米柱5的数量为两个以上，形成微型纳米柱阵列结构。n-型AlGaN层7的厚度为100nm，多量子阱有源区6的厚度为62.5nm，p型AlGaN电子阻挡层8的厚度为60nm，p型GaN层9的厚度为100nm。需要说明的是，还可在p型AlGaN电子阻挡层8和p型GaN层9之间继续设置电子阻挡层。本发明实施例设置了倾斜的纳米级空隙，使得微型纳米柱阵列结构中的有源区之间被空气所相互贯通，进而通过纳米柱和外界空气这两种界面之间的全反射以及光线散射效应提高深紫外LED芯片正装封装结构的出光效率以及散热效果。
本发明实施例中，p型AlGaN层9为高铝组分的AlGaN材质，由于p型AlGaN电子阻挡层8的晶格常数比p型GaN层9大，但其禁带宽度却比p型GaN层9小，有效地调节了p型AlGaN电子阻挡层8区域中空穴的能量，提高了第二外延层结构的内量子效率。其中，p型GaN层9还充当了p型区域材料传输层的作用。
本发明实施例中，外延芯片本体还包括第二衬底13；
第二衬底13通过键合层12设置于第二外延层与电极板22之间。
本发明实施例中，第一衬底1表面生长有第一外延层，第一外延层包括异质结构的BN层或AlN层并外延有第二外延层，第二外延层设置有纳米柱5；第二衬底13的表面设置有第三外延层，通过键合层12将倒置后的第一衬底1、第一外延层和第二外延层扣在第二衬底13和第三外延层上，进而使得第一衬底1的外延层结构和第二衬底13的外延层结构相互粘结起来，形成电气连接。
本发明实施例中，第二衬底13朝向电极板22的表面叠加设置有第三外延层；
第三外延层包括薄膜导电层14。
本发明实施例中，薄膜导电层14的材料为导电性好、散热效果优越的石墨烯等材料，使得深紫外LED外延芯片正装结构散热更有效。薄膜导电层14的表面间接地设置了外部的p型电极15，p型电极15通过依次设置的第二金属栓24、金属反射层10、第三金属栓25和接触层19将内部的p型电极15引出，进而形成了外部的p型电极15。需要说明的是，在第二衬底13朝向薄膜导电层14的表面还可设置p型欧姆接触层，在p型欧姆接触层通过依次设置的第二金属栓24、金属反射层10、第三金属栓25和接触层19将内部的p型电极15引出，进而形成了外部的p型电极15。需要说明的是，薄膜导电层14还可充当欧姆接触层结构。
本发明实施例中，键合层12和第二外延层之间叠加设置有金属反射层10，金属反射层10的厚度为50nm。需要说明的是，p型GaN层9与金属反射层10之间还可设置50nm厚的悬空导电层。悬空导电层优选导电性好的氧化铟锡材料，厚度优选为50nm。金属反射层10的表面为图形化表面或粗化表面，金属反射层10为金属铝或钛/铝合金材质，增强了光线的反射效果，以及提高了深紫外LED外延芯片正装结构的出光量。
本发明实施例中，第一衬底1、缓冲层2和AlN/AlGaN超晶格3设置有凹槽；
凹槽贯穿于第一衬底1、缓冲层2和AlN/AlGaN超晶格3。
本发明实施例中，凹槽内设置有绝缘层18和第一金属栓17；
绝缘层18环绕于第一金属栓17。
本发明实施例中，凹槽的数量为两个以上，使得深紫外LED外延芯片正装结构的电流扩展得更快，绝缘层18和第一金属栓17的设置形成了与外部接触电极之间的电气连接，明显缩短了深紫外LED外延芯片正装结构中发热源与外界之间的传热路径，散热效率更高，以及提高了深紫外LED外延芯片正装结构的可靠性。
本发明实施例中，第一衬底1为蓝宝石衬底；
第二衬底13为硅衬底。
本发明实施例中，外延芯片本体的侧面设置有钝化层16。
本发明实施例深紫外LED外延芯片正装结构具有光提取效率高、散热性好、高效可靠、尺寸合适、便于封装以及晶体质量好等优点。
本发明实施例中，具有空气间隙的倾斜的、微型纳米柱阵列的第二外延层确保了相邻的倾斜的、微型纳米柱阵列之间相互被空气所贯穿。当p型GaN层9与金属反射层10之间设置有悬空导电层时，悬空导电层悬空设置在了竖直方向上的微型纳米柱阵列的表面上。一方面，由于倾斜的、微型纳米柱中的有源区为深紫外LED外延芯片正装结构的发光区域，进而利用位于倾斜的、纳米柱阵列中的有源区和外界空气这两种界面之间的全反射以及光线散射效应，来增强LED的出光效率；另一方面，由于多量子阱有源区6是深紫外LED外延芯片正装结构中的主要发热源，通过设置含有空气间隙的倾斜的、微型纳米柱的第二外延层，可以使得发热源与外界空气之间的热扩散路径缩短，深紫外LED外延芯片正装结构的热扩散加快，避免了深紫外LED外延芯片正装结构因过热而失效。位于具有倾斜的、微型纳米柱的外延芯片本体的电极区域，由金属反射层10或金属反射层10和悬空导电层所组成的结构，较好地将外部电极结构与内部外延层结构相互连接，接触层19作为一种中间媒介起到了桥梁的作用。
本发明实施例中，p型电极15、n型电极11处于同一侧。通过依次设置的第二金属栓17、金属反射层10、第三金属栓25和接触层19，进而间接而又有效地来引出p型电极15。在接触层19上设置与内部接触电极(第二金属栓24)相对应的外部电极，而所设置的单个(或者可以是多个)外部电极的另一端则与外部基板散热器结构中的金属布线层相连接，或者将以上外部电极直接与金属导线(如金线23)相连接。其中，p型电极15和n型电极11为粗化电极，电极接触材料为导热导电性好的Au/Sn合金，能够及时有效地地将深紫外LED外延芯片正装结构内部的热量传递到外部，进而增大了接触电极的有效面积，降低了接触电阻，使得电流分布更均匀、电流扩展更有效。
本发明实施例中，对外延芯片本体的台面和侧面设置了钝化层16，既可以防止外界环境对外延芯片本体的腐蚀，又减小了台面和台阶侧壁处漏电流对外延芯片本体的影响，以及改进了外延芯片本体中有源区的电流扩展问题，降低了电流堆积效应；同时，再结合正装方式的器件结构设计，还提高了深紫外LED外延芯片正装结构的光输出功率；并且，对内部接触电极的表面也进行钝化处理，形成包裹内部接触电极的环形柱状的保护层结构，即包裹第二金属栓24的隔离层21和隔离第三金属栓25的保护层20，防止了内部接触电极层结构、第二金属栓24和第三金属栓25的侧壁表面与外延芯片本体内部接触层之间直接形成电流回路而造成短路。其中，隔离层21和保护层20的厚度均优化地设置为10nm。
以上是对本发明实施例提供的一种深紫外LED外延芯片正装结构的另一个实施例进行详细的描述，以下将对本发明实施例提供的一种深紫外LED外延芯片正装结构的一个制备实施例进行详细的描述。
本发明实施例中，深紫外LED外延芯片正装结构，包括：n型电极11、p型电极15和外延芯片本体；
n型电极11和p型电极15设置于外延芯片本体的同一侧；
外延芯片本体包括依次设置的第一衬底1、第一外延层和电极板22；
第一外延层包括依次叠加设置的缓冲层2、AlN/AlGaN超晶格3和n+型AlGaN层4，缓冲层2与第一衬底1叠加设置；
n型电极11与第一衬底1电连接，p型电极15与电极板22电连接；
缓冲层2为异质结构的BN层或AlN层。
本发明实施例中，在传统的实验条件下，采用电子回旋共振等离子体溅射设备，在第一衬底1上制备出异质结构的BN层或AlN层。接着，再通过采用金属有机化合物化学气相沉淀(Metal-Organic Chemical Vapor Deposition，MOCVD)设备或气相外延VPE(Metal-Organic Chemical Vapor Deposition，MOVPE)设备，基于缓冲层2的表面继续依次外延了0.8μm～1.4μm厚的AlGaN/AlGaN超晶格3和2μm厚的n+型AlGaN层4。
本发明实施例中，外延芯片本体还包括第二外延层；
第二外延层包括依次叠加设置的n-型AlGaN层7、多量子阱有源区6、p型AlGaN电子阻挡层8和p型GaN层9；
第二外延层设置于第一外延层与电极板22之间；
n-型AlGaN层7与n+型AlGaN层4叠加设置。
本发明实施例中，在高温条件下制备n-型AlGaN层7与n+型AlGaN层4，并且，考虑到LED芯片材料存在着对光线的反射和吸收，在结合LED外延层结构表面减薄处理技术的同时，还对n-型AlGaN层7与n+型AlGaN层4的表面进行粗化处理，增强了LED外延层结构中在竖直方向上n-型AlGaN层7与n+型AlGaN层4界面处的反光效率，使得深紫外LED外延芯片的出光效率增大，提高了LED的光输出强度。
本发明实施例中，第二外延层设置有纳米柱5；
纳米柱5贯穿于n-型AlGaN层7、多量子阱有源区6、p型AlGaN电子阻挡层8和p型GaN层9；
纳米柱5为纳米级空隙，纳米级空隙的宽度由n-型AlGaN层7至p型GaN层8依次变大。
本发明实施例中，外延芯片本体还包括第二衬底13；
第二衬底13通过键合层12设置于第二外延层与电极板22之间。
本发明实施例中，第二衬底13朝向电极板22的表面叠加设置有第三外延层；
第三外延层包括薄膜导电层14。
本发明实施例中，键合层12和第二外延层之间叠加设置有金属反射层10。
本发明实施例中，外延芯片本体的制备过程主要包括光刻、外延层刻蚀、电极制备、钝化处理以及减薄裂片、划片等工艺。
本发明采用传统工艺，将MOCVD设备或MOVPE设备里面的温度迅速升高到1050℃～1100℃并维持稳定状态后，在AlGaN/AlGaN超晶格3的表面上外延了n型AlGaN层，并确保n型AlGaN层的厚度保持在2μm。
本发明实施例在n+型AlGaN层4的表面，而背离AlGaN/AlGaN超晶格3的一侧上继续二次外延，以及通过结合光刻、干法刻蚀以及湿法腐蚀等技术，最终形成了一种含有空气间隙的微型纳米柱阵列。
本发明实施例中，具有微型纳米柱阵列结构的第二外延层的制备过程如下：在n+型AlGaN层4的表面上均匀沉积一种具有特定厚度的掩蔽层，掩蔽层选用SiO2材料；采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)设备，在SiO2掩蔽层上沉积一种均匀的、单层的聚苯乙烯球状颗粒，使得SiO2掩蔽层与聚苯乙烯球之间形成点接触；对以上结构进行加热预处理，同时再结合ICP(InductivelyCoupled Plasma，感应耦合等离子体)刻蚀技术，使得聚苯乙烯球逐渐熔化塌陷、变小，使得SiO2掩蔽层与聚苯乙烯小球之间形成面接触、并增强粘结效果，以及使得相邻的聚苯乙烯小球之间暴露出部分掩蔽层；进行金属蒸镀处理，使得聚苯乙烯小球和所暴露出来的SiO2掩蔽层的表面上均沉积有金属薄膜层，形成金属掩膜结构；再采用甲苯超声处理，只除去聚苯乙烯小球上所蒸镀的金属薄膜层，而确保相邻的聚苯乙烯小球之间仍然存在一定厚度的金属掩膜结构；再次进行加热处理，以彻底除去顶部的聚苯乙烯小球，而完全暴露出相互间隔排列的金属掩膜结构；采用刻蚀工艺对SiO2掩蔽层进行垂直方向上的刻蚀处理，使得没有被金属掩膜覆盖的SiO2掩蔽层被完全刻蚀掉，而被金属掩膜保护的SiO2掩蔽层仍然存在，形成一种顶部还具有金属掩膜所覆盖的SiO2纳米柱阵列结构；采用酸液腐蚀处理，去除SiO2纳米柱阵列结构中顶部所覆盖的的金属掩膜；采用MOCVD设备继续进行二次外延，在相邻的SiO2纳米柱阵列之间依次生长n-型AlGaN层7、多量子阱有源区6、p型AlGaN电子阻挡层8和p型GaN层9，并使得其总厚度与SiO2掩蔽层的厚度大体一致；在具有微型纳米柱阵列的第二外延层结构的顶部依次沉积金属反射层10；对以上LED第二外延层结构采用缓冲氧化物刻蚀液(Buffered Oxide Etch，BOE)溶液超声处理，腐蚀掉SiO2掩蔽层。
本发明实施例中，在具有倾斜的、微型纳米柱的第二外延层结构的制备过程中，将MOCVD反应设备中的温度缓慢地降低到750℃，进而在n-型AlGaN层7的表面上外延5个周期的AlGaN/AlGaN多量子阱有源区6。其中，在每个周期中的量子阱层中包含了10nm厚的AlGaN阱层和2.5nm厚的AlGaN势垒层。紧接着，还在多量子阱有源区6的表面继续外延p型AlGaN电子阻挡层8。接着，将MOCVD反应设备里面的生长温度缓慢地降低，在p型AlGaN电子阻挡层8的表面上外延p型GaN层9。具体地，p型AlGaN层9为高铝组分的AlGaN材质，由于p型AlGaN电子阻挡层8的晶格常数比p型GaN层9大，但其禁带宽度却比p型GaN层9小，有效地调节了p型AlGaN电子阻挡层8区域中空穴的能量，提高了第二外延层结构的内量子效率。其中，p型GaN层9还充当了p型区域材料传输层的作用。
本发明实施例中，在p型GaN层9的表面上继续均匀覆盖和沉积了金属反射层10。需要说明的是，还可继续在p型GaN层9与金属反射层10之间设置悬空的导电层。导电层优选导电性好的氧化铟锡材料，厚度优选为50nm。在生长导电层的过程中，采用在不同温度梯度下的多次退火工艺处理，增强了外延材料和异质结构之间的粘结强度，降低了内部接触电阻。金属反射层10的厚度为50nm，并且进行了表面图形化或者粗化等特殊工艺处理，金属反射层10采用金属铝或钛/铝合金材质，增强了光线的反射效果，以及提高了深紫外LED外延芯片正装结构的出光量。同时，位于具有倾斜的、微型纳米柱的外延芯片本体的电极区域，由金属反射层10或金属反射层10和导电层所组成的结构，较好地将外部电极结构与内部外延层结构相互连接，接触层19作为一种中间媒介起到了桥梁的作用。
本发明实施例通过对以上第二外延层采用BOE溶液超声处理，腐蚀掉SiO2掩蔽层，进而形成具有空气间隙的倾斜的、微型纳米柱阵列的第二外延层，也就确保了相邻的倾斜的、微型纳米柱阵列之间相互被空气所贯穿。当p型GaN层9与金属反射层10之间设置有导电层时，导电层悬空设置在了竖直方向上的微型纳米柱阵列的表面上。一方面，由于倾斜的、微型纳米柱中的有源区为深紫外LED外延芯片正装结构的发光区域，进而利用位于倾斜的、纳米柱阵列中的有源区和外界空气这两种界面之间的全反射以及光线散射效应，来增强LED的出光效率；另一方面，由于多量子阱有源区6是深紫外LED外延芯片正装结构中的主要发热源，通过设置含有空气间隙的倾斜的、微型纳米柱的第二外延层，可以使得发热源与外界空气之间的热扩散路径缩短，深紫外LED外延芯片正装结构的热扩散加快，避免了深紫外LED外延芯片正装结构因过热而失效。
本发明实施例中，第一衬底1、缓冲层2和AlN/AlGaN超晶格3设置有凹槽；
凹槽贯穿于第一衬底1、缓冲层2和AlN/AlGaN超晶格3。
本发明实施例中，凹槽内设置有绝缘层18和第一金属栓17；
绝缘层18环绕于第一金属栓17。
本发明实施例中，通过采用光刻、干法刻蚀或湿法腐蚀等工艺，从第一衬底1开始对第一衬底1、缓冲层2和AlN/AlGaN超晶格3进行刻蚀或镂空处理，形成一道凹槽结构，来进行内部的n型电极接触结构的制备。其中，等间距的设置多处凹槽，其刻蚀深度从顶部的第一衬底1开始由下往上刻蚀直到暴露出n+型AlGaN层为止。通过严格控制刻蚀过程中的刻蚀速率，也就确保了只对第一衬底1、缓冲层2和AlN/AlGaN超晶格3进行完全刻蚀，而优选的，也可以对n+型AlGaN层不刻蚀或者只是部分的刻蚀处理，减少了深刻蚀过程对外延片中发光区域的损害，提高了深紫外LED外延芯片正装结构的光输出强度。
本发明实施例在制备内部n型电极接触结构的过程中，还通过首先对凹槽结构的内壁进行环形钝化、绝缘处理，往凹槽结构里面先填充绝缘介质材料进而形成绝缘层18；然后再往里面填充金属或合金材料，构成相应的内部接触电极，形成第一金属栓17。
本发明实施例中，第一衬底1为蓝宝石衬底；
第二衬底13为硅衬底。
本发明实施例中，外延芯片本体的侧面设置有钝化层16。
本发明实施例中，第一衬底1为蓝宝石衬底，通过对第一衬底1进行清洗、高温烘烤等预处理，以除去第一衬底1表面的污染物。
第二衬底13为导电性好的硅衬底，采用标准的单晶硅制备工艺的同时，再结合杂质扩散、掺杂等工艺及其离子注入法，将第二衬底13设置为p型硅衬底或本征硅衬底，并在第二衬底13的一表面上生长了薄膜导电层14。具体的，通过对第二衬底13进行前期的清洗等预处理，以除去第二衬底13表面的污染物。接着，在第二衬底13的一表面，采用化学气相沉积(Chemical Vapor Deposition，CVD)设备、镀膜机或者磁控溅射设备进行薄膜导电层14的沉积处理，铺设单层的石墨烯薄膜层。
本发明实施例中，首先通过将已经制备好的第二衬底13和第三外延层倒置过来，接着通过中部所设置的键合层12，将倒置后的第一衬底1、第一外延层和第二外延层扣在第二衬底13和第三外延层上，进而完成第一衬底1、第一外延层、第二外延层、第二衬底13和第三外延层的电学连接过程。接着，将此时的连接结构继续倒扣在外部的PCB电路板上，而PCB电路板上还设置有具有优化图形或粗化处理的电极板22；同时，通过对键合后的外延芯片本体进行内部电极和外部电极的蒸镀处理，电极板22与第二金属栓24相匹配，而进一步的，还通过设置的第三金属栓25、金属接触层19等结构，在引出内部电极后进而间接地设置外部的电极，最终在两端处分别设置了多个外部的p型电极15和n型电极23，进而形成一种深紫外LED外延芯片正装结构。
本发明实施例中，对于p型电极15的制备，结合LED正装工艺，将底部的P型电极15间接的连接到了顶部，即使得p型电极15、n型电极11处于同一侧。具体地，在将p型电极15转移到顶部的过程中，通过依次设置的第二金属栓17、金属反射层10、第三金属栓25和接触层19，进而间接而又有效地来引出p型电极15。接着，在接触层19上设置与内部接触电极(第二金属栓24)相对应的外部电极，而所设置的单个(或者可以是多个)外部电极的另一端则与外部基板散热器结构中的金属布线层相连接，或者将以上外部电极直接与金属导线(如金线23)相连接。其中，在进行外部电极的沉积、蒸镀时，通过采用表面薄膜处理或图形优化技术将外部的p型电极和n型电极进行粗化处理，并优化其欧姆接触的方式与结合强度，再结合透明电极制备技术以及优化电极处的面接触材料类型，进而选用导热导电性好的Au/Sn合金作为电极接触材料，及时有效地地将深紫外LED外延芯片正装结构内部的热量传递到外部，进而增大了接触电极的有效面积，降低了接触电阻，使得电流分布更均匀、电流扩展更有效。
本发明实施例中，对外延芯片本体的台面、侧面以及外部电极表面均采用钝化处理，分别设置了钝化层16、隔离层21和保护层20等结构，既可以防止外界环境对外延芯片本体的腐蚀，又减小了台面和台阶侧壁处漏电流对外延芯片本体的影响，以及改进了外延芯片本体中有源区的电流扩展问题，降低了电流堆积效应；同时，再结合正装方式的器件结构设计，还提高了深紫外LED外延芯片正装结构的光输出功率；并且，对内部接触电极的表面也进行钝化处理，形成包裹内部接触电极的环形柱状的保护层结构，即包裹第二金属栓24的隔离层21和隔离第三金属栓25的保护层20，防止了内部接触电极层结构、第二金属栓24和第三金属栓25的侧壁表面与外延芯片本体内部接触层之间直接形成电流回路而造成短路。其中，隔离层21和保护层20的厚度均优化地设置为10nm。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种深紫外LED外延芯片正装结构，其特征在于，包括：n型电极、p型电极和外延芯片本体；
所述n型电极和所述p型电极设置于所述外延芯片本体的同一侧；
所述外延芯片本体包括依次设置的第一衬底、第一外延层和电极板；
所述第一外延层包括依次叠加设置的缓冲层、AlN/AlGaN超晶格和n+型AlGaN层，所述缓冲层与所述第一衬底叠加设置；
所述n型电极与所述第一衬底电连接，所述p型电极与所述电极板电连接；
所述缓冲层为异质结构的BN层或AlN层；
所述外延芯片本体还包括第二外延层；
所述第二外延层包括依次叠加设置的n-型AlGaN层、多量子阱有源区、p型AlGaN电子阻挡层和p型GaN层；
所述第二外延层设置于所述第一外延层与所述电极板之间；
所述n-型AlGaN层与所述n+型AlGaN层叠加设置；
所述第二外延层设置有纳米柱；
所述纳米柱贯穿于所述n-型AlGaN层、所述多量子阱有源区、所述p型AlGaN电子阻挡层和所述p型GaN层；
所述纳米柱为纳米级空隙，所述纳米级空隙的宽度由所述n-型AlGaN层至所述p型GaN层依次变大；
所述第一衬底、所述缓冲层和所述AlN/AlGaN超晶格设置有凹槽，所述凹槽的数量为两个以上；
所述凹槽贯穿于所述第一衬底、所述缓冲层和所述AlN/AlGaN超晶格；
所述凹槽内设置有绝缘层和第一金属栓；
所述绝缘层环绕于所述第一金属栓；
所述n+型AlGaN层和n-型AlGaN层的总厚度为2μm；
所述n-型AlGaN层与n+型AlGaN层的表面为粗化表面。
2.根据权利要求1所述的紫外LED外延芯片正装结构，其特征在于，所述外延芯片本体还包括第二衬底；
所述第二衬底通过键合层设置于所述第二外延层与所述电极板之间。
3.根据权利要求2所述的紫外LED外延芯片正装结构，其特征在于，所述第二衬底朝向所述电极板的表面叠加设置有第三外延层；所述第三外延层包括薄膜导电层。
4.根据权利要求2所述的紫外LED外延芯片正装结构，其特征在于，所述键合层和所述第二外延层之间叠加设置有金属反射层。
5.根据权利要求2所述的紫外LED外延芯片正装结构，其特征在于，所述第一衬底为蓝宝石衬底；
所述第二衬底为硅衬底。
6.根据权利要求1所述的紫外LED外延芯片正装结构，其特征在于，所述外延芯片本体的侧面设置有钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811614645.9A CN109545928B (zh) | 2018-12-27 | 2018-12-27 | 一种深紫外led外延芯片正装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811614645.9A CN109545928B (zh) | 2018-12-27 | 2018-12-27 | 一种深紫外led外延芯片正装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109545928A CN109545928A (zh) | 2019-03-29 |
| CN109545928B true CN109545928B (zh) | 2020-10-23 |
Family
ID=65857399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811614645.9A Active CN109545928B (zh) | 2018-12-27 | 2018-12-27 | 一种深紫外led外延芯片正装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109545928B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110105A (zh) * | 2018-01-31 | 2018-06-01 | 广东工业大学 | 一种紫外led芯片、紫外led芯片的制作方法及一种紫外led |
| CN108133993A (zh) * | 2018-01-30 | 2018-06-08 | 广东工业大学 | 一种紫外led垂直芯片结构 |
| CN108400133A (zh) * | 2018-05-11 | 2018-08-14 | 广东工业大学 | 一种同侧结构的深紫外led外延结构及制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI535077B (zh) * | 2012-05-24 | 2016-05-21 | 台達電子工業股份有限公司 | 發光單元及其發光模組 |
-
2018
- 2018-12-27 CN CN201811614645.9A patent/CN109545928B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108133993A (zh) * | 2018-01-30 | 2018-06-08 | 广东工业大学 | 一种紫外led垂直芯片结构 |
| CN108110105A (zh) * | 2018-01-31 | 2018-06-01 | 广东工业大学 | 一种紫外led芯片、紫外led芯片的制作方法及一种紫外led |
| CN108400133A (zh) * | 2018-05-11 | 2018-08-14 | 广东工业大学 | 一种同侧结构的深紫外led外延结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109545928A (zh) | 2019-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205159352U (zh) | 发光设备 | |
| US8574939B2 (en) | Semiconductor optoelectronics structure with increased light extraction efficiency and fabrication method thereof | |
| TWI487133B (zh) | 經粗化之高折射率索引層／用在高光提取之發光二極體 | |
| US8405103B2 (en) | Photonic crystal light emitting device and manufacturing method of the same | |
| CN105552180B (zh) | 一种新型高压led的制作方法 | |
| CN208208784U (zh) | 一种紫外led垂直芯片结构 | |
| TW200525782A (en) | Photonic crystal light emitting device | |
| CN101969089B (zh) | 一种具有电流阻挡层氮化镓基发光二极管的制作方法 | |
| WO2017167190A1 (zh) | 基于图形化Si衬底的LED外延片及其制备方法 | |
| CN108305918B (zh) | 氮化物半导体发光器件及其制作方法 | |
| CN108133993A (zh) | 一种紫外led垂直芯片结构 | |
| JP6219506B2 (ja) | ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層 | |
| CN108110105A (zh) | 一种紫外led芯片、紫外led芯片的制作方法及一种紫外led | |
| CN103985800A (zh) | 半导体发光器件 | |
| TWI474507B (zh) | 固態發光元件之製作方法 | |
| CN102334203B (zh) | 发光器件的制造方法 | |
| KR101072200B1 (ko) | 발광소자 및 그 제조방법 | |
| CN102067340B (zh) | 具有在p-型层内钝化的半导体发光器件 | |
| CN107452861B (zh) | 一种紫外led芯片及其制备方法 | |
| KR20090105462A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| CN109545928B (zh) | 一种深紫外led外延芯片正装结构 | |
| CN103840073B (zh) | 倒装发光二极管器件及其制造方法 | |
| KR20090106294A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| US20100224900A1 (en) | Semiconductor optoelectronic device and method for making the same | |
| CN207265051U (zh) | 一种紫外led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |