CN109542522A - 一种fpga启动方法及装置 - Google Patents
一种fpga启动方法及装置 Download PDFInfo
- Publication number
- CN109542522A CN109542522A CN201811300545.9A CN201811300545A CN109542522A CN 109542522 A CN109542522 A CN 109542522A CN 201811300545 A CN201811300545 A CN 201811300545A CN 109542522 A CN109542522 A CN 109542522A
- Authority
- CN
- China
- Prior art keywords
- fpga
- cpu
- business
- host cpu
- frame type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请提供一种FPGA启动方法，其特征在于，所述方法包括：当框式设备***启动并给业务板卡上电时，业务CPU判断是否存在FPGA；若存在，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行初始化配置；在对所述FPGA初始化配置完成之后，将对所述FPGA配置成功的消息发送给主CPU，以使主CPU接收所述消息，完成对所述FPGA的启动，并通过主CPU与所述FPGA之间的PCIe总线正常访问所述FPGA。
Description
技术领域
本申请涉及通信技术领域，尤其涉及一种FPGA启动方法及装置。
背景技术
在高性能的以太网设备(框式设备)中，通过使用现场可编程门阵列FPGA开发硬件***可以同时兼顾数据处理高速性和软件设计灵活性。并且现场可编程门阵列FPGA优势在于对数字逻辑的高速处理，而网络数据流是典型的逻辑数字序列，因而现场可编程门阵列FPGA在在高性能的以太网设备(框式设备)中被广泛的使用。
随着框式设备的不断升级改造，在框式设备中会不断地添加FPGA，框式设备在***启动过程的过程中需要对多个FPGA依次进行初始化配置，即主控板上CPU通过PCIe总线对多个FPGA依次进行初始化配置，在对FPGA初始化配置完成之后，完成对FPGA的启动，后续主控板上CPU通过PCIe总线可以访问FPGA。
由于框式设备中FPGA数量不断增多，主控板上CPU对多个FPGA进行初始化配置需要花费较多时间，导致框式设备***启动时间相对较长。
发明内容
有鉴于此，本申请提供一种FPGA启动方法及装置。
具体地，本申请是通过如下技术方案实现的：
一种FPGA启动方法，其特征在于，应用于框式设备，在所述框式设备中包括主控板与至少一个携带FPGA的业务板卡，对于任一FPGA，一端与主CPU进行连接，另一端与自身对应的业务CPU进行连接，所述方法包括：
当框式设备***启动并给业务板卡上电时，业务CPU判断是否存在FPGA；
若存在，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行初始化配置；
在对所述FPGA初始化配置完成之后，将对所述FPGA配置成功的消息发送给主CPU，以使主CPU接收所述消息，完成对所述FPGA的启动，并通过主CPU与所述FPGA之间的PCIe总线正常访问所述FPGA。
一种FPGA启动装置，其特征在于，应用于框式设备，在所述框式设备中包括主控板与至少一个携带FPGA的业务板卡，对于任一FPGA，一端与主CPU进行连接，另一端与自身对应的业务CPU进行连接，所述装置包括：
判断模块，用于当框式设备***启动并给业务板卡上电时，判断是否存在FPGA；
配置模块，用于若存在，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行初始化配置；
发送模块，用于在对所述FPGA初始化配置完成之后，将对所述FPGA配置成功的消息发送给主CPU，以使主CPU接收所述消息，完成对所述FPGA的启动，并通过主CPU与所述FPGA之间的PCIe总线正常访问所述FPGA。
本申请通过业务CPU与所述FPGA之间的PCIe总线对FPGA进行初始化配置，从而将框式设备***对FPGA的初始化配置工作分离出来，使框式设备***和FPGA并行启动，从而加快框式设备***启动速度，减少框式设备***启动时间。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1是本申请一示例性实施例示出的一种FPGA与主CPU、业务CPU进行连接的示意图；
图2是本申请一示例性实施例示出的一种FPGA启动方法的实施流程图；
图3是本申请一示例性实施例示出的一种FPGA启动装置的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
首先对本申请实施例提供的一种FPGA启动方法进行说明，该方法可以包括以下步骤：
当框式设备***启动并给业务板卡上电时，业务CPU判断是否存在FPGA；
若存在，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行初始化配置；
在对所述FPGA初始化配置完成之后，将对所述FPGA配置成功的消息发送至主CPU，以使主CPU接收所述消息，完成对所述FPGA的启动，并通过主CPU与所述FPGA之间的PCIe总线访问所述FPGA。
如图1所示，在框式设备中，多个业务板卡上的FPGA：FPGA1、FPGA2、FPGA3……，对于任一FPGA，一端与主CPU进行连接，另一端与自身对应的业务CPU进行连接，例如，对于FPGA1，一端通过PCIe总线1-1与主CPU进行连接，另一端通过PCIe总线1-2与自身对应的业务CPU1进行连接，对于FPGA2，一端通过PCIe总线2-1与主CPU进行连接，另一端通过PCIe总线2-2与自身对应的业务CPU2进行连接，后续对于FPGA3……，以此类推。这里主CPU为主控板上的CPU，业务CPU为业务板卡上的CPU。
当框式设备***启动并给业务板卡上电时，业务CPU判断与自身对应的FPGA是否存在；若存在，通过业务CPU与FPGA之间的PCIe总线对FPGA进行初始化配置，若不存在，则提示与自身对应的FPGA不存在或者异常；在对FPGA初始化配置完成之后，将对该FPGA配置成功的消息发送给主CPU，以使主CPU接收该消息，完成对该FPGA的启动，并通过主CPU与该FPGA之间的PCIe总线正常访问该FPGA。如此一来，通过业务CPU与FPGA之间的PCIe总线对FPGA进行初始化配置，从而将框式设备***对FPGA的初始化配置工作分离出来，使框式设备***和FPGA并行启动，从而加快框式设备***启动速度，减少框式设备***启动时间。为了对本申请进一步说明，提供下列实施例对本申请进行说明：
如图2所示，为本申请FPGA启动方法的一种实施流程图，其具体可以包括以下步骤：
S201，当框式设备***启动并给业务板卡上电时，业务CPU判断是否存在FPGA；
在本申请中，当框式设备***启动并给不同槽位的业务板卡上电时，业务CPU判断是否存在FPGA，即业务板卡上的CPU判断与自身对应的FPGA是否存在，具体的可以通过扫描业务板卡上的CPU与自身对应的FPGA之间的PCIe总线，根据扫描结果来判断与自身对应的FPGA是否存在。
例如，如图1所示的FPGA1、FPGA2、FPGA3……，FPGA1所在业务板卡1上的CPU1(业务CPU)，通过扫描CPU1与FPGA1之间的PCIe总线1-2，根据扫描结果来判断是否存在FPGA1，FPGA2所在业务板卡上2的CPU2，通过扫描CPU2与FPGA2之间的PCIe总线2-2，根据扫描结果来判断是否存在FPGA2，以此类推。
S202，若存在，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行初始化配置；
若存在与自身对应的FPGA，通过业务CPU与该FPGA之间的PCIe总线对该FPGA进行初始化配置，若不存在与自身对应的FPGA，则提示FPGA不存在(未找到)或者异常。
例如，例如存在与业务CPU自身对应的FPGA，即存在与业务板卡1上的CPU1对应的FPGA1，存在与业务板卡2上的CPU2对应的FPGA2，CPU1通过PCIe总线1-2对FPGA1进行初始化配置，CPU2通过PCIe总线2-2对FPGA2进行初始化配置，以此类推。
S203，在对所述FPGA初始化配置完成之后，将对所述FPGA配置成功的消息发送至主CPU，以使主CPU接收所述消息，完成对所述FPGA的启动，并通过主CPU与所述FPGA之间的PCIe总线访问所述FPGA。
针对S202中的配置结果，在对该FPGA初始化配置完成之后，将对该FPGA配置成功的消息发送至主CPU，主CPU接收该消息，完成对该FPGA的启动，后续可以通过主CPU与该FPGA之间的PCIe总线访问该FPGA。
例如，在对FPGA1初始化配置完成之后，将对该FPGA1配置成功的消息发送至主CPU，主CPU接收该消息，完成对该FPGA1的启动，后续可以通过PCIe总线1-1访问FPGA1，在对FPGA2初始化配置完成之后，将对该FPGA2配置成功的消息发送至主CPU，主CPU接收该消息，完成对该FPGA2的启动，后续可以通过PCIe总线2-1访问FPGA2，以此类推。
在对该FPGA初始化配置完成之后，将对该FPGA配置失败的消息发送至主CPU，主CPU接收该消息，此时主CPU需要控制该FPGA对应的业务板卡(连带FPGA)断电再重新上电(防止重新配置时继续失败)，然后向业务CPU返回重新配置的通知，业务CPU接收主CPU返回的重新配置的通知，通过业务CPU与FPGA之间的PCIe总线对该FPGA进行重新配置。
例如，在对该FPGA1初始化配置完成之后，将对该FPGA1配置失败的消息发送至主CPU，主CPU接收该消息，此时主CPU控制该FPGA1对应的业务板卡1(连带FPGA1)断电再重新上电，然后向与FPGA1对应的CPU1(FPGA1所在业务板卡1上的业务CPU)返回重新配置的通知，CPU1接收主CPU返回的重新配置的通知，通过PCIe总线1-2对该FPGA1进行重新配置，在对该FPGA2初始化配置完成之后，将对该FPGA2配置失败的消息发送至主CPU，主CPU接收该消息，此时主CPU控制该FPGA2对应的业务板卡2(连带FPGA2)断电再重新上电，然后向与FPGA2对应的CPU2(FPGA2所在业务板卡2上的业务CPU)返回重新配置的通知，CPU2接收主CPU返回的重新配置的通知，通过PCIe总线2-2对该FPGA2进行重新配置，以此类推。
通过上述对本申请实施例提供的技术方案的描述，通过业务CPU与所述FPGA之间的PCIe总线对FPGA进行初始化配置，从而将框式设备***对FPGA的初始化配置工作分离出来，使框式设备***和FPGA并行启动，从而加快框式设备***启动速度，减少框式设备***启动时间。
相对于上述方法实施例，本申请还提供一种FPGA启动装置，如图3所示，该装置可以包括：判断模块310、配置模块320、发送模块330。
判断模块310，用于当框式设备***启动并给业务板卡上电时，判断是否存在FPGA；
配置模块320，用于若存在，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行初始化配置；
发送模块330，用于在对所述FPGA初始化配置完成之后，将对所述FPGA配置成功的消息发送给主CPU，以使主CPU接收所述消息，完成对所述FPGA的启动，并通过主CPU与所述FPGA之间的PCIe总线正常访问所述FPGA。
在本申请的一种具体实施方式中，所述判断模块310具体用于：
当框式设备***启动并给业务板卡上电时，根据对业务CPU与所述FPGA之间的PCIe总线的扫描结果，来判断是否存在FPGA。
在本申请的一种具体实施方式中，所述装置还包括：
提示模块340，用于若不存在，则提示FPGA异常或不存在。
在本申请的一种具体实施方式中，所述装置还包括：
重新配置模块350，用于在对所述FPGA初始化配置完成之后，将对所述FPGA配置失败的消息发送给主CPU；
接收主CPU返回的重新配置的通知，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行重新配置。
在本申请的一种具体实施方式中，
所述主CPU为主控板上CPU，所述业务CPU为业务板卡上CPU。
通过上述对本申请实施例提供的技术方案的描述，通过业务CPU与所述FPGA之间的PCIe总线对FPGA进行初始化配置，从而将框式设备***对FPGA的初始化配置工作分离出来，使框式设备***和FPGA并行启动，从而加快框式设备***启动速度，减少框式设备***启动时间。
上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。
对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (10)
1.一种FPGA启动方法，其特征在于，应用于框式设备，在所述框式设备中包括主控板与至少一个携带FPGA的业务板卡，对于任一FPGA，一端与主CPU进行连接，另一端与自身对应的业务CPU进行连接，所述方法包括：
当框式设备***启动并给业务板卡上电时，业务CPU判断是否存在FPGA；
若存在，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行初始化配置；
在对所述FPGA初始化配置完成之后，将对所述FPGA配置成功的消息发送给主CPU，以使主CPU接收所述消息，完成对所述FPGA的启动，并通过主CPU与所述FPGA之间的PCIe总线正常访问所述FPGA。
2.根据权利要求1所述的方法，其特征在于，所述当框式设备***启动并给业务板卡上电时，业务CPU判断是否存在FPGA，包括：
当框式设备***启动并给业务板卡上电时，业务CPU根据对业务CPU与所述FPGA之间的PCIe总线的扫描结果，来判断是否存在FPGA。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若不存在，则提示FPGA异常或不存在。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述方法还包括：
在对所述FPGA初始化配置完成之后，将对所述FPGA配置失败的消息发送给主CPU；
接收主CPU返回的重新配置的通知，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行重新配置。
5.根据权利要求1至4任一项所述的方法，其特征在于，
所述主CPU为主控板上CPU，所述业务CPU为业务板卡上CPU。
6.一种FPGA启动装置，其特征在于，应用于框式设备，在所述框式设备中包括主控板与至少一个携带FPGA的业务板卡，对于任一FPGA，一端与主CPU进行连接，另一端与自身对应的业务CPU进行连接，所述装置包括：
判断模块，用于当框式设备***启动并给业务板卡上电时，判断是否存在FPGA；
配置模块，用于若存在，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行初始化配置；
发送模块，用于在对所述FPGA初始化配置完成之后，将对所述FPGA配置成功的消息发送给主CPU，以使主CPU接收所述消息，完成对所述FPGA的启动，并通过主CPU与所述FPGA之间的PCIe总线正常访问所述FPGA。
7.根据权利要求6所述的装置，其特征在于，所述判断模块具体用于：
当框式设备***启动并给业务板卡上电时，根据对业务CPU与所述FPGA之间的PCIe总线的扫描结果，来判断是否存在FPGA。
8.根据权利要求6所述的装置，其特征在于，所述装置还包括：
提示模块，用于若不存在，则提示FPGA异常或不存在。
9.根据权利要求6至8任一项所述的装置，其特征在于，所述装置还包括：
重新配置模块，用于在对所述FPGA初始化配置完成之后，将对所述FPGA配置失败的消息发送给主CPU；
接收主CPU返回的重新配置的通知，通过业务CPU与所述FPGA之间的PCIe总线对所述FPGA进行重新配置。
10.根据权利要求6至9任一项所述的装置，其特征在于，
所述主CPU为主控板上CPU，所述业务CPU为业务板卡上CPU。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811300545.9A CN109542522A (zh) | 2018-11-02 | 2018-11-02 | 一种fpga启动方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811300545.9A CN109542522A (zh) | 2018-11-02 | 2018-11-02 | 一种fpga启动方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109542522A true CN109542522A (zh) | 2019-03-29 |
Family
ID=65845987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811300545.9A Pending CN109542522A (zh) | 2018-11-02 | 2018-11-02 | 一种fpga启动方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109542522A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114296815A (zh) * | 2021-12-15 | 2022-04-08 | 杭州迪普科技股份有限公司 | 一种配置表项下发方法及装置 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030041607A (ko) * | 2001-11-20 | 2003-05-27 | 엘지전자 주식회사 | 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법 |
| CN101458624A (zh) * | 2007-12-14 | 2009-06-17 | 华为技术有限公司 | 可编程逻辑器件的加载方法、处理器和装置 |
| CN101741593A (zh) * | 2008-11-19 | 2010-06-16 | 华为技术有限公司 | 一种动态加载业务板的方法和动态加载*** |
| CN201886458U (zh) * | 2010-12-10 | 2011-06-29 | 四川赛狄信息技术有限公司 | 一种大规模现场可编程逻辑器件的代码加载*** |
| CN202331426U (zh) * | 2011-10-21 | 2012-07-11 | 上海湾流仪器技术有限公司 | 现场可编程门阵列的动态加载*** |
| US20120204021A1 (en) * | 2009-06-17 | 2012-08-09 | International Business Machines Corporation | Updating Programmable Logic Devices |
| CN103064695A (zh) * | 2011-10-21 | 2013-04-24 | 上海湾流仪器技术有限公司 | 现场可编程门阵列的动态加载***及其加载方法 |
| CN103092652A (zh) * | 2013-01-16 | 2013-05-08 | 深圳市怡化电脑有限公司 | 一种多处理器程序加载装置及加载方法 |
| CN105404538A (zh) * | 2015-12-25 | 2016-03-16 | 广州慧睿思通信息科技有限公司 | 一种fpga的加载和升级目标代码的装置及方法 |
| CN105511897A (zh) * | 2014-09-26 | 2016-04-20 | 杭州华三通信技术有限公司 | 用于初始化可编程器件的方法和装置 |
| CN106326173A (zh) * | 2016-08-25 | 2017-01-11 | 杭州迪普科技有限公司 | 数据处理方法及装置 |
| CN106528244A (zh) * | 2016-11-25 | 2017-03-22 | 迈普通信技术股份有限公司 | Fpga配置文件自动加载***及方法 |
| CN106647689A (zh) * | 2016-09-30 | 2017-05-10 | 杭州迪普科技股份有限公司 | 一种整机测试*** |
-
2018
- 2018-11-02 CN CN201811300545.9A patent/CN109542522A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030041607A (ko) * | 2001-11-20 | 2003-05-27 | 엘지전자 주식회사 | 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법 |
| CN101458624A (zh) * | 2007-12-14 | 2009-06-17 | 华为技术有限公司 | 可编程逻辑器件的加载方法、处理器和装置 |
| CN101741593A (zh) * | 2008-11-19 | 2010-06-16 | 华为技术有限公司 | 一种动态加载业务板的方法和动态加载*** |
| US20120204021A1 (en) * | 2009-06-17 | 2012-08-09 | International Business Machines Corporation | Updating Programmable Logic Devices |
| CN201886458U (zh) * | 2010-12-10 | 2011-06-29 | 四川赛狄信息技术有限公司 | 一种大规模现场可编程逻辑器件的代码加载*** |
| CN103064695A (zh) * | 2011-10-21 | 2013-04-24 | 上海湾流仪器技术有限公司 | 现场可编程门阵列的动态加载***及其加载方法 |
| CN202331426U (zh) * | 2011-10-21 | 2012-07-11 | 上海湾流仪器技术有限公司 | 现场可编程门阵列的动态加载*** |
| CN103092652A (zh) * | 2013-01-16 | 2013-05-08 | 深圳市怡化电脑有限公司 | 一种多处理器程序加载装置及加载方法 |
| CN105511897A (zh) * | 2014-09-26 | 2016-04-20 | 杭州华三通信技术有限公司 | 用于初始化可编程器件的方法和装置 |
| CN105404538A (zh) * | 2015-12-25 | 2016-03-16 | 广州慧睿思通信息科技有限公司 | 一种fpga的加载和升级目标代码的装置及方法 |
| CN106326173A (zh) * | 2016-08-25 | 2017-01-11 | 杭州迪普科技有限公司 | 数据处理方法及装置 |
| CN106647689A (zh) * | 2016-09-30 | 2017-05-10 | 杭州迪普科技股份有限公司 | 一种整机测试*** |
| CN106528244A (zh) * | 2016-11-25 | 2017-03-22 | 迈普通信技术股份有限公司 | Fpga配置文件自动加载***及方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114296815A (zh) * | 2021-12-15 | 2022-04-08 | 杭州迪普科技股份有限公司 | 一种配置表项下发方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7694029B2 (en) | Detecting miscabling in a storage area network | |
| US10540501B2 (en) | Recovering an information handling system from a secure boot authentication failure | |
| US10846159B2 (en) | System and method for managing, resetting and diagnosing failures of a device management bus | |
| US10831897B2 (en) | Selective enforcement of secure boot database entries in an information handling system | |
| JPH0863340A (ja) | ネットワークにおけるシステムのコンフィギュレーション情報の通信方法及び装置 | |
| US20090217374A1 (en) | License Scheme for Enabling Advanced Features for Information Handling Systems | |
| US11188407B1 (en) | Obtaining computer crash analysis data | |
| US9329653B2 (en) | Server systems having segregated power circuits for high availability applications | |
| US10862900B2 (en) | System and method for detecting rogue devices on a device management bus | |
| RU2614569C2 (ru) | Стойка с функцией автоматического восстановления и способ автоматического восстановления для этой стойки | |
| US10606784B1 (en) | Software filtering of redundant sideband device management bus communications | |
| US20180267870A1 (en) | Management node failover for high reliability systems | |
| CN103634388B (zh) | 处理存储服务器中控制器重启的方法和相关设备及通信*** | |
| CN106982133A (zh) | 一种更改虚拟网卡配置信息的方法、设备及*** | |
| CN109976926A (zh) | 一种屏蔽重启保护bmc更新过程的方法、电路、终端及存储介质 | |
| US20190034382A1 (en) | System and method for a host application to access and verify contents within non-volatile storage of an information handling system | |
| US20200264893A1 (en) | System and method of initiating multiple adaptors in parallel | |
| CN112868013A (zh) | 经由边带接口恢复场域可程序门阵列固件的***及方法 | |
| CN104123173A (zh) | 一种实现虚拟机间通信的方法及装置 | |
| CN109542522A (zh) | 一种fpga启动方法及装置 | |
| US7725806B2 (en) | Method and infrastructure for recognition of the resources of a defective hardware unit | |
| US10628583B2 (en) | Detecting a spoofed image in an information handling system | |
| CN107818061B (zh) | 关联***设备的数据总线和管理总线 | |
| US10656991B2 (en) | Electronic component having redundant product data stored externally | |
| US20190188069A1 (en) | Dual physical-channel systems firmware initialization and recovery |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190329 |
|
| RJ01 | Rejection of invention patent application after publication |