CN109524370A - 封装体结构及半导体器件的封装方法 - Google Patents

封装体结构及半导体器件的封装方法 Download PDF

Info

Publication number
CN109524370A
CN109524370A CN201811342989.9A CN201811342989A CN109524370A CN 109524370 A CN109524370 A CN 109524370A CN 201811342989 A CN201811342989 A CN 201811342989A CN 109524370 A CN109524370 A CN 109524370A
Authority
CN
China
Prior art keywords
semiconductor devices
package substrate
plastic packaging
body structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811342989.9A
Other languages
English (en)
Other versions
CN109524370B (zh
Inventor
陈鹏
周厚德
张保华
周俊
徐震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811342989.9A priority Critical patent/CN109524370B/zh
Publication of CN109524370A publication Critical patent/CN109524370A/zh
Application granted granted Critical
Publication of CN109524370B publication Critical patent/CN109524370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种封装体结构及半导体器件的封装方法。所述封装体结构包括：封装基板，适于承载半导体器件；塑封层，覆盖于所述封装基板表面并塑封所述半导体器件；调整层，适于覆盖所述塑封层背离所述封装基板的表面，且所述调整层与所述封装基板之间热膨胀系数的差值小于一阈值，以抑制所述封装体结构在沿垂直于所述封装基板的方向发生翘曲形变。本发明抑制了封装体结构的翘曲形变，提高了封装后半导体器件性能的稳定性，减少了客户端的质量隐患。

Description

封装体结构及半导体器件的封装方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种封装体结构及半导体器件的封装方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
封装是3D NAND存储器制造过程中的一个重要步骤。但是在目前的半导体器件封装过程中，在完成塑封之后，由于封装体内部不同的材料具有不同的热膨胀系数，使得封装后的半导体器件在不同的环境温度下，难以保持理想的平面状态，从而呈现向上或向下的弯曲形态。由于三维存储器硅芯片的体积较大，封装后的尺寸也相应扩大，弯曲现象更为突出，严重影响三维存储器的性能稳定性。
因此，如何提高封装后半导体器件的抗翘曲性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种封装体结构及半导体器件的封装方法，用于解决现有的半导体器件封装后抗翘曲性能较差的问题。
为了解决上述问题，本发明提供了一种封装体结构，包括：
封装基板，适于承载半导体器件；
塑封层，覆盖于所述封装基板表面并塑封所述半导体器件；
调整层，适于覆盖所述塑封层背离所述封装基板的表面，且所述调整层与所述封装基板之间热膨胀系数的差值小于一阈值，以抑制所述封装体结构在沿垂直于所述封装基板的方向发生翘曲形变。
优选的，所述阈值为2。
优选的，所述封装基板的热膨胀系数为9～11，所述调整层的热膨胀系数为7～13。
优选的，所述调整层的材料为铝或铜。
优选的，所述封装基板的材料为绝缘材料。
优选的，所述调整层的形状和尺寸均与所述封装基板相同。
优选的，还包括：
位于所述封装基板内的多层连接线；
位于所述塑封层内且与所述半导体器件电连接的导电连接线；
焊球，位于所述封装基板背离所述塑封层的表面，所述多层连接线的两端分别与所述导电连接线、所述焊球电连接。
优选的，所述半导体器件为3D NAND存储器。
优选的，所述塑封层的材料包括环氧树脂模塑料。
为了解决上述问题，本发明还提供了一种半导体器件的封装方法，包括如下步骤：
提供一封装基板，所述封装基板上承载有半导体器件；
塑封所述半导体器件，形成位于所述封装基板表面且包覆所述半导体器件的塑封层、并形成覆盖于所述塑封层背离所述封装基板表面的调整层，所述调整层与所述封装基板之间热膨胀系数的差值小于一阈值，以抑制所述封装体结构在沿垂直于所述封装基板的方向发生翘曲形变。
优选的，所述封装基板内部具有多层连接线；塑封所述半导体器件之前还包括如下步骤：
形成导电连接线，电连接所述半导体器件与所述多层连接线。
优选的，还包括如下步骤：
形成焊球于所述封装基板背离所述半导体器件的表面，电连接所述焊球与所述多层连接线。
优选的，塑封所述半导体器件的具体步骤包括：
提供一调整膜；
注塑塑封料于所述封装基板表面，包覆所述半导体器件；
粘贴所述调整膜于所述塑封料背离所述封装基板的表面，形成所述调整层；
固化所述塑封料，形成所述塑封层。
优选的，所述阈值为2。
优选的，所述封装基板的热膨胀系数为9～11，所述调整层的热膨胀系数为7～13。
优选的，所述调整层的材料为铝或铜。
优选的，所述半导体器件为3D NAND存储器。
本发明提供的封装体结构及半导体器件的封装方法，通过在塑封层的表面增设一层与封装基板热膨胀系数相同或相近的调整层，利用封装基板与塑封层的镜像约束，限制了塑封层在任意温度下沿竖直方向上的自由延展，抑制了封装体结构在垂直于所述封装基板的方向上发生翘曲形变，提高了封装后半导体器件性能的稳定性，减少了客户端的质量隐患。
附图说明
附图1是本发明具体实施方式中封装体结构在一种工艺状态下的示意图；
附图2是本发明具体实施方式中封装体结构在另一种工艺状态下的示意图；
附图3是本发明具体实施方式中半导体器件的封装方法流程图；
附图4A-4C是本发明具体实施方式中半导体器件封装过程中的主要工艺步骤的截面示意图。
具体实施方式
下面结合附图对本发明提供的封装体结构及半导体器件的封装方法的具体实施方式做详细说明。
半导体器件经封装构成的封装体结构，沿自顶部指向底部的竖直方向上依次设置有塑封层、半导体器件、封装基板和焊球阵列。通常来说，封装基板的热膨胀系数在10左右，半导体器件(或硅芯片)的热膨胀系数在2.4左右，塑封层的热膨胀系数则随环境温度的变化而变化，例如在常温状态下塑封层的热膨胀系数为9或10、在230℃左右的高温状态下塑封层的热膨胀系数可达36左右。在高温状态下，当塑封层从玻璃体状态转变为高弹体状态后，会牵引所述封装基板膨胀，使得整个封装体结构在水平方向上沿自中心指向边缘的方向扩展、并在竖直方向上沿自底部指向顶部的方向扩展，最终导致所述封装体结构两端的翘起。在封装体结构两端翘起的状态下，位于所述封装基板两端的焊球极易与位于所述焊球下端的PCB(Printed Circuit Board，印刷电路板)脱离，形成断路；或者由于两端焊球位置的上升，焊球与PCB连接部分减少，连接强度减弱，降低了半导体器件与PCB连接的可靠性，极易导致半导体产品在使用过程中出现质量问题，降低了半导体产品性能的稳定性。
目前，为了解决封装体结构易出现翘曲的问题，主要是依赖封装工程师精心挑选封装体结构中涉及的各种材料的性质，例如封装基板的材质及厚度、半导体器件的数量及体积、塑封层的材料、焊球的尺寸、材质及加工工艺。通过复杂的机械仿真计算，来平衡封装体结构内部不同材料之间热膨胀系数的影响，以将封装体结构在生产完成后以及使用过程中的弯曲程度均保持在预设范围内，提高半导体产品性能的稳定性。
但是，这种依赖人工选择、推算的方式，存在以下三个方面的缺陷：第一，由于需要根据经验挑选合适的材料来完成封装，因而工程师在缺乏准确数据的条件下，需要花费大量的人力、财力和时间；第二，半导体器件的机械仿真计算本身存在着较大的局限性，即使是仿真合格的方案，在实际生产过程中产品的弯曲度也可能出现超标；第三，封装体结构实际使用的环境条件(尤其是温度条件)是不可控的，因而经常出现由于弯曲导致的封装体内导电通路的断路问题，严重影响半导体产品的性能可靠性。
为了解决封装后的半导体产品易出现弯曲的问题，本具体实施方式提供了一种封装体结构，附图1是本发明具体实施方式中封装体结构在一种工艺状态下的示意图，附图2是本发明具体实施方式中封装体结构在另一种工艺状态下的示意图。如图1和图2所示，本具体实施方式提供的封装体结构，包括：封装基板10，适于承载半导体器件11；塑封层12，覆盖于所述封装基板10表面并塑封所述半导体器件11；调整层13，适于覆盖所述塑封层12背离所述封装基板10的表面，且所述调整层13与所述封装基板10之间热膨胀系数的差值小于一阈值，以抑制所述封装体结构在沿垂直于所述封装基板的方向发生翘曲形变。优选的，所述半导体器件11可以为任何具备塑封结构的半导体封装器件，例如3D NAND存储器。
在所述封装体结构中，所述封装基板10与所述调整层13分别位于所述塑封层12的相对两侧，且所述封装基板10与所述调整层13的热膨胀系数的差值小于一阈值，即所述封装基板10与所述调整层13的热膨胀系数相同或者相近，这相当于使得所述塑封层12受到类似于“镜像”的约束，即在竖直方向上，所述塑封层12施加于所述封装基板10上的力与所述塑封层12施加于所述调整层13上的力大小近似相等、方向相反，实现了封装体结构的自适应调整，从而使得所述封装体结构整体不能在竖直方向上自由延展，在一定程度上抑制了封装体结构发生翘曲，避免了封装体结构出现大尺度的弯曲形变，使得所述封装体结构始终保持在较为平整的状态，确保了封装后半导体产品的性能稳定性。
其中，所述阈值的具体数值，本领域技术人员可以根据实际需要进行选择，例如根据客户对于封装体结构性能的要求进行选择。为了更好的抑制所述封装体结构出现翘曲形变，优选的，所述阈值为2。
所述塑封层12的材质本领域技术人员可以根据实际需要进行选择。本具体实施方式中以所述塑封层12的材料包括EMC(Epoxy Molding Compound，环氧树脂模塑料)为例进行说明。EMC在常温状态下的热膨胀系数为9或10，在230度左右的高温状态下的热膨胀系数可增大到36。如图1所示，在完成塑封工艺后出模时，所述塑封层12由高弹态转变为玻璃态，此时，在所述塑封层12的牵引作用下，所述封装基板10的相对两端在水平方向上受到自边缘指向中心方向的第一水平收缩力F101、在竖直方向上受到自所述塑封层12指向所述封装基板10方向(即竖直向下)的第一竖直收缩力F102，所述调整层13的相对两端在水平方向上受到自边缘指向中心方向的第二水平收缩力F131、在竖直方向上受到自所述塑封层12指向所述调整层13方向(即竖直向上)的第二竖直收缩力F132。由于所述封装基板10与所述调整层13的热膨胀系数相同或相近，第一竖直收缩力F102与第二竖直收缩力F132近似相等，使得所述封装基板10与所述调整层13在竖直方向上的翘曲趋势相互抵消、克制，避免了所述封装结构整体发生翘曲形变，改善了封装体结构的共面性参数。同时，所述封装基板10与所述调整层13也分担了所述塑封层12由高弹态向玻璃态转变过程中所产生的收缩力，从而进一步降低了所述封装体结构整体发生形变的概率。
再例如，如图2所示，在SMT(Surface Mount Technology，表面贴装技术)的回流焊工艺中，所述封装体结构所处的环境温度通常可达到230度左右，所述塑封层12由玻璃态转变为高弹态，所述塑封层12的热膨胀系数变大，此时，在所述塑封层12的牵引作用下，所述封装基板10的相对两端在水平方向上受到自中心指向边缘方向的第一水平延展力F201、在竖直方向上受到自所述封装基板10指向所述塑封层12方向(即竖直向上)的第一竖直延展力F202，所述调整层13的相对两端在水平方向上受到自中心指向边缘方向的第二水平延展力F231、在竖直方向上受到自所述调整层13指向所述塑封层12方向(即竖直向下)的第二竖直延展力F232。由于所述封装基板10与所述调整层13的热膨胀系数相同或相近，第一竖直延展力F202与第二竖直延展力F232近似相等，使得所述封装基板10与所述调整层13在竖直方向上的翘曲趋势相互抵消、克制，避免了所述封装结构整体发生翘曲形变。同时，由于所述封装基板10与所述调整层13的限制，所述塑封层12在由玻璃态转变为高弹态过程中的膨胀变形也受到了很大的抑制。
所述调整层13的具体材质本领域技术人员可以根据实际需要进行选择。例如，为了使得所述调整层13与所述封装基板10之间的热膨胀系数相同或者相近，可以选择与所述封装基板10的主材料相同的材料制作所述调整层13。通过合理选择所述调整层13的材料，可以使得所述调整层13与所述封装基板10的热膨胀系数相同，从而能够更加充分的抵消所述封装基板10与所述调整层13在竖直方向上的受力，以最大程度的抑制所述封装体结构整体在沿垂直于所述封装基板10的方向发生翘曲形变。
优选的，所述封装基板10的热膨胀系数为9～11，所述调整层13的热膨胀系数为7～13。例如，可以通过选择合适的材料，使得所述封装基板10与所述调整层13的热膨胀系数均为10。所述调整层13的材料不仅可以是与所述封装基板10主材料相同的绝缘材料，还可以是与所述封装基板10的热膨胀系数相同或相近的导电金属材料。例如，所述调整层13的材料为铝或铜。所述封装基板10的材料可以为陶瓷或者有机树脂等绝缘材料，所述封装基板10还可以是由多种绝缘材料构成的复合材料。
为了更加有效的抑制所述封装体结构发生弯曲形变，优选的，所述调整层13的形状和尺寸均与所述封装基板10相同或者相近。
优选的，所述封装体结构还包括：
位于所述封装基板10内的多层连接线；
位于所述塑封层12内且与所述半导体器件11电连接的导电连接线15；
焊球14，位于所述封装基板10背离所述塑封层12的表面，所述多层连接线的两端分别与所述导电连接线15、所述焊球14电连接。
具体来说，所述焊球14与所述半导体器件11分别位于所述封装基板10的相对两表面上，所述半导体器件11依次通过位于所述塑封层12中的导电连接线15、位于所述封装基板10内部的所述多层连接线与所述焊球14电连接。
不仅如此，本具体实施方式还提供了一种半导体器件的封装方法，附图3是本发明具体实施方式中半导体器件的封装方法流程图，附图4A-4C是本发明具体实施方式中半导体器件封装过程中的主要工艺步骤的截面示意图。如图3、图4A-图4C所示，本具体实施方式提供的半导体器件的封装方法，包括如下步骤：
步骤S31，提供一封装基板10，所述封装基板10上承载有半导体器件11，如图4A所示。优选的，所述半导体器件11可以为任意具备塑封体结构的半导体封装器件，例如3DNAND存储器。其中，所述封装基板10的具体材质、尺寸本领域技术人员可以根据实际需要选择，例如根据所要承载的半导体器件11的具体类型选择。所述半导体器件11可以通过一粘结膜粘附于所述封装基板10表面。
步骤S32，塑封所述半导体器件11，形成覆盖于所述封装基板10表面且包覆所述半导体器件11的塑封层12、并形成覆盖于所述塑封层12背离所述封装基板10表面的调整层13，所述调整层13与所述封装基板10之间热膨胀系数的差值小于一阈值，以抑制所述封装体结构在沿垂直于所述封装基板10的方向发生翘曲形变。如图4C所示。其中，所述塑封层12的具体材料，可以是但不限于EMC。
优选的，所述封装基板10内部具有多层连接线；塑封所述半导体器件之前还包括如下步骤：
形成导电连接线15，电连接所述半导体器件11与所述多层连接线。
其中，所述导电连接线15的具体材质可以是金、银、铝等导电金属。
优选的，塑封所述半导体器件的具体步骤包括：
提供一调整膜；
注射塑封料40于所述封装基板10表面，包覆所述半导体器件11，如图4B所示；
粘贴所述调整膜于所述塑封料40背离所述封装基板10的表面，形成所述调整层13；
固化所述塑封料40，形成所述塑封层12。
本具体实施方式通过改良塑封工艺，在塑封所述半导体器件11的过程中，形成所述调整层13，不仅可以确保所述调整层13与所述塑封层12之间的紧密黏合，还可以进一步有效避免了封装体结构的翘曲。
优选的，所述半导体器件的封装方法还包括如下步骤：
形成焊球14于所述封装基板10背离所述半导体器件11的表面，电连接所述焊球14与所述多层连接线。
具体来说，所述焊球14与所述半导体器件11分别位于所述封装基板10的相对两表面上，所述半导体器件11依次通过位于所述塑封层12中的导电连接线15、位于所述封装基板10内部的所述多层连接线与所述焊球14电连接。
为了确保所述调整层13与所述封装基板10的热膨胀系数相同或相近，所述调整层13的材料可以与所述封装基板10的主材料相同。通过将所述调整层13的材料设置为与所述封装基板10的主材料相同，可以更加充分的抵消所述封装基板10与所述调整层13在竖直方向上的受力，从而更好的抑制所述封装体结构整体发生翘曲形变的概率和程度。
优选的，所述封装基板10的热膨胀系数为9～10，所述调整层13的热膨胀系数为7～12。其中，所述调整层13的材料不仅可以是与所述封装基板10主材料相同的绝缘材料，还可以是与所述封装基板10的热膨胀系数相同或相近(即小于所述阈值)的导电金属材料。优选的，所述调整层13的材料为铝或铜。
本具体实施方式提供的封装体结构及半导体器件的封装方法，通过在塑封层的表面增设一层与封装基板热膨胀系数相同或相近的调整层，利用封装基板与塑封层的镜像约束，限制了塑封层在任意温度下沿竖直方向上的自由延展，抑制了封装体结构出现翘曲形变，提高了封装后半导体器件性能的稳定性，减少了客户端的质量隐患。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种封装体结构，其特征在于，包括：
封装基板，适于承载半导体器件；
塑封层，覆盖于所述封装基板表面并塑封所述半导体器件；
调整层，适于覆盖所述塑封层背离所述封装基板的表面，且所述调整层与所述封装基板之间热膨胀系数的差值小于一阈值，以抑制所述封装体结构在沿垂直于所述封装基板的方向发生翘曲形变。
2.根据权利要求1所述的封装体结构，其特征在于，所述阈值为2。
3.根据权利要求2所述的封装体结构，其特征在于，所述封装基板的热膨胀系数为9～11，所述调整层的热膨胀系数为7～13。
4.根据权利要求3所述的封装体结构，其特征在于，所述调整层的材料为铝或铜。
5.根据权利要求3所述的封装体结构，其特征在于，所述封装基板的材料为绝缘材料。
6.根据权利要求1所述的封装体结构，其特征在于，所述调整层的形状和尺寸均与所述封装基板相同。
7.根据权利要求1所述的封装体结构，其特征在于，还包括：
位于所述封装基板内的多层连接线；
位于所述塑封层内且与所述半导体器件电连接的导电连接线；
焊球，位于所述封装基板背离所述塑封层的表面，所述多层连接线的两端分别与所述导电连接线、所述焊球电连接。
8.根据权利要求1所述的封装体结构，其特征在于，所述半导体器件为3DNAND存储器。
9.根据权利要求1所述的封装体结构，其特征在于，所述塑封层的材料包括环氧树脂模塑料。
10.一种半导体器件的封装方法，其特征在于，包括如下步骤：
提供一封装基板，所述封装基板上承载有半导体器件；
塑封所述半导体器件，形成覆盖于所述封装基板表面且包覆所述半导体器件的塑封层、并形成覆盖于所述塑封层背离所述封装基板表面的调整层，所述调整层与所述封装基板之间热膨胀系数的差值小于一阈值，以抑制所述封装体结构在沿垂直于所述封装基板的方向发生翘曲形变。
11.根据权利要求10所述的半导体器件的封装方法，其特征在于，所述封装基板内部具有多层连接线；塑封所述半导体器件之前还包括如下步骤：
形成导电连接线，电连接所述半导体器件与所述多层连接线。
12.根据权利要求11所述的半导体器件的封装方法，其特征在于，还包括如下步骤：
形成焊球于所述封装基板背离所述半导体器件的表面，电连接所述焊球与所述多层连接线。
13.根据权利要求10所述的半导体器件的封装方法，其特征在于，塑封所述半导体器件的具体步骤包括：
提供一调整膜；
注射塑封料于所述封装基板表面，包覆所述半导体器件；
粘贴所述调整膜于所述塑封料背离所述封装基板的表面，形成所述调整层；
固化所述塑封料，形成所述塑封层。
14.根据权利要求10所述的半导体器件的封装方法，其特征在于，所述阈值为2。
15.根据权利要求14所述的半导体器件的封装方法，其特征在于，所述封装基板的热膨胀系数为9～11，所述调整层的热膨胀系数为7～13。
16.根据权利要求15所述的半导体器件的封装方法，其特征在于，所述调整层的材料为铝或铜。
17.根据权利要求10所述的半导体器件的封装方法，其特征在于，所述半导体器件为3DNAND存储器。
CN201811342989.9A 2018-11-13 2018-11-13 封装体结构及半导体器件的封装方法 Active CN109524370B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811342989.9A CN109524370B (zh) 2018-11-13 2018-11-13 封装体结构及半导体器件的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811342989.9A CN109524370B (zh) 2018-11-13 2018-11-13 封装体结构及半导体器件的封装方法

Publications (2)

Publication Number Publication Date
CN109524370A true CN109524370A (zh) 2019-03-26
CN109524370B CN109524370B (zh) 2020-07-24

Family

ID=65776461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811342989.9A Active CN109524370B (zh) 2018-11-13 2018-11-13 封装体结构及半导体器件的封装方法

Country Status (1)

Country Link
CN (1) CN109524370B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785787B2 (en) * 2011-02-28 2014-07-22 Koa Kabushiki Kaisha Metal-based circuit board
CN107301983A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
US20180174979A1 (en) * 2014-09-17 2018-06-21 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785787B2 (en) * 2011-02-28 2014-07-22 Koa Kabushiki Kaisha Metal-based circuit board
US20180174979A1 (en) * 2014-09-17 2018-06-21 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
CN107301983A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法

Also Published As

Publication number Publication date
CN109524370B (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
CN102623441B (zh) 半导体装置及其制造方法
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
US8759221B2 (en) Package substrates, semiconductor packages having the same, and methods of fabricating the semiconductor packages
CN110875291B (zh) 基板组件、半导体封装件和制造该半导体封装件的方法
KR101964763B1 (ko) 센싱칩 패키징 어셈블리, 이를 포함하는 전자장치 및 센싱칩 패키징 어셈블리의 제조방법
CN105122448A (zh) 可调复合中介层
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
CN108766940A (zh) 用于3d封装的应力补偿层
CN105428337A (zh) 半导体封装及其制造方法
JPWO2007083352A1 (ja) 半導体装置およびその製造方法
CN103681516B (zh) 制造半导体装置的方法
TW201250942A (en) Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
CN106298731A (zh) 电路板和包括该电路板的半导体封装件
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN104658987A (zh) 半导体器件及其制造方法
US20220102315A1 (en) Semiconductor package
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR20180134990A (ko) 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스
US20070246814A1 (en) Ball Grid array package structure
CN101882606B (zh) 散热型半导体封装构造及其制造方法
US11133287B2 (en) Semiconductor package including stacked semiconductor chips and method for fabricating the same
CN109524370A (zh) 封装体结构及半导体器件的封装方法
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
CN111816577A (zh) 基板双面封装芯片的方法和基板双面封装芯片的结构
JP5428123B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant