CN109522194B - 针对axi协议从设备接口的自动化压力测试***及方法 - Google Patents

针对axi协议从设备接口的自动化压力测试***及方法 Download PDF

Info

Publication number
CN109522194B
CN109522194B CN201811351732.XA CN201811351732A CN109522194B CN 109522194 B CN109522194 B CN 109522194B CN 201811351732 A CN201811351732 A CN 201811351732A CN 109522194 B CN109522194 B CN 109522194B
Authority
CN
China
Prior art keywords
module
data
read
tested
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811351732.XA
Other languages
English (en)
Other versions
CN109522194A (zh
Inventor
袁腾跃
刘志哲
马承光
孟庆龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Remote Sensing Equipment
Original Assignee
Beijing Institute of Remote Sensing Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Remote Sensing Equipment filed Critical Beijing Institute of Remote Sensing Equipment
Priority to CN201811351732.XA priority Critical patent/CN109522194B/zh
Publication of CN109522194A publication Critical patent/CN109522194A/zh
Application granted granted Critical
Publication of CN109522194B publication Critical patent/CN109522194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3457—Performance evaluation by simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种针对AXI协议从设备接口的自动化压力测试***包括激励产生模块，缓存队列模块，数据接收模块，激励及结果存储模块，结果对比模块以及待测模块。采用本发明技术方案直接在从设备接口一端模拟了多个主设备同时访问的极端情况，具有可配置性高、验证覆盖率充分的优点。

Description

针对AXI协议从设备接口的自动化压力测试***及方法
技术领域
本发明属于仿真测试领域，尤其涉及一种针对AXI协议从设备接口的自动化压力测试***及方法。
背景技术
AXI是目前SoC芯片中应用最为广泛高性能、高带宽、低延迟的片上总线协议，它实现了地址/控制和数据信号的相互分离，形成写地址、写数据、写回执、读地址和读数据五个相互独立的通道，可以满足高性能和高复杂度的片上***设计的需求。
在实际应用中，挂载在AXI总线上的设备分为两种，即主设备和从设备，其中主设备负责发起读写请求，从设备负责接收读写请求并响应。这两种设备分别通过主设备接口和从设备接口来实现内部与总线之间的通信。由于目前的SoC芯片规模越来越大，功能越来越复杂，芯片上的主设备和从设备可能有多个，如果出现处理器、DMA等多个主设备同时对某一从设备进行读写访问的情况，此时该从设备的总线接口就处于高压状态。在从设备一端来看，这种高压状态有几个特点，一是读写请求十分密集，不同请求的valid信号之间不会有间隔；二是读写请求的类型不规律；三是不同主设备的请求对应不同的ID；四是主设备发出的ready信号可能不会一直有效，因为主设备本身的接口可能也处于忙碌状态。在这种极端情况下，从设备接口如果工作出错，影响的可能是整个芯片的功能。
目前针对AXI协议从设备接口的传统测试方法仅针对基本传输功能，能够保证单个主设备与单个从设备之间能够正常通信，而无法验证从设备接口在高压环境下能否正常工作。如果采用真实的包含多个主设备和一个从设备的验证环境，则存在可配置性差、仿真时间长等缺点。
发明内容
针对上述技术问题，本发明提供一种针对AXI协议从设备接口的自动化压力测试***及方法，解决传统验证方法中无法证明AXI从设备接口在高压环境下能否正常工作的问题。
一种针对AXI协议从设备接口的自动化压力测试***，包括激励产生模块，缓存队列模块，数据接收模块，激励及结果存储模块，结果对比模块以及待测模块，其中，
激励产生模块，用于产生写地址、写数据、读地址三个通道的激励信号；
缓存队列模块，用于模拟从设备接口中的outstanding缓存，接收产生的激励信号，包括第一写地址缓存队列、第二写地址缓存队列和读地址缓存队列；
数据接收模块，用于与所述待测模块的写回执和读数据通道进行通信，按照AXI协议的要求来接收所述待测模块发出的写请求回执和读数据；
激励及结果存储模块，用于存储所述激励产生模块写入所述待测模块的数据以及从所述待测模块读出的数据，并将写入所述待测模块的数据以及从所述待测模块读出的数据传输给所述结果对比模块；
结果对比模块，用于将写入所述待测模块的数据与从所述待测模块读出的数据进行比对，判断所述待测模块工作是否正常；
待测模块，具备AXI接口的功能模块，用于模拟从设备的数据读写情况。
进一步地，所述激励产生模块会连续发送读写请求，每次请求中，通道的valid信号会持续有效，直到所述待测模块的ready信号为高，才会发送下一次请求，在连续发送请求的情况下，相邻两次请求之间valid不会拉低，只有在所述缓存队列模块中的缓存队列为“满”状态时，相应通道的valid才会拉低，停止发送请求；
所述激励产生模块产生的写地址通道和读地址通道的ID和burst_type信号均为随机值。
进一步地，所述缓存队列模块中所述第一写地址缓存队列的读使能受写回执通道的valid和ready信号控制；
所述读地址缓存队列的读使能受读数据通道的valid和ready信号控制；
所述第二写地址缓存队列的读使能受写数据通道的valid和ready信号控制；
其中空满信号由组合逻辑产生，数据写入和读出采用异步逻辑。
进一步地，所述数据接收模块发出的bready和rready信号为随机值。
进一步地，所述结果对比模块在进行写入所述待测模块的数据与从所述待测模块读出的数据比对之前，先比较所述激励产生模块发出的读写请求数目与接收到的所述待测模块的读写响应数目是否相同。
本发明还提供一种针对AXI协议从设备接口的自动化压力测试方法包括步骤：
S1、激励产生步骤，激励产生模块产生写地址、写数据、读地址三个通道的激励信号；
S2、数据缓存步骤，缓存队列模块模拟从设备接口中的outstanding缓存，接收产生的激励信号，包括第一写地址缓存队列、第二写地址缓存队列和读地址缓存队列；
S3、数据接收步骤，数据接收模块与待测模块的写回执和读数据通道进行通信，按照AXI协议的要求来接收所述待测模块发出的写请求回执和读数据；
S4、激励及结果存储步骤，激励及结果存储模块存储写入所述待测模块的数据以及从所述待测模块读出的数据，并将写入所述待测模块的数据以及从所述待测模块读出的数据传输给所述结果对比模块；
S5、结果对比步骤，结果对比模块将写入所述待测模块的数据与从所述待测模块读出的数据进行比对，判断所述待测模块工作是否正常。
进一步地，在步骤S1中所述激励产生模块会连续发送读写请求，每次请求中，通道的valid信号会持续有效，直到所述待测模块的ready信号为高，才会发送下一次请求，在连续发送请求的情况下，相邻两次请求之间valid不会拉低，只有在所述缓存队列模块中的缓存队列为“满”状态时，相应通道的valid才会拉低，停止发送请求；
所述激励产生模块产生的写地址通道和读地址通道的ID和burst_type信号均为随机值。
进一步地，步骤S2中缓存队列模块中所述第一写地址缓存队列的读使能受写回执通道的valid和ready信号控制；
所述读地址缓存队列的读使能受读数据通道的valid和ready信号控制；
所述第二写地址缓存队列的读使能受写数据通道的valid和ready信号控制；
其中空满信号由组合逻辑产生，数据写入和读出采用异步逻辑。
进一步地，所述数据接收模块发出的bready和rready信号为随机值。
进一步地，在步骤S5所述结果对比模块在进行写入所述待测模块的数据与从所述待测模块读出的数据比对之前，先比较所述激励产生模块发出的读写请求数目与接收到的所述待测模块的读写响应数目是否相同。
采用本发明所述技术方案直接在从设备接口一端模拟了多个主设备同时访问的极端情况，具有可配置性高、验证覆盖率充分的优点。
附图说明
图1为本发明针对AXI协议从设备接口的自动化压力测试***示意框图；
图2为本发明中写地址通道的示例时序图；
图3A为本发明第一写地址缓存队列连接方式示意图；
图3B为本发明第二写地址缓存队列连接方式示意图；
图3C为本发明读地址缓存队列连接方式示意图；
图4为本发明缓存的空满信号产生逻辑；
图5为本发明缓存的异步写入逻辑；
图6为本发明使用自动化压力测试***的方法的流程图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，针对AXI协议从设备接口的自动化压力测试***包括激励产生模块1，缓存队列模块2，数据接收模块3，激励及结果存储模块4，结果对比模块5以及待测模块6，其中待测模块6，具备AXI接口的功能模块，用于模拟从设备的数据读写情况
(1)激励产生模块1
该模块负责产生写地址、写数据、读地址三个通道的激励信号。该模块会连续发送读写请求，每次请求中，通道的valid信号会持续有效，直到从设备的ready信号为高，才会发送下一次请求，在连续发送请求的情况下，相邻两次请求之间valid不会拉低，只有在缓存队列模块2为“满”状态时，表示从设备接口的outstanding能力达到极限，此时相应通道的valid才会拉低，停止发送请求。如图2所示，只要缓存队列模块非满，该模块便会持续发送请求。其中写地址通道和读地址通道的ID和burst_type信号均为随机值，不同的ID模拟不同的主设备，而随机的burst_type表示single读写和burst读写两种类型的访问随机出现。这两个通道发出的地址会保证从设备地址空间的遍历。而写数据通道会根据写地址来发出数据，数据为随机值，其ID报出与写地址通道的ID一致。
(2)缓存队列模块2
该模块负责模拟从设备接口中的outstanding缓存，其深度可配。包括三个缓存队列，第一写地址缓存队列、第二写地址缓存队列和读地址缓存队列。其具体连接方式如图3A-3C所示。
第一写地址缓存队列的读使能受写回执通道的valid和ready信号控制，表示从设备每接收一次写请求，第一写地址缓存队列中的请求数目便会减少一个。如果写地址缓存1为“满”状态，则激励产生模块1则停止发送写地址请求。
同理，读地址缓存队列的读使能受读数据通道的valid和ready信号控制，表示从设备每接收一次读请求，读地址缓存中的请求数目便会减少一个。如果读地址缓存为“满”状态，则激励产生模块1则停止发送读地址请求。
而第二写地址缓存队列的读使能受写数据通道的valid和ready信号控制，表示只要该缓存中有请求，则激励产生模块1便会将请求读出，并更新写数据通道中的信号，如果第二写地址缓存队列为“空”状态，则激励产生模块1便会停止发送写数据。
为了实现图2中显示的时序，本发明采用的缓存以传统设计方法为基础，并做了一系列改进，包括：一是将空满信号改为组合逻辑产生；二是数据写入和读出采用异步逻辑。图4显示了空满信号的产生逻辑，不采用时序逻辑的原因是，如果空满信号采用寄存器输出，那么激励产生模块1在检测到“满”状态时，下一个周期才会将valid拉低，相当于会多发出一个请求。采用组合逻辑的话，相当于将空满信号的产生提前了一个周期，可以保证在发出最后一个请求之后，valid立刻拉低。图5显示了应用了锁存器的数据写入逻辑。本发明应用的缓存中，写数据为异步写入锁存器，而读数据不经过寄存器，直接组合逻辑输出，这样做的原因是激励产生模块1中写数据通道的valid和数据需要同步更新，而读数据直接组合逻辑输出可以保证缓存的读端口数据始终是下一个需要读出的请求；而异步写入功能保证了缓存在第一次写入时，写入的数据能够无延时地反应到读端口。
(3)数据接收模块3
该模块负责与待测模块的写回执和读数据通道进行通信，按照AXI协议的要求来接收待测模块发出的写请求回执和读数据。该模块发出的bready和rready信号为随机值，且大部分情况下为0，表示主设备大部分情况下处于忙碌状态，无法接收数据。这样可以验证从设备接口在迟迟得不到主设备的ready信号反馈的情况下能否正常工作。
(4)激励及结果存储模块4
该模块负责将激励产生模块1写入待测模块6的数据和从待测模块6中读出的数据存储下来，并输出给结果对比模块5来比对正确性。
(5)结果对比模块5
该模块负责将写入的数据与读出的数据进行比对，判断待测模块6工作是否正常。在比对写入数据和读出数据的一致性之前，需要首先比较激励产生模块1发出的读写请求数目与接收到的待测模块的读写响应数目是否相同，通过这个结果来初步判断五个通道的总体测试结果，提高了调试的效率。
另外，本发明还可以对写地址、写数据、读地址三个通道分别设立了超时退出机制，这样即使从设备接口出现问题，例如迟迟给不出ready信号，那么整个验证环境还是可以正常结束，而不会继续等待。超时退出的时间限制可配。
本发明还提供了使用自动化压力测试***的方法如图6所示，包括步骤：
S1、激励产生步骤，激励产生模块产生写地址、写数据、读地址三个通道的激励信号；
S2、数据缓存步骤，缓存队列模块模拟从设备接口中的outstanding缓存，接收产生的激励信号，包括第一写地址缓存队列、第二写地址缓存队列和读地址缓存队列；
S3、数据接收步骤，数据接收模块与待测模块的写回执和读数据通道进行通信，按照AXI协议的要求来接收所述待测模块发出的写请求回执和读数据；
S4、激励及结果存储步骤，激励及结果存储模块存储写入所述待测模块的数据以及从所述待测模块读出的数据，并将写入所述待测模块的数据以及从所述待测模块读出的数据传输给所述结果对比模块；
S5、结果对比步骤，结果对比模块将写入所述待测模块的数据与从所述待测模块读出的数据进行比对，判断所述待测模块工作是否正常。
显然，上述实施例仅仅是为清楚地说明所作的举例，而非对实施方式的限定。对于所属技术领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍属于本发明创造的保护范围之中。

Claims (10)

1.一种针对AXI协议从设备接口的自动化压力测试***，其特征在于，包括激励产生模块，缓存队列模块，数据接收模块，激励及结果存储模块，结果对比模块以及待测模块，其中，
激励产生模块，用于产生写地址、写数据、读地址三个通道的激励信号；
缓存队列模块，用于模拟从设备接口中的outstanding缓存，接收产生的激励信号，包括第一写地址缓存队列、第二写地址缓存队列和读地址缓存队列；
数据接收模块，用于与所述待测模块的写回执和读数据通道进行通信，按照AXI协议的要求来接收所述待测模块发出的写请求回执和读数据；
激励及结果存储模块，用于存储所述激励产生模块写入所述待测模块的数据以及从所述待测模块读出的数据，并将写入所述待测模块的数据以及从所述待测模块读出的数据传输给所述结果对比模块；
结果对比模块，用于将写入所述待测模块的数据与从所述待测模块读出的数据进行比对，判断所述待测模块工作是否正常；
待测模块，具备AXI接口的功能模块，用于模拟从设备的数据读写情况。
2.如权利要求1所述的自动化压力测试***，其特征在于，所述激励产生模块会连续发送读写请求，每次请求中，通道的valid信号会持续有效，直到所述待测模块的ready信号为高，才会发送下一次请求，在连续发送请求的情况下，相邻两次请求之间valid不会拉低，只有在所述缓存队列模块中的缓存队列为“满”状态时，相应通道的valid才会拉低，停止发送请求；
所述激励产生模块产生的写地址通道和读地址通道的ID和burst_type信号均为随机值。
3.如权利要求1所述的自动化压力测试***，其特征在于，所述缓存队列模块中所述第一写地址缓存队列的读使能受写回执通道的valid和ready信号控制；
所述读地址缓存队列的读使能受读数据通道的valid和ready信号控制；
所述第二写地址缓存队列的读使能受写数据通道的valid和ready信号控制；
其中空满信号由组合逻辑产生，数据写入和读出采用异步逻辑。
4.如权利要求1所述的自动化压力测试***，其特征在于，所述数据接收模块发出的bready和rready信号为随机值。
5.如权利要求1所述的自动化压力测试***，其特征在于，所述结果对比模块在进行写入所述待测模块的数据与从所述待测模块读出的数据比对之前，先比较所述激励产生模块发出的读写请求数目与接收到的所述待测模块的读写响应数目是否相同。
6.一种使用权利要求1-5任一所述自动化压力测试***的针对AXI协议从设备接口的自动化压力测试方法，其特征在于，包括步骤：
S1、激励产生步骤，激励产生模块产生写地址、写数据、读地址三个通道的激励信号；
S2、数据缓存步骤，缓存队列模块模拟从设备接口中的outstanding缓存，接收产生的激励信号，包括第一写地址缓存队列、第二写地址缓存队列和读地址缓存队列；
S3、数据接收步骤，数据接收模块与待测模块的写回执和读数据通道进行通信，按照AXI协议的要求来接收所述待测模块发出的写请求回执和读数据；
S4、激励及结果存储步骤，激励及结果存储模块存储写入所述待测模块的数据以及从所述待测模块读出的数据，并将写入所述待测模块的数据以及从所述待测模块读出的数据传输给所述结果对比模块；
S5、结果对比步骤，结果对比模块将写入所述待测模块的数据与从所述待测模块读出的数据进行比对，判断所述待测模块工作是否正常。
7.如权利要求6所述的自动化压力测试方法，其特征在于，在步骤S1中所述激励产生模块会连续发送读写请求，每次请求中，通道的valid信号会持续有效，直到所述待测模块的ready信号为高，才会发送下一次请求，在连续发送请求的情况下，相邻两次请求之间valid不会拉低，只有在所述缓存队列模块中的缓存队列为“满”状态时，相应通道的valid才会拉低，停止发送请求；
所述激励产生模块产生的写地址通道和读地址通道的ID和burst_type信号均为随机值。
8.如权利要求6所述的自动化压力测试方法，其特征在于，步骤S2中缓存队列模块中所述第一写地址缓存队列的读使能受写回执通道的valid和ready信号控制；
所述读地址缓存队列的读使能受读数据通道的valid和ready信号控制；
所述第二写地址缓存队列的读使能受写数据通道的valid和ready信号控制；
其中空满信号由组合逻辑产生，数据写入和读出采用异步逻辑。
9.如权利要求6所述的自动化压力测试方法，其特征在于，所述数据接收模块发出的bready和rready信号为随机值。
10.如权利要求6所述的自动化压力测试方法，其特征在于，在步骤S5所述结果对比模块在进行写入所述待测模块的数据与从所述待测模块读出的数据比对之前，先比较所述激励产生模块发出的读写请求数目与接收到的所述待测模块的读写响应数目是否相同。
CN201811351732.XA 2018-11-14 2018-11-14 针对axi协议从设备接口的自动化压力测试***及方法 Active CN109522194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811351732.XA CN109522194B (zh) 2018-11-14 2018-11-14 针对axi协议从设备接口的自动化压力测试***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811351732.XA CN109522194B (zh) 2018-11-14 2018-11-14 针对axi协议从设备接口的自动化压力测试***及方法

Publications (2)

Publication Number Publication Date
CN109522194A CN109522194A (zh) 2019-03-26
CN109522194B true CN109522194B (zh) 2022-02-25

Family

ID=65776680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811351732.XA Active CN109522194B (zh) 2018-11-14 2018-11-14 针对axi协议从设备接口的自动化压力测试***及方法

Country Status (1)

Country Link
CN (1) CN109522194B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209597B (zh) * 2019-05-24 2021-10-15 北京百度网讯科技有限公司 处理访问请求的方法、装置、设备和存储介质
CN110737552B (zh) * 2019-08-29 2022-06-21 瑞芯微电子股份有限公司 一种基于fpga的sfc接口测试设备与方法
CN113533941B (zh) * 2021-09-15 2022-03-01 北京国科天迅科技有限公司 芯片接口的测试方法、装置、计算机设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681525A (zh) * 2011-03-15 2012-09-19 安凯(广州)微电子技术有限公司 一种转换控制器的验证方法及***
CN106708671A (zh) * 2015-11-17 2017-05-24 深圳市中兴微电子技术有限公司 一种片上***总线行为检测方法和装置
CN106844271A (zh) * 2017-03-13 2017-06-13 郑州云海信息技术有限公司 一种***验证平台及方法
CN107577636A (zh) * 2017-09-12 2018-01-12 天津津航技术物理研究所 一种基于soc的axi总线接口数据传输***及传输方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681525A (zh) * 2011-03-15 2012-09-19 安凯(广州)微电子技术有限公司 一种转换控制器的验证方法及***
CN106708671A (zh) * 2015-11-17 2017-05-24 深圳市中兴微电子技术有限公司 一种片上***总线行为检测方法和装置
CN106844271A (zh) * 2017-03-13 2017-06-13 郑州云海信息技术有限公司 一种***验证平台及方法
CN107577636A (zh) * 2017-09-12 2018-01-12 天津津航技术物理研究所 一种基于soc的axi总线接口数据传输***及传输方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
众核处理器访存链路接口的FPGA验证;周宏伟等;《国防科技大学学报》;20180628(第03期);全文 *
基于AXI协议的DMA接口的设计与验证;张美迪等;《第二十一届计算机工程与工艺年会暨第七届微处理器技术论坛论文集》;20170817;全文 *

Also Published As

Publication number Publication date
CN109522194A (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
CN109522194B (zh) 针对axi协议从设备接口的自动化压力测试***及方法
US9495492B1 (en) Implementing synchronous triggers for waveform capture in an FPGA prototyping system
CN110213143B (zh) 一种1553b总线ip核及监视***
US6243834B1 (en) Apparatus and method for capturing information off a plurality of bi-directional communications buses
US9607120B2 (en) Implementing system irritator accelerator FPGA unit (AFU) residing behind a coherent attached processors interface (CAPI) unit
CN108197042B (zh) 一种基于fpga的通用异步串口及其应答方法
US5815509A (en) Method and system for testing memory
US9612934B2 (en) Network processor with distributed trace buffers
US20130290594A1 (en) Core-driven translation and loopback test
CN103198001B (zh) 能够自测pcie接口的存储***及测试方法
CN113270137B (zh) 一种基于fpga嵌入式软核的ddr2测试方法
US20120246369A1 (en) Bus monitor circuit and bus monitor method
CN116627877B (zh) 一种片上总线状态记录***和记录方法
CN103970634A (zh) 一种大型互连芯片用基于添加检测逻辑的背靠背环回验证方法
CN115695234A (zh) PCIe总线网络接口卡的***级验证平台
CN113297018B (zh) 一种axi从机乱序传输的验证方法
CN113128144A (zh) 用于验证逻辑***设计的原型验证***及仿真平台
CN110750406B (zh) 一种检测方法、装置和soc芯片
CN116414767B (zh) 一种对基于axi协议乱序响应的重排序方法及***
US7168029B2 (en) Method for testing a universal serial bus host controller
CN107688515B (zh) 一种Bufferable模式的验证方法
CN113177388B (zh) 用于ip核测试与验证的装置、***及方法
CN210380890U (zh) 一种Modbus设备的通讯***及SIS***
CN109582523B (zh) 有效分析SSD前端NVMe模块性能的方法及***
CN102385547A (zh) 一种dram控制器时序校验功能的验证方法及***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant