CN109509745A - 一种用于G·fast低容放电管阵列 - Google Patents

一种用于G·fast低容放电管阵列 Download PDF

Info

Publication number
CN109509745A
CN109509745A CN201811617876.5A CN201811617876A CN109509745A CN 109509745 A CN109509745 A CN 109509745A CN 201811617876 A CN201811617876 A CN 201811617876A CN 109509745 A CN109509745 A CN 109509745A
Authority
CN
China
Prior art keywords
lead
paster
dao
backlight unit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811617876.5A
Other languages
English (en)
Other versions
CN109509745B (zh
Inventor
庄翔
何新建
张超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agile Semiconductor Ltd
Original Assignee
Agile Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agile Semiconductor Ltd filed Critical Agile Semiconductor Ltd
Priority to CN201811617876.5A priority Critical patent/CN109509745B/zh
Publication of CN109509745A publication Critical patent/CN109509745A/zh
Application granted granted Critical
Publication of CN109509745B publication Critical patent/CN109509745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种用于G·fast低容放电管阵列，包括一个放电管芯片、四个低容二极管芯片、六个引线和一个塑封体；第一、第二、第三引线共用第一贴片基岛；第四、第五、第六引线分别具有第二、第三、第四贴片基岛，低容二极管芯片背面为阴极，表面为阳极。第一、第二、第三、第四低容二极管芯片阴极分别焊接第一、第一、第二、第四贴片基岛，阳极分别与第二、第四、第三、第三贴片基岛焊接。放电管芯片焊接第一贴片基岛，正面与第三贴片基岛焊接。放电管芯片、低容二极管芯片、引线均封装在塑封体内。本发明器件具有低电容、低残压、封装面积小等优点，非常适合用在G·fast等应用场合。

Description

一种用于G•fast低容放电管阵列
技术领域
本发明涉及半导体功率器件技术领域，尤其涉及一种用于G•fast低容放电管阵列。
背景技术
随着云计算、大数据、物联网等应用的不断发展，人们对数据速率的要求越来越高；同时，激烈的市场竞争也使得网络运营商不得不改善网络结构，提供高速服务。毋庸置疑，光纤网络是未来发展的趋势，而且在铜基接入网络向纯光纤网络过渡的时期，光纤网络也逐步为用户熟知。但是，直接将光纤接入到用户端不是一种有利的做法，而且在某种情况下（例如在老旧建筑群中接入光纤）成本极高，为了找到一种既快捷又划算的方法提高千兆高速以太网，人们在一些实例中使用了铜线接入技术，也是G•fast。G•fast以最新的VDSL(超高速数字用户线路)技术为基础，它可以让电话线在250米距离内实现光纤的速度，解决光纤入户的“最后一公里”难题。G•fast集光纤接入技术和铜线接入技术的优点于一体，利用电话铜缆以光纤的传输速度向客户传输数据。
以G•fast最新技术的终端产品在楼宇网络传输过程中会面临着静电放电与雷击浪涌困扰，很多产品遭受静电和雷击的破坏而失效，从而造成巨大的经济损失。为了提高产品的雷击、静电等防护等级，需要在G•fast终端产品设计中增加浪涌保护器件。
图1为现有用于XDSL（数字用户线路）应用典型电路，通过双向低容TVS二极管用于差模浪涌保护。通过设计低容二极管与TVS串联降低器件的低容，可以适应在高速传输中对电容的要求；同时设计成双向对称的器件可以实现电路中差模信号的保护。但G•fast较XDSL速度更快，在应对复杂的雷击环境下对浪涌、电容和Vc要求更高。
现用的TVS器件无法满足G•fast应用场合。
图2为用于G•fast应用电路中的保护器件典型电路。PIN1与PIN3之间对差模信号进行保护，PIN1至PIN3对共模信号进行保护。
图3是用于G•fast保护电路中一种集成低容放电管阵列，由于T1为半导体放电管，半导体放电管的特性会比用于XDSL保护中的TVS器件残压更低。PIN1至PIN3，D11、T1和D22形成保护通道，D11与D22为低容二极管，半导体放电管T1与两个低容二极管D11、D22串联，所以通道间的电容由低容二极管决定。此集成低容放电管在浪涌电流、电容和残压较TVS器件更具优势，可以使用G•fast电路中浪涌防护。
发明内容
为解决上述缺陷，本发明提供一种低电容、低残压、封装面积小的用于G•fast低容放电管阵列。
为实现上述目的，本发明通过以下技术方案实现：一种用于G•fast低容放电管阵列，
包括第一引线、第二引线、第三引线、第四引线、第五引线、第六引线、第一低容二极管芯片、第二低容二极管芯片、第三低容二极管芯片、第四低容二极管芯片、放电管芯片和塑封体；
所述第一引线、第二引线、第三引线共用第一贴片基岛，第四引线、第五引线、第六引线分别具有第二贴片基岛、第三贴片基岛和第四贴片基岛；
所述第一低容二极管芯片、第二低容二极管芯片、第三低容二极管芯片和第四低容二极管芯片背面为阴极，表面为阳极；
所述第一低容二极管芯片的阴极通过共晶或者导电胶焊接在第一引线对应的共用第一贴片基岛，第一低容二极管芯片的阳极通过焊线与第四引线对应的第二贴片基岛焊接连接；
所述第二低容二极管芯片的阴极通过共晶或者导电胶焊接在第三引线对应的共用第一贴片基岛，第二低容二极管芯片的阳极通过焊线与第六引线对应的第四贴片基岛焊接连接；
所述放电管芯片的背面通过共晶或者导电胶焊接在第二引线对应的共用第一贴片基岛，放电管芯片的正面通过焊线与第五引线对应的第三贴片基岛焊接连接；
所述第三低容二极管芯片的阴极通过共晶或者导电胶焊接在第四引线对应的第二贴片基岛，第三低容二极管芯片的阳极通过焊线与第五引线对应的第三贴片基岛焊接连接；
所述第四低容二极管芯片的阴极通过共晶或者导电胶焊接在第六引线对应的第四贴片基岛，第四低容二极管芯片的阳极通过焊线与第五引线对应的第三贴片基岛焊接连接；
所述第一引线、第二引线、第三引线、第四引线、第五引线、第六引线、第一贴片基岛、第二贴片基岛、第三贴片基岛、第四贴片基岛、第一低容二极管芯片、第二低容二极管芯片、第三低容二极管芯片、第四低容二极管芯片和放电管芯片均封装在塑封体内。
进一步地，所述第一引线、第二引线、第三引线、第四引线、第五引线和第六引线各自具有相应的第一折弯端、第二折弯端、第三折弯端、第四折弯端、第五折弯端、第六折弯端，且第一折弯端、第二折弯端、第三折弯端、第四折弯端、第五折弯端、第六折弯端都位于塑封体外、且靠近塑封体的边缘处。
进一步地，所述第一引线、第二引线和第三引线并排布置，且第二引线位于第一引线和第三引线之间，所述第四引线、第五引线和第六引线并排布置，且第一引线、第二引线和第三引线的伸出方向分别与第四引线、第五引线和第六引线的伸出方向相反。
进一步地，所述第一引线、第二引线、第三引线相应的第一贴片基岛与第四引线、第五引线和第六引线各自相应的第二贴片基岛、第三贴片基岛、第四贴片基岛均是方形片状结构。
本发明的有益效果：采用上述低容放电管阵列够有效降低残压，增大浪涌能力，保证高速口信号传输，以克服现有技术的不足；同时此低容放电管阵列焊接在电子线路板上所占空间较小；生产过程中耗时端，生产效率高。
附图说明
图1为现有用于XDSL（数字用户线路）应用典型电路示意图。
图2为用于G•fast应用电路中的保护器件典型电路示意图。
图3为用于G•fast保护电路中集成低容放电管阵列示意图。
图4是根据本发明第1实施例的结构示意图。
图5是根据本发明第2实施例的结构示意图。
图6是根据本发明第3实施例的结构示意图。
图7是根据本发明第4实施例的结构示意图。
其中：1、第一引线，2、第二引线，3、第三引线，4、第四引线，5、第五引线，6、第六引线，7、第一低容二极管芯片，8、第二低容二极管芯片，9、第三低容二极管芯片，10、第四低容二极管芯片，11、放电管芯片，12、塑封体，1-1、第一贴片基岛，2-1、第二贴片基岛，3-1、第三贴片基岛，4-1、第四贴片基岛，1-2、第一折弯端，2-2、第二折弯端，3-2、第三折弯端，4-2、第四折弯端，5-2、第五折弯端，6-2、第六折弯端。
具体实施方式
以下结合附图以及给出的实施例，对本发明作进一步的说明，但并不局限于此。
实施例1，如图4所示，一种用于G•fast低容放电管阵列，包括第一引线1、第二引线2、第三引线3、第四引线4、第五引线5、第六引线6、第一低容二极管芯片7、第二低容二极管芯片8、第三低容二极管芯片9、第四低容二极管芯片10、放电管芯片11和塑封体12；
第一引线1、第二引线2、第三引线3共用第一贴片基岛1-1，第四引线4、第五引线5、第六引线6分别具有第二贴片基岛2-1、第三贴片基岛3-1和第四贴片基岛4-1；
第一低容二极管芯片7、第二低容二极管芯片8、第三低容二极管芯片9和第四低容二极管芯片10背面为阴极，表面为阳极；
第一低容二极管芯片7的阴极通过共晶或者导电胶焊接在第一引线1对应的共用第一贴片基岛1-1，第一低容二极管芯片7的阳极通过焊线与第四引线4对应的第二贴片基岛2-1焊接连接；
第二低容二极管芯片8的阴极通过共晶或者导电胶焊接在第三引线3对应的共用第一贴片基岛1-1，第二低容二极管芯片8的阳极通过焊线与第六引线6对应的第四贴片基岛4-1焊接连接；
放电管芯片11的背面通过共晶或者导电胶焊接在第二引线2对应的共用第一贴片基岛1-1，放电管芯片11的正面通过焊线与第五引线5对应的第三贴片基岛3-1焊接连接；
第三低容二极管芯片9的阴极通过共晶或者导电胶焊接在第四引线4对应的第二贴片基岛2-1，第三低容二极管芯片9的阳极通过焊线与第五引线5对应的第三贴片基岛3-1焊接连接；
第四低容二极管芯片10的阴极通过共晶或者导电胶焊接在第六引线6对应的第四贴片基岛4-1，第四低容二极管芯片10的阳极通过焊线与第五引线5对应的第三贴片基岛3-1焊接连接；
第一引线1、第二引线2、第三引线3、第四引线4、第五引线5、第六引线6、第一贴片基岛1-1、第二贴片基岛2-1、第三贴片基岛3-1、第四贴片基岛4-1、第一低容二极管芯片7、第二低容二极管芯片8、第三低容二极管芯片9、第四低容二极管芯片10和放电管芯片11均封装在塑封体12内。
为了方便焊接，第一引线1、第二引线2、第三引线3、第四引线4、第五引线5和第六引线6各自具有相应的第一折弯端1-2、第二折弯端2-2、第三折弯端3-2、第四折弯端4-2、第五折弯端5-2、第六折弯端6-2，且第一折弯端1-2、第二折弯端2-2、第三折弯端3-2、第四折弯端4-2、第五折弯端5-2、第六折弯端6-2都位于塑封体12外，并靠近塑封体12的边缘处。
为了使得本发明更加合理、紧凑，第一引线1、第二引线2和第三引线3并排布置，且第二引线2位于第一引线1和第三引线3之间，第四引线4、第五引线5和第六引线6并排布置，且第一引线1、第二引线2和第三引线3的伸出方向分别与第四引线4、第五引线5和第六引线6的伸出方向相反。
为了便于与低容二极管芯片与放电管芯片连接，第一引线1、第二引线2、第三引线3相应的第一贴片基岛1-1与第四引线4、第五引线5和第六引线6各自相应的第二贴片基岛2-1、第三贴片基岛3-1、第四贴片基岛4-1均是方形片状结构。
实施例2，如图5，一种用于G•fast低容放电管阵列，包括第一引线1、第二引线2、第三引线3、第四引线4、第五引线5、第六引线6、第一低容二极管芯片7、第二低容二极管芯片8、第三低容二极管芯片9、第四低容二极管芯片10、放电管芯片11和塑封体12；
第一引线1、第二引线2、第三引线3共用第一贴片基岛1-1，第四引线4、第五引线5、第六引线6分别具有第二贴片基岛2-1、第三贴片基岛3-1和第四贴片基岛4-1；
第一低容二极管芯片7、第二低容二极管芯片8、第三低容二极管芯片9和第四低容二极管芯片10背面为阳极，表面为阴极；
第一低容二极管芯片7的阳极通过共晶或者导电胶焊接在第四引线4对应的第二贴片基岛2-1，第一低容二极管芯片7的阴极通过焊线与第一引线1对应的第一贴片基岛1-1焊接连接；
第二低容二极管芯片8的阳极通过共晶或者导电胶焊接在第六引线6对应的第四贴片基岛4-1，第二低容二极管芯片7的阴极通过焊线与第三引线3对应的第一贴片基岛1-1焊接连接；
第三低容二极管芯片9的阳极通过共晶或者导电胶焊接在第五引线5对应的第三贴片基岛3-1，第三低容二极管芯片9的阴极通过焊线与第四引线4对应的第二贴片基岛2-1焊接连接；
第四低容二极管芯片10的阳极通过共晶或者导电胶焊接在第五引线5对应的第三贴片基岛3-1，第四低容二极管芯片10的阴极通过焊线与第六引线6对应的第四贴片基岛4-1焊接连接；
放电管芯片11的背面通过共晶或者导电胶焊接在第二引线2对应的共用第一贴片基岛1-1，放电管芯片11的正面通过焊线与第五引线5对应的第三贴片基岛3-1焊接连接。
本发明第2实施例提供的低容放电管阵列的其他部分与本发明第1实施例提供的低容放电管阵列相同，在此不再重复叙述。
实施例3，如图6，一种用于G•fast低容放电管阵列，包括第一引线1、第二引线2、第三引线3、第四引线4、第五引线5、第六引线6、第一低容二极管芯片7、第二低容二极管芯片8、第三低容二极管芯片9、第四低容二极管芯片10、放电管芯片11和塑封体12；
第一引线1、第二引线2、第三引线3共用第一贴片基岛1-1，第四引线4、第五引线5、第六引线6分别具有第二贴片基岛2-1、第三贴片基岛3-1和第四贴片基岛4-1；
第一低容二极管芯片7、第二低容二极管芯片8背面为阴极，正面为阳极；
第三低容二极管芯片9和第四低容二极管芯片10背面为阳极，表面为阴极；
第一低容二极管芯片7的阴极通过共晶或者导电胶焊接在第一引线1对应的第一贴片基岛1-1，第一低容二极管芯片7的阳极通过焊线与第四引线4对应的第二贴片基岛2-1焊接连接；
第二低容二极管芯片8的阴极通过共晶或者导电胶焊接在第三引线3对应的第一贴片基岛1-1，第二低容二极管芯片7的阳极通过焊线与第六引线6对应的第四贴片基岛4-1焊接连接；
第三低容二极管芯片9的阳极通过共晶或者导电胶焊接在第五引线5对应的第三贴片基岛3-1，第三低容二极管芯片9的阴极通过焊线与第四引线4对应的第二贴片基岛2-1焊接连接；
第四低容二极管芯片10的阳极通过共晶或者导电胶焊接在第五引线5对应的第三贴片基岛3-1，第四低容二极管芯片10的阴极通过焊线与第六引线6对应的第四贴片基岛4-1焊接连接；
放电管芯片11的背面通过共晶或者导电胶焊接在第二引线2对应的共用第一贴片基岛1-1，放电管芯片11的正面通过焊线与第五引线5对应的第三贴片基岛3-1焊接连接。
本发明第3实施例提供的低容放电管阵列的其他部分与本发明第1实施例提供的低容放电管阵列相同，在此不再重复叙述。
实施例4，如图7，一种用于G•fast低容放电管阵列，包括第一引线1、第二引线2、第三引线3、第四引线4、第五引线5、第六引线6、第一低容二极管芯片7、第二低容二极管芯片8、第三低容二极管芯片9、第四低容二极管芯片10、放电管芯片11和塑封体12；
第一引线1、第二引线2、第三引线3共用第一贴片基岛1-1，第四引线4、第五引线5、第六引线6分别具有第二贴片基岛2-1、第三贴片基岛3-1和第四贴片基岛4-1；
第一低容二极管芯片7、第二低容二极管芯片8背面为阳极，正面为阴极；
第三低容二极管芯片9和第四低容二极管芯片10背面为阴极，表面为阳极；
第一低容二极管芯片7的阳极通过共晶或者导电胶焊接在第四引线4对应的第二贴片基岛2-1，第一低容二极管芯片7的阴极通过焊线与第一引线1对应的第一贴片基岛1-1焊接连接；
第二低容二极管芯片8的阳极通过共晶或者导电胶焊接在第六引线6对应的第四贴片基岛4-1，第二低容二极管芯片7的阴极通过焊线与第三引线3对应的第一贴片基岛1-1焊接连接；
第三低容二极管芯片9的阴极通过共晶或者导电胶焊接在第四引线4对应的第二贴片基岛2-1，第三低容二极管芯片9的阳极通过焊线与第五引线5对应的第三贴片基岛3-1焊接连接；
第四低容二极管芯片10的阴极通过共晶或者导电胶焊接在第六引线6对应的第四贴片基岛4-1，第四低容二极管芯片10的阳极通过焊线与第五引线5对应的第三贴片基岛3-1焊接连接；
放电管芯片11的背面通过共晶或者导电胶焊接在第二引线2对应的共用第一贴片基岛1-1，放电管芯片11的正面通过焊线与第五引线5对应的第三贴片基岛3-1焊接连接。
本发明第4实施例提供的低容放电管阵列的其他部分与本发明第1实施例提供的低容放电管阵列相同，在此不再重复叙述。

Claims (4)

1.一种用于G•fast低容放电管阵列，其特征在于：
包括第一引线、第二引线、第三引线、第四引线、第五引线、第六引线、第一低容二极管芯片、第二低容二极管芯片、第三低容二极管芯片、第四低容二极管芯片、放电管芯片和塑封体；
所述第一引线、第二引线、第三引线共用第一贴片基岛，第四引线、第五引线、第六引线分别具有第二贴片基岛、第三贴片基岛和第四贴片基岛；
所述第一低容二极管芯片、第二低容二极管芯片、第三低容二极管芯片和第四低容二极管芯片背面为阴极，表面为阳极；
所述第一低容二极管芯片的阴极通过共晶或者导电胶焊接在第一引线对应的共用第一贴片基岛，第一低容二极管芯片的阳极通过焊线与第四引线对应的第二贴片基岛焊接连接；
所述第二低容二极管芯片的阴极通过共晶或者导电胶焊接在第三引线对应的共用第一贴片基岛，第二低容二极管芯片的阳极通过焊线与第六引线对应的第四贴片基岛焊接连接；
所述放电管芯片的背面通过共晶或者导电胶焊接在第二引线对应的共用第一贴片基岛，放电管芯片的正面通过焊线与第五引线对应的第三贴片基岛焊接连接；
所述第三低容二极管芯片的阴极通过共晶或者导电胶焊接在第四引线对应的第二贴片基岛，第三低容二极管芯片的阳极通过焊线与第五引线对应的第三贴片基岛焊接连接；
所述第四低容二极管芯片的阴极通过共晶或者导电胶焊接在第六引线对应的第四贴片基岛，第四低容二极管芯片的阳极通过焊线与第五引线对应的第三贴片基岛焊接连接；
所述第一引线、第二引线、第三引线、第四引线、第五引线、第六引线、第一贴片基岛、第二贴片基岛、第三贴片基岛、第四贴片基岛、第一低容二极管芯片、第二低容二极管芯片、第三低容二极管芯片、第四低容二极管芯片和放电管芯片均封装在塑封体内。
2.根据权利要求1所述的用于G•fast低容放电管阵列，其特征在于：所述第一引线、第二引线、第三引线、第四引线、第五引线和第六引线各自具有相应的第一折弯端、第二折弯端、第三折弯端、第四折弯端、第五折弯端、第六折弯端，且第一折弯端、第二折弯端、第三折弯端、第四折弯端、第五折弯端、第六折弯端都位于塑封体外、且靠近塑封体的边缘处。
3.根据权利要求1所述的用于G•fast低容放电管阵列，其特征在于：所述第一引线、第二引线和第三引线并排布置，且第二引线位于第一引线和第三引线之间，所述第四引线、第五引线和第六引线并排布置，且第一引线、第二引线和第三引线的伸出方向分别与第四引线、第五引线和第六引线的伸出方向相反。
4.根据权利要求1所述的用于G•fast低容放电管阵列，其特征在于：所述第一引线、第二引线、第三引线相应的第一贴片基岛与第四引线、第五引线和第六引线各自相应的第二贴片基岛、第三贴片基岛、第四贴片基岛均是方形片状结构。
CN201811617876.5A 2018-12-28 2018-12-28 一种用于G·fast低容放电管阵列 Active CN109509745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811617876.5A CN109509745B (zh) 2018-12-28 2018-12-28 一种用于G·fast低容放电管阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811617876.5A CN109509745B (zh) 2018-12-28 2018-12-28 一种用于G·fast低容放电管阵列

Publications (2)

Publication Number Publication Date
CN109509745A true CN109509745A (zh) 2019-03-22
CN109509745B CN109509745B (zh) 2023-09-22

Family

ID=65755639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811617876.5A Active CN109509745B (zh) 2018-12-28 2018-12-28 一种用于G·fast低容放电管阵列

Country Status (1)

Country Link
CN (1) CN109509745B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093697A (ja) * 2004-09-20 2006-04-06 Tco Co Ltd 静電放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード
US20080012125A1 (en) * 2006-07-14 2008-01-17 Won Jin Son Light Emitting Diode Package
CN201402572Y (zh) * 2009-05-08 2010-02-10 常州银河世纪微电子有限公司 全彩色led显示器件
JP2011009501A (ja) * 2009-06-26 2011-01-13 Sanken Electric Co Ltd 半導体発光装置
CN103811456A (zh) * 2014-02-18 2014-05-21 江阴苏阳电子股份有限公司 多芯片dip封装结构
CN205810800U (zh) * 2016-06-28 2016-12-14 江苏友润微电子有限公司 一种贴片式稳压芯片
CN205810807U (zh) * 2016-06-28 2016-12-14 江苏友润微电子有限公司 一种贴片式瞬间抑制二极管芯片
CN206179860U (zh) * 2016-11-23 2017-05-17 深圳市群芯科创电子有限公司 一种新型dip8封装结构
CN209169141U (zh) * 2018-12-28 2019-07-26 捷捷半导体有限公司 一种用于G·fast低容放电管阵列

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093697A (ja) * 2004-09-20 2006-04-06 Tco Co Ltd 静電放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード
US20080012125A1 (en) * 2006-07-14 2008-01-17 Won Jin Son Light Emitting Diode Package
CN201402572Y (zh) * 2009-05-08 2010-02-10 常州银河世纪微电子有限公司 全彩色led显示器件
JP2011009501A (ja) * 2009-06-26 2011-01-13 Sanken Electric Co Ltd 半導体発光装置
CN103811456A (zh) * 2014-02-18 2014-05-21 江阴苏阳电子股份有限公司 多芯片dip封装结构
CN205810800U (zh) * 2016-06-28 2016-12-14 江苏友润微电子有限公司 一种贴片式稳压芯片
CN205810807U (zh) * 2016-06-28 2016-12-14 江苏友润微电子有限公司 一种贴片式瞬间抑制二极管芯片
CN206179860U (zh) * 2016-11-23 2017-05-17 深圳市群芯科创电子有限公司 一种新型dip8封装结构
CN209169141U (zh) * 2018-12-28 2019-07-26 捷捷半导体有限公司 一种用于G·fast低容放电管阵列

Also Published As

Publication number Publication date
CN109509745B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
CN103515942B (zh) 通信接口的防护电路
CN102176624B (zh) 低电容低钳位过压保护器件
CN209169141U (zh) 一种用于G·fast低容放电管阵列
CN106611762B (zh) 静电保护电路、方法和显示装置
CN106375010B (zh) 一种光纤局域网can总线控制装置及组网
CN105959063A (zh) 电口模块
CN102012455A (zh) 一种过零检测电路
CN204065445U (zh) 镜头模组和摄像头模组
CN109509745A (zh) 一种用于G·fast低容放电管阵列
CN106159611A (zh) 应用于Lightning接口智能终端的转接器及转接方法
JP5192002B2 (ja) サージエネルギー変換回路
CN103872673A (zh) 一种网口防护的三级防雷模块
CN201699407U (zh) 多支路电桥两级雷电防护装置
CN207283569U (zh) 无网络变压器的以太网口通信电路
CN107579832A (zh) 无网络变压器的以太网口通信电路
CN202616765U (zh) 千兆以太网供电过压保护器
CN204118722U (zh) 一种网口防护的三级防雷模块
CN207853914U (zh) 无网络变压器的PoE设备
CN210142650U (zh) 一种陶瓷贴片封装双向低结电容tvs二极管
CN207603584U (zh) 一种阻抗变换器
CN207652611U (zh) 声音功放***以及音响
CN110311665A (zh) 模拟开关电路
CN2938638Y (zh) 防静电电路及具有所述防静电电路的电视机
CN218918898U (zh) 一种光形广角度的m形小尺寸bt贴片红外接收管
CN209330137U (zh) 一种车载网络接口电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant