CN109495112A - 模数转换方法及δ-σ调制器 - Google Patents

Abstract

本发明提供一种模数转换方法及Δ‑Σ调制器。模数转换方法包括至少部分通过下述步骤将模拟输入信号转换为数字输出：用滤波器对所述模拟输入信号进行滤波；通过利用多个比较器将经滤波的模拟输入信号与多个阈值进行比较，生成所述数字输出；基于多个比较器的先前输出，从多个相应参考值中选择多个阈值中的至少一个阈值，其中选择所述多个阈值中的至少一个阈值包括多个阈值的数值顺序随时间改变；以及将所述数字输出提供至滤波器的输入端口。本发明可以应用于要求较大调制速度的应用中，并且可以限制晶片上使用的空间量。

Description

模数转换方法及Δ-Σ调制器

技术领域

本发明涉及Δ-Σ(delta-sigma)模数转换器(analog-to-digital converter，ADC)。

背景技术

Δ-ΣADC使用积分器(integrator)和反馈回路(feedback loop)来过滤低频中的噪声，以便增强信噪比。一些Δ-ΣADC在反馈回路中包括1位(1-bit)数模转换器(digital-to-analog converter，DAC)。其他Δ-ΣADC包括多位(multi-bit)DAC。具有多位DAC的ADC通常提供更高的数字化分辨率。

发明内容

有鉴于此，本发明提供一种模数转换方法及Δ-Σ调制器。

本发明提供了一种模数转换方法，包括至少部分通过下述步骤将模拟输入信号转换为数字输出：用滤波器对所述模拟输入信号进行滤波；通过利用多个比较器将经滤波的所述模拟输入信号与多个阈值进行比较，生成所述数字输出；基于所述多个比较器的先前输出，从多个相应参考值中选择所述多个阈值中的至少一个阈值，其中选择所述多个阈值中的至少一个阈值包括所述多个阈值的数值顺序随时间改变；以及将所述数字输出提供至所述滤波器的输入端口。

本发明提供了一种Δ-Σ调制器，包括：滤波器；量化器，包括多个比较器，所述多个比较器中的每一个均被配置为将所述滤波器的输出与相应阈值进行比较，多个相应阈值是从多个相应参考值中选择的；控制电路，耦接到所述量化器并且被配置为基于所述量化器的先前输出随时间改变所述多个相应阈值的数值顺序；以及反馈回路，用于将所述量化器耦接到所述滤波器的输入端口。

本发明提供了一种Δ-Σ调制器，包括：滤波器；量化器，包括至少第一比较器、第二比较器和第三比较器；多路复用器，包括至少第一2对1多路复用器、第二2对1多路复用器和第三2对1多路复用器，所述第一2对1多路复用器的输出耦接到所述第一比较器，所述第二2对1多路复用器的输出耦接到所述第二比较器以及所述第三2对1多路复用器的输出耦接到所述第三比较器；控制电路，被配置为通过如下方式选择第一阈值、第二阈值和第三阈值，使得所述第一阈值、所述第二阈值和所述第三阈值的数值顺序随时间改变：利用所述第一2对1多路复用器，在第一参考值和第四参考值中选择第一阈值；利用所述第二2对1多路复用器，在第二参考值和第五参考值中选择第二阈值；利用所述第三2对1多路复用器，在第三参考值和第六参考值中选择第三阈值；以及反馈回路，用于将所述量化器耦接到所述滤波器的输入端口。

本发明可以应用于要求较大调制速度的应用中，并且可以限制晶片上使用的空间量。

在结合附图阅读本发明的实施例的以下详细描述之后，本发明的各种目的、特征和优点将是显而易见的。然而，这里使用的附图仅以解释说明为目的，而不应被视为本发明的限制。

附图说明

在浏览了下文的具体实施方式和相应的附图后，本领域技术人员将更容易理解上述本发明的目的和优点。

图1示出根据本发明实施例的Δ-Σ调制器的框图。

图2A示出根据本发明一些实施例的可以在Δ-Σ调制器中使用的数字转换器的示例的框图。

图2B根据一个特定示例示出了图2A的数字转换器的操作。

图3中示出驱动器的一个具体实施方式。

图4为根据本发明的非限制性实施例示出图3中驱动器中使用的参考选择器的示意框图。

图5示出根据本发明一些实施例的用于将模拟输入信号转换成数字输出并同时补偿过量回路延迟的代表性方法的流程图。

图6是示出经滤波的模拟输入信号的示例的图表。

图7A至图7E是根据本发明的非限制性实施例示出图2A的数字转换器如何响应图6的模拟输入信号的表格。

具体实施方式

用于补偿Δ-Σ调制器的过量回路延迟(excess loop delay)的常规电路会速度非常慢或者非常昂贵。“过量回路延迟”是本领域中术语，用于指Δ-Σ调制器的回路中出现的延迟累积。这种延迟会对Δ-Σ调制器的性能和稳定性造成不利影响。某些过量回路延迟补偿电路不足够快，无法对高于1GHz调制速度的模拟信号进行数字化，而高于1GHz调制速度的模拟信号在传感和通信应用中是经常的情况。另一方面，其他过量回路延迟补偿电路可以处理这种高速信号，但是需要集成电路上较大面积来布置Δ-Σ调制器，因此显著增加了整个调制器的成本。例如，一些电路在量化器中包括大量的多路复用器和/或大量导线，这将增加调制器晶片的尺寸，并因此增加其成本。

认识到现有技术中的这些限制，本发明提出了用于补偿Δ-Σ调制器的过量回路延迟的高速紧凑(compact)电路。与常规电路不同，本发明提出的电路可以应用于要求较大调制速度的应用中(当然，也可以用于低速应用中)，并且可以限制晶片上使用的空间量。

在一些实施例中，空间使用量的减少可以通过减少多路复用器和控制线的数量来实现，这些多路复用器和控制线用于驱动调制器的量化器的操作。多路复用器和线路的数量的减少又可以通过改变提供给量化器的阈值的数值顺序(numerical order)来实现，这可以显著地简化控制电路的设计。

使用这些控制电路，模拟输入信号可以通过以下步骤被数字化：1)对信号进行滤波，例如使用积分器或其他类型的低通滤波器，2)利用多个比较器，将滤波信号与多个阈值进行比较，3)基于多个比较器的先前输出，从多个对应参考值中选择多个阈值中的每个阈值，其中选择多个阈值中的每个阈值包括随着时间改变多个阈值的数值顺序，以及4)通过反馈回路将数字输出提供给滤波器的输入端口。

在改变阈值的数值顺序时，在第一时间间隔中提供给第一比较器的阈值可以大于提供给第二比较器的阈值，但是在第二时间间隔中是相反的情况。

图1示出根据本发明实施例的Δ-Σ调制器的框图。Δ-Σ调制器100可以包括信号减法电路102、回路滤波器104、量化器106、控制电路108和数模转换器(digital-to-analogconverter，DAC)110。信号减法电路102也可以是加法器(其可以利用差分放大器来实现，以执行模拟信号相减)。信号减法电路102可以被设置为从模拟输入信号V_IN中减去模拟反馈信号V_FB，以生成差值信号V_S。回路滤波器104可以包括一个或多个积分器、谐振器或其他类型的滤波器(包括低通滤波器)。回路滤波器104可以被设置为对差值信号V_S执行滤波操作，以生成滤波信号V_S'。在一些实施例中，回路滤波器104可以被设置为使得在Δ-Σ调制器中出现的噪声的频谱密度在低频处较低，由此提供了可以以最小噪声来数字化模拟信号的频谱区域。

量化器106和控制电路108共同形成数字转换器(digitizer)112。量化器106可以由控制电路108控制，并且可以设置成将滤波信号V_S'量化(例如数字化)为数字输出信号D_OUT。DAC 110可以位于量化器106的输出与信号减法电路102的输入之间的反馈路径中，并且被设置为基于数字输出信号D_OUT来执行数模转换操作。信号减法电路102可以将DAC 110的输出(反馈信号V_FB)与模拟输入信号V_IN相组合。

信号经过量化器106、DAC 110和/或沿着反馈路径中存在的其他寄生组件时所累积的延迟被称为过量回路延迟。过量回路延迟可能会导致量化器时钟边沿与DAC脉冲边沿之间的非零延迟。理想情况下，DAC脉冲应当立即响应量化器时钟边沿，但是由于非零门延迟(gate delay)和晶体管开关时间，反馈回路中可能存在有限延迟。定时误差通过DAC会随时间累积，这将对Δ-Σ调制器的性能和稳定性造成不利影响。

至少在一些实施例中，可以通过在量化器周围添加局部反馈回路(localfeedback loop)来补偿过量回路延迟。如图1所示，控制电路108可以被设置为与量化器106形成闭环。该局部反馈的增益以补偿过量回路延迟的方式来设置。

图2A示出根据本发明一些实施例的可以在Δ-Σ调制器100中使用的数字转换器的示例的框图。如图所示，数字转换器202可以包括比较器206₀、206₁和206₂、多路复用器M₀、M₁和M₂以及驱动器212。尽管图2A示出了具有三个比较器和三个多路复用器因此产生三个数字输出的数字转换器，但是在其他实施例中可以使用任何其他合适数量的比较器和多路复用器。比较器206₀、206₁和206₂共同形成量化器106(如图1所示)，多路复用器M₀、M₁和M₂以及驱动器212共同形成控制电路108(如图1所示)。在该示例中数字输出D_OUT包括输出D<0>、D<1>和D<2>，但是通过增加比较器的数量也可以实现具有更多比特位的输出。

在该示例中，每个比较器接收信号V_S'作为第一输入，并且接收从相应的多路复用器输出的阈值作为第二输入。比较器被设置为根据其输入之间的比较输出比较结果。例如，如果V_S'大于阈值，则比较器的输出可以是1，如果V_S'小于阈值，则比较器的输出可以是0，但是也可以采用相反的逻辑。

多路复用器M₀、M₁和M₂中的每一个均被配置为在其输入中选择一个。在此示例中，多路复用器M₀、M₁和M₂是2对1(2-to-1)多路复用器。也就是说，每个多路复用器在其两个输入之间选择一个输入作为输出。每个多路复用器接收控制信号“Sel”，用于从其输入中选择其中之一。如图2A所示，控制信号Sel<0>可以控制M₀，控制信号Sel<1>可以控制M₁并且控制信号Sel<2>可以控制M₂。在这个例子中，每个Sel信号包括一比特，用于在多路复用器的两个输入之中选择一个输入。Sel信号是由驱动器212基于比较器的先前输出D_OUT(即，D<0>、D<1>和D<2>)(例如前一个时钟周期的输出)而输出的。

在这种情况下，多路复用器M₀接收参考值Ref<0>和Ref<3>作为输入，多路复用器M₁接收参考值Ref<1>和Ref<4>，多路复用器M₂接收参考值Ref<2>和Ref<5>。其中参考值Ref<0>、Ref<1>、Ref<2>、Ref<3>、Ref<4>、Ref<5>可分别称为第一、第二、第三、第四、第五、第六参考值。在一些实施例中，Ref<5>大于Ref<4>，Ref<4>大于Ref<3>，Ref<3>大于Ref<2>，Ref<2>大于Ref<1>，Ref<1>大于Ref<0>，当然其他配置也是可以的。在一个说明性实施例中，Ref<0>＝0，Ref<1>＝1V，Ref<2>＝2V，Ref<3>＝3V，Ref<4>＝4V，Ref<5>＝5V。

可以通过利用控制方案来限制实现驱动器212所需的线路和组件(例如，多路复用器)的数量，由此，提供给比较器作为其输入的阈值的数值顺序随时间改变。例如，在时间t₁，可以根据第一数值顺序来排列阈值，其中多路复用器M₂的阈值大于多路复用器M₁的阈值，多路复用器M₁的阈值大于多路复用器M₀的阈值。然而，在时间t₂该数值顺序可以发生变化，例如此时多路复用器M₀的阈值被设置为大于多路复用器M₂的阈值，多路复用器M₂的阈值大于多路复用器M₁的阈值。与给定数量的多路复用器所能达到的阈值组合的数量相比，改变阈值的数值顺序可以增加阈值组合的数量。换句话说，如果不允许阈值的数值顺序如本文所述那样变化，则达到相同数量的阈值组合所需的多路复用器的数量将明显更大。

图2B根据一个特定示例示出了图2A的数字转换器的操作。在该图表中，每个列标题0、1、2和3表示来自前一周期的数字输出D<2>、D<1>和D<0>的总和。该总和用于确定当前周期的多路复用器输出M₀、M₁和M₂。例如，当前一个总和为0时，多路复用器M₀选择Ref<0>，多路复用器M₁选择Ref<1>，多路复用器M₂选择Ref<2>。因此，数值顺序使得多路复用器M₂的阈值大于多路复用器M₁的阈值，多路复用器M₁的阈值大于多路复用器M₀的阈值。

当前一个总和为1时，多路复用器M₀选择Ref<3>，多路复用器M₁选择Ref<1>，并且路复用器M₂选择Ref<2>。结果，新的数值顺序为多路复用器M₀的阈值大于多路复用器M₂的阈值，多路复用器M₂的阈值大于多路复用器M₁的阈值。

当前一个总和为2时，多路复用器M₀选择Ref<3>，多路复用器M₁选择Ref<4>，并且多路复用器M₂选择Ref<2>。结果，新的数值顺序为多路复用器M₁的阈值大于多路复用器M₀的阈值，多路复用器M₀的阈值大于多路复用器M₂的阈值。

当先前总和为3时，多路复用器M₀选择Ref<3>，多路复用器M₁选择Ref<4>，并且多路复用器M₂选择Ref<5>。因此，建立了与初始情况中相同的数值顺序。阈值的数值顺序随时间变化的具体方式可取决于数字转换器202的先前数字输出(相对于参考值的V_S'值)。在一个实施例中，一部分比较器可以具有固定的阈值，而其他比较器可以具有可调节的阈值。

根据一些非限制性实施例，在图3中示出驱动器212的一个具体实施方式。在这种情况下，驱动器212包括测温编码器(thermometric coder)302、多个延迟单元(标记为Z^-1)、参考选择器306和参考多路复用器(MUX)308。驱动器212输出控制信号Sel<0>、Sel<1>和Sel<2>，用于基于先前的数字输出D<0>、D<1>和D<2>选择新的阈值。

测温编码器302被配置为接收数字输出D<0>、D<1>和D<2>，并基于测温代码来转换这些输出。例如，其输出D'可以假定以下值之一(取决于比较器的输出)：000、001、011、111(其中最低有效位对应于D'<0>，最高有效位对应于到D'<2>)。编码器输出端的特定测温代码取决于比较器输出中存在的1的数目。例如，如果比较器的输出不包含任何1，那么编码器的输出则是000；如果比较器的输出包含单个1，则编码器的输出可以为001；如果比较器的输出包括两个1，那么编码器的输出可以是011；如果比较器的输出包含三个1，则编码器的输出可以为111。

在一些实施例中，可以使用延迟单元Z^-1来延迟测温编码器的输出。如此一个周期延迟能确保当前时钟周期的阈值选择是基于前一周期的数字输出。而且，这种延迟缓和(relax)了编码器302、选择器306和MUX 308中的定时。延迟单元Z^-1可以利用由时钟信号clk(其触发数字转换器112的其余部分)的反向信号clk_b触发的锁存器来实现。通过这种方式，来自编码器的所有比特在半个时钟周期后重新同步。因此，比较器206₀、206₁和206₂以及编码器302具有半个时钟周期来操作，参考选择器306和MUX 308具有另一半个时钟周期来操作。不严格的定时(relaxed timing)可以节省数字转换器202中的功率耗散。延迟单元的输出D_d<0>、D_d<1>和D_d<2>被提供给参考选择器306。

如上所述使用的测温编码器使得参考选择器306的电路显著简化，因此显著减少了电路占用的空间、电路的复杂性和功耗。在一些实施例中，参考选择器306可以使用图4的电路来实现。图4为根据本发明的非限制性实施例示出图3中驱动器中使用的参考选择器的示意框图。其中参考选择器306选择用于为比较器提供阈值的参考值。如图4所示，参考选择器306在这种情况下用具有四个XOR门(G0、G1、G2和G3)的简单电路来实现。在这种情况下，参考选择器306的输出C<0>、C<1>、C<2>、C<3>可以是以下之一：0001、0010、0100或1000。根据参考选择器提供这四个输出组合中的哪一个，来选择四个可能的阈值组合中的一个(例如，图2B所示的四种组合中的一种)。重新参考图3，参考MUX 308可以基于参考选择器的输出来提供控制信号Sel<0>、Sel<1>和Sel<2>。

图5示出根据本发明一些实施例的用于将模拟输入信号转换成数字输出并同时补偿过量回路延迟的代表性方法的流程图。方法500在步骤502处开始，其中例如使用一个或多个积分器或其他回路滤波器对模拟输入信号进行滤波。

在步骤504处，利用具有多个比较器的量化器将滤波信号与多个阈值进行比较，生成数字输出。

在步骤506处，基于多个比较器的先前输出，从多个对应参考值中选择多个阈值中的每一个阈值。在一些情况下，选择阈值会导致阈值的数值顺序相对于先前迭代的变化。例如，最初的数值顺序可以是第一比较器的阈值大于第二比较器的阈值，第二比较器的阈值大于第三比较器的阈值。随后，第三比较器的阈值可以被切换(toggled)。因此，新的数值顺序可以为第三比较器的阈值大于第一比较器的阈值，第一比较器的阈值大于第二比较器的阈值。

在步骤508处，可以将比较器的输出提供给步骤502中使用的滤波器的输入。例如，输出可以被转换为模拟域，并与模拟输入信号相组合(例如从模拟输入信号中减去该输出的模拟信号)，并且组合后的模拟信号可以被提供给滤波器的输入。

图6和图7A至图7D提供了至少在一些实施例中图2A所示的数字转换器的操作图示。具体而言，图6是示出经滤波的模拟输入信号的示例的图表。在该示例中，经滤波的模拟输入信号在时间间隔t₀期间等于0.5V、在时间间隔t₁期间为1.5V、在时间间隔t₂期间为2.5V、在时间间隔t₃期间为3.5V、在时间间隔t₄期间为4.5V。如在图6中进一步所示的，在这种情况下，Ref<0>＝0，Ref<1>＝1V，Ref<2>＝2V，Ref<3>＝3V，Ref<4>＝4V，Ref<5>＝5V。

图7A至图7E是根据本发明的非限制性实施例示出图2A的数字转换器如何响应图6的模拟输入信号的表格。图7A至图7D是例示响应于图6的模拟信号，D<0>、D<1>和D<2>(如图7A所示)、多路复用器M₀、M₁和M₂的输出(如图7B所示)、D’<0>、D’<1>和D’<2>(如图7C所示)以及Sel<0>、Sel<1>和Sel<2>(如图7D所示)从t₀到t₄如何随着时间改变。图7E示出了多路复用器M₀、M₁和M₂输出的阈值的数值顺序从t₀到t₄随着时间变化。

最初，在t＝t₀时，多路复用器M₀、M₁和M₂的阈值分别被设置为Ref<0>、Ref<1>和Ref<2>。因此，阈值的数值顺序为，多路复用器M₂的输出(图7E中的1^st位置处)大于多路复用器M₁的输出(2^nd位置)，多路复用器M₁的输出大于多路复用器M₀的输出(3^rd位置)。因此，D<0>＝1(由于模拟信号(0.5V)大于Ref<0>(0V))，而D<1>＝D<2>＝0(由于模拟信号(0.5V)小于Ref<1>(1V)和Ref<2>(2V))。

由于比较器的输出包括单个1，所以测温编码器(D'<2>、D'<1>和D'<0>)的输出为001，这导致Sel信号等于001，使得多路复用器M₀在下一个周期切换到Ref<3>。在这种情况中，阈值的新数值顺序为多路复用器M₀的输出(1^st位置)大于多路复用器M₂的输出(2^nd位置)，多路复用器M₂的输出大于多路复用器M₁的输出(3^rd位置)。

在时间t₁，模拟信号上升到1.5V。因此，D<0>＝0(由于模拟信号(1.5V)小于Ref<3>(3V))，D<1>＝1(由于模拟信号(1.5V)大于Ref<1>(1V))，D<2>＝0(由于模拟信号(1.5V)小于Ref<2>(2V))。比较器的输出仍然是包括单个1，在D'<2>、D'<1>和D'<0>以及Sel<2>、Sel<1>和Sel<0>中没有任何变化，因此阈值的数值顺序没有变化。

在时间t₂，模拟信号上升到2.5V。因此，D<2>切换到1(由于模拟信号(2.5V)大于Ref<2>(2V))，D<1>仍为1，D<0>仍为0，这导致D'<1>和Sel<1>切换到1。这又导致多路复用器M₁在下一个周期切换到Ref<4>。在这种情况下，阈值的数值顺序为多路复用器M₁的输出(1^st位置)大于多路复用器M₀的输出(2^nd位置)，多路复用器M₀的输出大于多路复用器M₂的输出(3^rd位置)。

在时间t₃，模拟信号上升到3.5V。因此，D<0>＝1(由于模拟信号(3.5V)大于Ref<3>(3V))，D<1>＝0(由于模拟信号(3.5V)小于Ref<4>(4V))，D<2>＝1(由于模拟信号(3.5V)大于Ref<2>(2V))。由于输出中的1的数量仍然是2个，在D'<2>、D'<1>和D'<0>以及Sel<2>、Sel<1>和Sel<0>中没有变化。

在时间t₄，模拟信号上升到4.5V。因此，D<0>＝1(由于模拟信号(4.5V)大于Ref<3>(3V))，D<1>＝1(由于模拟信号(4.5V)大于Ref<4>(4V))，D<2>＝1(由于模拟信号(4.5V)大于Ref<2>(2V))。

本文所述装置和技术的各个方面可以单独使用，或组合使用，或者以上述说明书中描述的实施方式中未特别讨论的各种方式使用，因此其应用并不局限于说明书或附图中所描述的组件的细节和设置。例如，一个实施方式描述的方面可以以任何方式与其他实施方式中描述的方面相结合。

权利要求中使用的序数词，比如“第一”、“第二”、“第三”等本身并不意味着任何次序、优先级或一个元件相对另一个元件的顺序或者执行方法步骤的顺序，仅作为标签以将具有某名称的一个元件与具有相同名称的另一元件区分开来。

同时，所使用的措辞和术语是以描述为目的的，不应该被视为限制。本文使用的“包括”、“包含”、“具有”、“有”、“含有”等及其变形，旨在包括其后列出的所有项目和其等同物以及额外的项目。

本文使用的“耦接”或“连接”指电路元件或信号彼此直接连接或者通过中间组件连接。

Claims (20)

1.一种模数转换方法，包括：

至少部分通过下述步骤将模拟输入信号转换为数字输出：

用滤波器对所述模拟输入信号进行滤波；

通过利用多个比较器将经滤波的所述模拟输入信号与多个阈值进行比较，生成所述数字输出；

基于所述多个比较器的先前输出，从多个相应参考值中选择所述多个阈值中的至少一个阈值，其中选择所述多个阈值中的至少一个阈值包括所述多个阈值的数值顺序随时间改变；以及

将所述数字输出提供至所述滤波器的输入端口。

2.根据权利要求1所述的方法，其特征在于，所述多个阈值至少包括第一阈值和第二阈值，并且其中：

改变所述多个阈值的数值顺序包括将所述多个阈值设置为，在第一时间间隔中所述第一阈值大于所述第二阈值，在第二时间间隔中所述第二阈值大于所述第一阈值。

3.根据权利要求2所述的方法，其特征在于，所述第一阈值是从第一参考值和第三参考值中选择的一个，所述第二阈值是从第二参考值和第四参考值中选择的一个，其中所述第二参考值大于所述第一参考值并且小于所述第三参考值。

4.根据权利要求1所述的方法，其特征在于，还包括将所述数字输出延迟半个时钟周期。

5.根据权利要求1所述的方法，其特征在于，还包括使用测温编码器对所述数字输出进行编码，并且使用经编码的所述数字输出来选择所述多个阈值中的至少一个阈值。

6.根据权利要求1所述的方法，其特征在于，从多个相应参考值中选择所述多个阈值中的至少一个阈值的步骤包括选择多个2对1多路复用器中的至少一个的输出。

7.根据权利要求1所述的方法，其特征在于，将所述数字输出提供至所述滤波器的输入端口的步骤包括将所述数字输出转换成模拟信号。

8.一种Δ-Σ调制器，包括：

滤波器；

量化器，包括多个比较器，所述多个比较器中的每一个均被配置为将所述滤波器的输出与相应阈值进行比较，多个相应阈值是从多个相应参考值中选择的；

控制电路，耦接到所述量化器并且被配置为基于所述量化器的先前输出随时间改变所述多个相应阈值的数值顺序；以及

反馈回路，用于将所述量化器耦接到所述滤波器的输入端口。

9.根据权利要求8所述的Δ-Σ调制器，其特征在于，所述多个相应阈值至少包括第一阈值和第二阈值，并且其中所述控制电路进一步被配置为：

通过将所述多个相应阈值设置为在第一时间间隔中所述第一阈值大于所述第二阈值以及在第二时间间隔中所述第二阈值大于所述第一阈值，来改变所述多个相应阈值的顺序。

10.根据权利要求9所述的Δ-Σ调制器，其特征在于，所述第一阈值是从第一参考值和第三参考值中选择的一个，所述第二阈值是从第二参考值和第四参考值中选择的一个，其中所述第二参考值大于所述第一参考值并且小于所述第三参考值。

11.根据权利要求8所述的Δ-Σ调制器，其特征在于，还包括编码器，所述编码器被配置为接收所述量化器的输出并且根据测温码对所述量化器的输出进行编码。

12.根据权利要求11所述的Δ-Σ调制器，其特征在于，还包括耦接到所述编码器的相应输出端口的多个延迟元件。

13.根据权利要求11所述的Δ-Σ调制器，其特征在于，还包括耦接到所述编码器的参考选择器，所述参考选择器包括多个异或门。

14.根据权利要求8所述的Δ-Σ调制器，其特征在于，还包括多个多路复用器，所述多个多路复用器中的至少一个多路复用器耦接到所述多个比较器中的一个。

15.根据权利要求14所述的Δ-Σ调制器，其特征在于，所述多个多路复用器中的至少一个被配置为输出从至少第一参考值和第二参考值中选择的阈值。

16.根据权利要求14所述的Δ-Σ调制器，其特征在于，所述多个多路复用器中的至少一个是2对1多路复用器。

17.一种Δ-Σ调制器，包括：

滤波器；

量化器，包括至少第一比较器、第二比较器和第三比较器；

多路复用器，包括至少第一2对1多路复用器、第二2对1多路复用器和第三2对1多路复用器，所述第一2对1多路复用器的输出耦接到所述第一比较器，所述第二2对1多路复用器的输出耦接到所述第二比较器以及所述第三2对1多路复用器的输出耦接到所述第三比较器；

控制电路，被配置为通过如下方式选择第一阈值、第二阈值和第三阈值，使得所述第一阈值、所述第二阈值和所述第三阈值的数值顺序随时间改变：

利用所述第一2对1多路复用器，在第一参考值和第四参考值中选择第一阈值；

利用所述第二2对1多路复用器，在第二参考值和第五参考值中选择第二阈值；

利用所述第三2对1多路复用器，在第三参考值和第六参考值中选择第三阈值；以及

反馈回路，用于将所述量化器耦接到所述滤波器的输入端口。

18.根据权利要求17所述的Δ-Σ调制器，其特征在于，所述第三参考值大于所述第二参考值，所述第二参考值大于所述第一参考值，所述第二参考值介于所述第一参考值与所述第五参考值之间。

19.根据权利要求17所述的Δ-Σ调制器，其特征在于，还包括耦接到所述量化器的第一延迟元件、第二延迟元件和第三延迟元件。

20.根据权利要求17所述的Δ-Σ调制器，其特征在于，还包括编码器，所述编码器被配置为接收所述量化器的输出，并且根据测温码对所述量化器的输出进行编码。