CN109491876A - 一种服务器及其cpu ierr错误提示*** - Google Patents
一种服务器及其cpu ierr错误提示*** Download PDFInfo
- Publication number
- CN109491876A CN109491876A CN201811346897.8A CN201811346897A CN109491876A CN 109491876 A CN109491876 A CN 109491876A CN 201811346897 A CN201811346897 A CN 201811346897A CN 109491876 A CN109491876 A CN 109491876A
- Authority
- CN
- China
- Prior art keywords
- cpu
- ierr
- server
- bios
- miscue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000012360 testing method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000004397 blinking Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/327—Alarm or error message display
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种服务器及其CPU IERR错误提示***，包括状态提示模块；驱动模块；设有基本输入输出***BIOS的检测模块，用于通过BIOS获取服务器中所有CPU的状态信息，根据所述状态信息判断各个CPU是否存在IERR错误，并根据所有CPU的判断结果组合及预设提示策略通过所述驱动模块控制所述状态提示模块进行相应提示，其中，所述预设提示策略包括不同的所述判断结果组合对应的提示不同。可见，本申请能够实现在CPU存在IERR错误时进行提示，且根据提示可以判定出哪个CPU出现故障，增强了服务器的可维护性，方便服务器生产和使用过程中的问题的定位。
Description
技术领域
本发明涉及服务器维护技术领域，特别是涉及一种服务器及其CPU IERR错误提示***。
背景技术
随着互联网和大数据的快速发展，海量数据正以前所未有的增长趋势冲击着各个行业，对IT基础设施的可维护性也提出了更高的要求。服务器作为数据中心的核心部件之一，未来对服务器的可维护性也提出了越来越高的要求。
在现有的服务器设计中，一般都会有个***故障灯来表明***故障。目前服务器在上电后，对于CPU的一般性错误，例如内存ECC或CPU过热的时候或CPU有CATER的时候，***故障灯都会被点亮。但是目前很少有记录CPU IERR错误(IERR是一种严重的CPU错误，IERR错误表明对应的处理器有不可恢复的错误或与CPU相关的严重错误事件)的，从而造成终端用户问题定位难的问题，降低了服务器的可维护性。
发明内容
本发明的目的是提供一种服务器及其CPU IERR错误提示***，本申请能够实现在CPU存在IERR错误时进行提示，且根据提示可以判定出哪个CPU出现故障，增强了服务器的可维护性，方便服务器生产和使用过程中的问题的定位。
为解决上述技术问题，本发明提供了一种服务器的CPU IERR错误提示***，包括：
状态提示模块；
驱动模块；
设有基本输入输出***BIOS的检测模块，用于通过BIOS获取服务器中所有CPU的状态信息，根据所述状态信息判断各个CPU是否存在IERR错误，并根据所有CPU的判断结果组合及预设提示策略通过所述驱动模块控制所述状态提示模块进行相应提示，其中，所述预设提示策略包括不同的所述判断结果组合对应的提示不同。
优选地，所述通过BIOS获取服务器中所有CPU的状态信息的过程具体为：
在BIOS的自检阶段，通过BIOS获取服务器中所有CPU的状态信息。
优选地，所述通过BIOS获取服务器中所有CPU的状态信息的过程具体为：
在所述服务器运行阶段，通过BIOS在runtime里实时获取服务器中所有CPU的状态信息。
优选地，所述驱动模块为现场可编程逻辑门阵列FPGA。
优选地，所述状态提示模块为指示灯。
优选地，所述指示灯的个数为1个。
优选地，所述服务器中包括第一CPU和第二CPU；
所述检测模块具体用于通过BIOS获取服务器中所有CPU的状态信息，根据所述状态信息判断所述第一CPU和所述第二CPU是否存在IERR错误；
如果只有所述第一CPU存在IERR错误，则通过所述FPGA控制所述指示灯进行第一状态显示；
如果只有所述第二CPU存在IERR错误，则通过所述FPGA控制所述指示灯进行第二状态显示；
如果所述第一CPU和所述第二CPU均存在IERR错误，则通过所述FPGA控制所述指示灯进行第三状态显示；
如果所述第一CPU和所述第二CPU均不存在IERR错误，则通过所述FPGA控制所述指示灯进行第四状态显示。
为解决上述技术问题，本发明还提供了一种服务器，包括CPU，还包括如上述任一项所述的CPU IERR错误提示***。
本发明提供了一种服务器及其CPU IERR错误提示***，包括检测模块、驱动模块及状态提示模块，检测模块会对通过BIOS对服务器中的CPU是否存在IERR错误进行检测，并根据各个CPU是否存在IERR错误的判断结果的组合及预设提示策略通过驱动模块控制状态提示模块进行相应提示，由于不同的判断结果组合对应的提示不同，可见，本申请能够实现在CPU存在IERR错误时进行提示，且根据提示可以判定出哪个CPU出现故障，增强了服务器的可维护性，方便服务器生产和使用过程中的问题的定位。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种服务器的CPU IERR错误提示***的结构示意图；
图2为本发明提供的另一种服务器的CPU IERR错误提示***的结构示意图。
具体实施方式
本发明的核心是提供一种服务器及其CPU IERR错误提示***，本申请能够实现在CPU存在IERR错误时进行提示，且根据提示可以判定出哪个CPU出现故障，增强了服务器的可维护性，方便服务器生产和使用过程中的问题的定位。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种服务器的CPU IERR错误提示***的结构示意图，该***包括：
状态提示模块3；
驱动模块2；
设有BIOS的检测模块1，用于通过BIOS获取服务器中所有CPU的状态信息，根据状态信息判断各个CPU是否存在IERR错误，并根据所有CPU的判断结果组合及预设提示策略通过驱动模块2控制状态提示模块3进行相应提示，其中，预设提示策略包括不同的判断结果组合对应的提示不同。
首先需要说明的是，由于计算能力的要求，服务器中通常包括不止一个的CPU，本申请提供的CPU IERR错误提示***可以应用于包括1个CPU的服务器中，也可以应用于包括多个CPU的服务器中。
具体地，本申请为了用户能够方便获知服务器中CPU是否存在IERR错误，提出的CPU IERR错误提示***中包括状态提示模块3、驱动模块2及检测模块1。检测模块1中包括BIOS(Basic Input Output System，基本输入输出***)，BIOS读取服务器中各个CPU的相关寄存器的状态信息，并根据各个CPU的相关寄存器的状态信息判断对应CPU是否存在IERR错误，每个CPU都会对应一个判断结果，检测模块1会根据所有的CPU的判断结果组合及预设提示策略得到相应提示，并通过驱动模块2去控制状态提示模块3进行相应提示。不同的判断结果组合对应不同的提示，也即不同的提示表示这些CPU不同的状态信息(是否存在IERR错误)，因此，在实际应用中，用户可以根据状态提示模块3的提示去确定哪个或者哪些CPU存在故障。
作为一种优选地实施例，通过BIOS获取服务器中所有CPU的状态信息的过程具体为：
在BIOS的自检阶段，通过BIOS获取服务器中所有CPU的状态信息。
作为一种优选地实施例，通过BIOS获取服务器中所有CPU的状态信息的过程具体为：
在服务器运行阶段，通过BIOS在runtime里实时获取服务器中所有CPU的状态信息。
具体地，本申请提供的CPU IERR错误提示***可以在***启动阶段(BIOS的自检阶段)和/或运行阶段对服务器中的CPU进行IERR错误检测并进行相应提示。
其中，在BIOS的自检阶段，CPU IERR错误提示***对服务器中的CPU进行IERR错误检测并进行相应提示，该过程可以只进行一次。
在服务器运行阶段，BIOS在runtime中实时对服务器中的CPU进行IERR错误检测并进行相应提示，该过程是不断重复进行的，以保证服务器中的CPU在运行阶段出现IERR错误时能被及时检测到。
BIOS完成***自检后，如果服务器中的CPU没有IERR错误，进入***(***运行阶段)前关闭状态提示模块3。
作为一种优选地实施例，驱动模块2为FPGA(Field－Programmable Gate Array，现场可编程逻辑门阵列)。
具体地，本申请采用FPGA来对状态提示模块3进行驱动，FPGA可根据用户需求来实现相应的逻辑电路，设计灵活，功耗及成本低。当然，这里的驱动模块2也可以采用其他类型的驱动模块，根据实际情况来定。
在实际应用中，检测模块1会根据判断结果组合读取对应的FPGA的I2C的地址，然后使能相应的FPGA，使其驱动状态提示模块3进行相应地的提示。
作为一种优选地实施例，状态提示模块3为指示灯。
具体地，请参照图2，图2为本发明提供的另一种服务器的CPU IERR错误提示***的结构示意图。
FPGA及检测模块1中的BIOS均是利用服务器中已有的模块，指示灯可以是额外增加的一个模块，由于指示灯具备以不同颜色显示或者常亮或者闪烁的特性，因此，指示灯可以进行不同状态显示。
当然，这里的状态提示模块3也可以为声音提示模块，例如蜂鸣器，声音提示模块可以以不同频率或者长鸣的方式进行状态提示。本申请对于状态提示模块3的具体类型不做限定。
作为一种优选地实施例，指示灯的个数为1个。
具体地，上述也提到，1个指示灯通过其颜色特性及常亮和闪烁特性可以进行不同的状态显示，为了降低成本，这里的指示灯的个数可以为1个，当然，也可以为多个，根据实际情况来定。
作为一种优选地实施例，服务器中包括第一CPU和第二CPU；
检测模块1具体用于通过BIOS获取服务器中所有CPU的状态信息，根据状态信息判断第一CPU和第二CPU是否存在IERR错误；
如果只有第一CPU存在IERR错误，则通过FPGA控制指示灯进行第一状态显示；
如果只有第二CPU存在IERR错误，则通过FPGA控制指示灯进行第二状态显示；
如果第一CPU和第二CPU均存在IERR错误，则通过FPGA控制指示灯进行第三状态显示；
如果第一CPU和第二CPU均不存在IERR错误，则通过FPGA控制指示灯进行第四状态显示。
具体地，这里的第一状态显示可以但不仅限为琥珀色闪烁，第二状态显示可以但不仅限为绿色闪烁，第三状态显示可以但不仅限为红色常亮，第四状态显示可以但不仅限为常灭。具体如何制定提示策略根据实际情况来定。
还需要说明的是，在实际应用中，FPGA需要预留对应的状态位置去控制指示灯的状态。
本发明还提供了一种服务器，包括CPU，还包括如上述任一项的CPU IERR错误提示***。
对于本发明提供的服务器中的CPU IERR错误提示***的介绍可以参照上述***实施例，本申请在此不再赘述。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种服务器的CPU IERR错误提示***，其特征在于，包括：
状态提示模块；
驱动模块；
设有基本输入输出***BIOS的检测模块，用于通过BIOS获取服务器中所有CPU的状态信息，根据所述状态信息判断各个CPU是否存在IERR错误，并根据所有CPU的判断结果组合及预设提示策略通过所述驱动模块控制所述状态提示模块进行相应提示，其中，所述预设提示策略包括不同的所述判断结果组合对应的提示不同。
2.如权利要求1所述的CPU IERR错误提示***，其特征在于，所述通过BIOS获取服务器中所有CPU的状态信息的过程具体为：
在BIOS的自检阶段，通过BIOS获取服务器中所有CPU的状态信息。
3.如权利要求1所述的CPU IERR错误提示***，其特征在于，所述通过BIOS获取服务器中所有CPU的状态信息的过程具体为：
在所述服务器运行阶段，通过BIOS在runtime里实时获取服务器中所有CPU的状态信息。
4.如权利要求1-3任一项所述的CPU IERR错误提示***，其特征在于，所述驱动模块为现场可编程逻辑门阵列FPGA。
5.如权利要求4所述的CPU IERR错误提示***，其特征在于，所述状态提示模块为指示灯。
6.如权利要求5所述的CPU IERR错误提示***，其特征在于，所述指示灯的个数为1个。
7.如权利要求6所述的CPU IERR错误提示***，其特征在于，所述服务器中包括第一CPU和第二CPU；
所述检测模块具体用于通过BIOS获取服务器中所有CPU的状态信息，根据所述状态信息判断所述第一CPU和所述第二CPU是否存在IERR错误；
如果只有所述第一CPU存在IERR错误，则通过所述FPGA控制所述指示灯进行第一状态显示；
如果只有所述第二CPU存在IERR错误，则通过所述FPGA控制所述指示灯进行第二状态显示；
如果所述第一CPU和所述第二CPU均存在IERR错误，则通过所述FPGA控制所述指示灯进行第三状态显示；
如果所述第一CPU和所述第二CPU均不存在IERR错误，则通过所述FPGA控制所述指示灯进行第四状态显示。
8.一种服务器，其特征在于，包括CPU，还包括如权利要求1-7任一项所述的CPU IERR错误提示***。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811346897.8A CN109491876A (zh) | 2018-11-13 | 2018-11-13 | 一种服务器及其cpu ierr错误提示*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811346897.8A CN109491876A (zh) | 2018-11-13 | 2018-11-13 | 一种服务器及其cpu ierr错误提示*** |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109491876A true CN109491876A (zh) | 2019-03-19 |
Family
ID=65694791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811346897.8A Withdrawn CN109491876A (zh) | 2018-11-13 | 2018-11-13 | 一种服务器及其cpu ierr错误提示*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109491876A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114090095A (zh) * | 2022-01-19 | 2022-02-25 | 苏州浪潮智能科技有限公司 | 一种多路服务器中cpu的bios加载方法及相关组件 |
| CN115022162A (zh) * | 2022-05-23 | 2022-09-06 | 安徽英福泰克信息科技有限公司 | 一种云服务器故障查漏***及方法 |
-
2018
- 2018-11-13 CN CN201811346897.8A patent/CN109491876A/zh not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114090095A (zh) * | 2022-01-19 | 2022-02-25 | 苏州浪潮智能科技有限公司 | 一种多路服务器中cpu的bios加载方法及相关组件 |
| CN114090095B (zh) * | 2022-01-19 | 2022-05-24 | 苏州浪潮智能科技有限公司 | 一种多路服务器中cpu的bios加载方法及相关组件 |
| CN115022162A (zh) * | 2022-05-23 | 2022-09-06 | 安徽英福泰克信息科技有限公司 | 一种云服务器故障查漏***及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9207948B2 (en) | Multi-BIOS circuit and switching method between multiple BIOS chips | |
| US20070220228A1 (en) | Computer memory configuration inspection method and system | |
| US7356431B2 (en) | Method for testing an input/output functional board | |
| CN106055438A (zh) | 一种快速定位主板上内存条异常的方法及*** | |
| CN109558282A (zh) | 一种pcie链路检测方法、***及电子设备和存储介质 | |
| CN103514068A (zh) | 内存故障自动定位方法 | |
| CN111274099A (zh) | 一种交换机***的指示灯控制方法、***、设备以及介质 | |
| US20110119424A1 (en) | Server management system | |
| CN102479148A (zh) | 周边元件的输入输出端口状态的监控***与其方法 | |
| KR20110023836A (ko) | 컴퓨터 어셈블링 방법, 컴퓨터 및 제어기 보드 | |
| US7378977B2 (en) | Current overload detecting system and method | |
| CN109491876A (zh) | 一种服务器及其cpu ierr错误提示*** | |
| US7103789B2 (en) | Method, system, and product for indicating power status of field replaceable units | |
| US8769337B2 (en) | Detection method for configuration of power supply units and detection system using the same | |
| US8421644B2 (en) | Light-emitting diode control system and method | |
| CN115033441A (zh) | PCIe设备故障检测方法、装置、设备和存储介质 | |
| CN104035855A (zh) | 硬盘监测方法和装置 | |
| JP3353441B2 (ja) | 数値制御装置及びその故障診断システム | |
| US8495353B2 (en) | Method and circuit for resetting register | |
| US20160163269A1 (en) | Electronic apparatus and display backlight control method | |
| US11403243B2 (en) | Mainboard of a server and method of populating DIMM slots of a mainboard | |
| JP4000323B2 (ja) | メモリ・モジュールを視覚的に捜し出す指標 | |
| CN104090833A (zh) | 服务器及其讯号解析装置 | |
| US20070075126A1 (en) | Identification method and system | |
| CN116010141A (zh) | 一种多路服务器启动异常定位方法、装置及其介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190319 |