CN109473411B - 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法 - Google Patents
一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法 Download PDFInfo
- Publication number
- CN109473411B CN109473411B CN201811080005.4A CN201811080005A CN109473411B CN 109473411 B CN109473411 B CN 109473411B CN 201811080005 A CN201811080005 A CN 201811080005A CN 109473411 B CN109473411 B CN 109473411B
- Authority
- CN
- China
- Prior art keywords
- overvoltage protection
- film material
- integrated circuit
- silicon
- selenium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法,该薄膜材料由氮、硅、锗、砷、硒五种元素组成的化合物,可预先制成合金靶,通过离子气相沉积制备而成,厚度可以在10nm至10um之间。各元素原子比为:硅占比60%至90%之间,硒占比35%至5%之间,剩余比例为其它三种元素共有。所述使用方法是以过压保护带或过压保护环的形式将该材料薄膜制作在集成电路引脚区域,以实现对所有引脚防雷击、防静电冲击等的低成本强抑制器件设计方案。本发明利用该化合物材料所特用的阈值导通特性实现过压保护,概念新颖,结构简单,是一种过压保护响应速度极快,抑制过压能力极强的过压保护材料和器件。
Description
技术领域
本发明涉及电路中的过压保护领域,特别涉及一种用于集成电路中的化合物薄膜过压保护材料和器件。
背景技术
信息时代的今天,电脑网络和通讯设备越来越精密,其工作环境的要求也越来越高,而雷电以及大型电气设备的瞬间过压会越来越频繁的通过电源、天线、无线电信号收发设备等线路侵入室内电气设备和网络设备,造成设备或元器件损坏,人员伤亡,传输或储存的数据受到干扰或丢失,甚至使电子设备产生误动作或暂时瘫痪、***停顿,数据传输中断,局域网乃至广域网遭到破坏。过压保护技术就是通过现代电学以及其它技术来提高集成电路在瞬间高压作用下的可靠性。
常用的低电压过压保护装置如气体放电管、雪崩二极管等都属于半导体过压保护装置。一般半导体过压保护装置基底上安装了诸如pnpn过压保护元件或者pn二极管元件,这大大增大了产品的尺寸,增加了芯片的面积,使得产品昂贵。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种五元化合物的过压保护用薄膜材料及使用方法,以应用于电路中起过压保护作用。为实现上述目的及其他相关目的,本发明提供的一种五元化合物的过压保护薄膜材料,该材料利用五元化合物的阈值导通特性来实现过压电流保护。阈值导通特性是指,所采五元化合物材料处于高阻态时,对材料施加相应电信号,在材料上电压达到和超过阈值电压时,材料电阻出现由高阻向低阻的突变,但材料并不发生微观物相转变,撤除电信号后材料回复初始的非晶高阻态,从而实现瞬间过压保护。
本发明针对五元化合物的阈值导通特性来实现对电路的过压保护,其工作原理与半导体过压保护器件完全不同,是一种新型的过压保护器件。当通过器件的电压达到阈值电压时,五元化合物的电阻会从高阻突变到低阻,这个响应速度是纳秒量级。同时本发明器件的实现只需要在常规的CMOS工艺两层金属层中间添加一层五元化合物薄膜即可完成基本构造,不占用额外面积,阈值电压可调,且制造工艺与CMOS工艺兼容,大大降低了产品的成本。
本发明所述用于集成电路输入输出引脚过压保护的薄膜材料其特征在于,该材料为包含氮、硅、锗、砷、硒五种元素组成的化合物,其中各元素原子比为:硅占比60%至90%之间,硒占比35%至5%之间,剩余比例为其它三种元素共有。
该材料薄膜可以用传统的离子气相沉积(PVD)工艺制备,该工艺为目前常用的CMOS工艺,能够与现有的工艺兼容。制备方法可预先制成硅、锗、砷、硒合金靶单靶溅射,也可用多块单质靶多靶共溅射,在氮气环境中通过离子气相沉积制备而成,厚度可以在10nm至10um之间。
同时提出这种过压保护薄膜材料的使用方法,其特征在于,在集成电路引脚Pad附近的下层金属层位置制备一层所述薄膜材料,并通过过孔与上层的引脚Pad相连,形成上电极连接,同时通过过孔与薄膜材料所在层更下层的金属层相连,形成下电极连接,同时通过设计将所述更下层的金属层与电路地相连。
薄膜材料的形状可以设计为与相对应的引脚Pad相同或相近,也可以在引脚间相互连接,形成条状或环状过压保护区。
薄膜材料的厚度可以根据引脚保护电压的需要来设计,由于材料的阈值导通现象是受电场强度影响,因此,薄膜的厚度越厚,在同样的阈值导通电场强度下,达到阈值导通从而触发过压保护功能所需的电压就会越高。
过压保护设计时,通过调节上下层金属与薄膜材料连接的通孔数量和直径,可以调节过压时吸收电流上限,通孔数量越多,直径越大,相当于有更多的过压保护器件并联,过压时整个引脚可以吸收的电流,为每个通孔与材料形成的过压保护器件能够吸收的电流的总和,从而能够吸收更大的电流,对引脚形成更强的保护。然而更多的过孔,或者过孔直径越大,所占用的面积就会越大,同时漏电流也会更大,因此设计时应根据IO的实际需要和成本进行综合考虑。
使用方法中所涉及的工艺均可以采用传统的CMOS加工工艺完成。
附图说明
图1是本发明一个实施例的截面示意图;
图2是本发明一个实施例的顶视图;
图3是典型化合物阈值特性I-V曲线。
元件标号说明
1 上层金属层
2 上通孔
3 五元化合物薄膜
4 下通孔
5 下层金属层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图1,是本发明一个实施例的横截面结构示意图,图中仅表示本发明的核心结构,包括下金属层5、下通孔4、五元化合物薄膜3、上通孔2和上金属层1。如图1所示,五元化合物介质薄膜3按照一定的图形设计制备在某一层上,图形中不属于介质薄膜3的部分可用SiO2填充;介质层通过上通孔2引出至上金属层1,上金属层1连接芯片需要过压保护的输入输出引脚Pad,或者上金属层1本身就是需要过压保护的输入输出引脚Pad;介质层通过下通孔4引出至下金属层5,下金属层5连接芯片电源的地或衬底。
该结构中,金属层、通孔等结构均可采用传统的半导体工艺制作,五元化合物材料薄膜可以用传统的离子气相沉积(PVD)工艺制备,该工艺为目前常用的CMOS工艺,能够与现有的工艺兼容。制备方法可预先制成硅、锗、砷、硒合金靶单靶溅射,也可用多块单质靶多靶共溅射,在氮气环境中通过离子气相沉积制备而成,厚度可以在10nm至10um之间。
本发明中,五元化合物材料为包含氮、硅、锗、砷、硒五种元素组成的化合物,其中各元素原子比为:硅占比60%至90%之间,硒占比35%至5%之间,剩余比例为其它三种元素共有。
经验证,该类材料具备OTS(Ovonic Threshold Switching)特性,参阅图3所示IV曲线,当施加电压低于阈值电压Vth时,电流很小,缓慢增长,不超过Ioff,器件呈现高阻;电压超过Vth时,出现电流瞬间猛增至Ion的现象,电阻值瞬间降低,将过剩的电流导入地;但经过阈值之后出现显著的电阻下降电流陡增的这一现象,并不伴随材料微观物相转变,电作用撤除后即回复到初始的高阻状态。
薄膜材料的形状可以根据需要设计为与相对应的引脚Pad相同或相近,也可以在引脚间相互连接,形成条状或环状过压保护区。
参考图2中显示的设计结构,薄膜材料3设计为条状,贯穿在多个输入输出引脚的上金属层1和下金属层5之间,上过孔2和下过孔4将金属层与五元化合物材料相连,形成过压保护结构。
薄膜材料的厚度可以根据引脚保护电压的需要来设计,由于材料的阈值导通现象是受电场强度影响,因此,薄膜的厚度越厚,在同样的阈值导通电场强度下,达到阈值导通从而触发过压保护功能所需的电压就会越高。
本发明针对五元化合物的阈值导通特性来实现对电路的过压保护,其工作原理与传统半导体过压保护器件完全不同,是一种新型的过压保护器件。当通过器件的电压达到阈值电压时,硫系化合物的电阻会从高阻突变到低阻,这个响应速度是ns量级。同时本发明器件的实现只需要在常规的CMOS工艺两层金属层中间添加一层硫系化合物薄膜即可完成基本构造,所需面积极小,阈值电压可调,且制造工艺与CMOS工艺兼容,大大降低了产品的成本。下图为典型硫系化合物阈值特性I-V曲线,由图可以很清楚的看到当外加电压达到阈值电压时,器件电阻出现一个由高阻到低阻的突变,同时大电流低电压情况出现,由此实现过电压过压保护。
综上所述,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (4)
1.一种用于集成电路输入输出引脚过压保护的薄膜材料,其特征在于,该材料为包含氮、硅、锗、砷、硒五种元素组成的化合物,其中各元素原子比为:硅占比60%至90%之间,硒占比35%至5%之间,剩余比例为其它三种元素共有;
预先制成硅、锗、砷、硒合金靶,或者采用多块单质靶,在氮气环境中通过离子气相沉积制备而成,厚度在10nm至10um之间。
2.一种用于集成电路输入输出引脚过压保护薄膜材料的使用方法,其特征在于,在集成电路引脚Pad附近的下层金属层位置制备一层如权利要求1所述薄膜材料,并通过过孔与上层的引脚Pad相连,形成上电极连接;通过过孔与薄膜材料所在层更下层的金属层相连,形成下电极连接;将所述更下层的金属层与电路地相连;
薄膜材料的形状设计为与相对应的引脚Pad相同或相近;或为同侧引脚Pad下的薄膜材料全部相连,形成一个过压保护带;或为所有引脚Pad下的薄膜材料全部相连,形成一个过压保护环。
3.如权利要求2所述的用于集成电路输入输出引脚过压保护薄膜材料的使用方法,其特征在于,薄膜材料的厚度根据引脚保护电压的大小进行设计,厚度越大,材料的阈值电压越高,引脚保护电压也就越高。
4.如权利要求2所述的用于集成电路输入输出引脚过压保护薄膜材料的使用方法,其特征在于,设计时通过调节上下层金属与薄膜材料连接的通孔数量和直径,调节过压时吸收电流上限,通孔数量越多,直径越大,过压时能够吸收更大的电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811080005.4A CN109473411B (zh) | 2018-09-17 | 2018-09-17 | 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811080005.4A CN109473411B (zh) | 2018-09-17 | 2018-09-17 | 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109473411A CN109473411A (zh) | 2019-03-15 |
CN109473411B true CN109473411B (zh) | 2021-08-20 |
Family
ID=65664687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811080005.4A Active CN109473411B (zh) | 2018-09-17 | 2018-09-17 | 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109473411B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113078625B (zh) * | 2021-03-24 | 2023-02-17 | 重庆邮电大学 | 一种基于硫系化合物的浪涌保护阵列及制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751319A (zh) * | 2012-07-04 | 2012-10-24 | 中国科学院上海微***与信息技术研究所 | 基于硫系化合物的浪涌保护器件及其制备方法 |
CN107104182A (zh) * | 2016-02-23 | 2017-08-29 | 三星电子株式会社 | 可变电阻存储器件 |
CN107644934A (zh) * | 2016-07-22 | 2018-01-30 | 三星电子株式会社 | 存储器件 |
CN108346446A (zh) * | 2017-01-23 | 2018-07-31 | 西部数据技术公司 | 具有双向阈值型选择器的高密度3d垂直reram |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2363172C3 (de) * | 1973-12-14 | 1978-08-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Spannungsabhängiger Widerstand |
EP0242902A3 (en) * | 1986-03-26 | 1988-08-31 | Raychem Limited | Protection device |
US7935951B2 (en) * | 1996-10-28 | 2011-05-03 | Ovonyx, Inc. | Composite chalcogenide materials and devices |
US8148707B2 (en) * | 2008-12-30 | 2012-04-03 | Stmicroelectronics S.R.L. | Ovonic threshold switch film composition for TSLAGS material |
US20130320286A1 (en) * | 2012-06-05 | 2013-12-05 | Dong-Soo Lee | Switching elements and devices, memory devices and methods of manufacturing the same |
CN102923676B (zh) * | 2012-10-25 | 2014-10-15 | 中国科学院上海微***与信息技术研究所 | 一种适用于浪涌保护器件的硫系化合物薄膜材料 |
US20140262028A1 (en) * | 2013-03-13 | 2014-09-18 | Intermolecular, Inc. | Non-Contact Wet-Process Cell Confining Liquid to a Region of a Solid Surface by Differential Pressure |
KR20180065677A (ko) * | 2016-12-08 | 2018-06-18 | 삼성전자주식회사 | 임계 스위칭 소자들을 갖는 라인 패턴을 포함하는 반도체 소자 |
-
2018
- 2018-09-17 CN CN201811080005.4A patent/CN109473411B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751319A (zh) * | 2012-07-04 | 2012-10-24 | 中国科学院上海微***与信息技术研究所 | 基于硫系化合物的浪涌保护器件及其制备方法 |
CN107104182A (zh) * | 2016-02-23 | 2017-08-29 | 三星电子株式会社 | 可变电阻存储器件 |
CN107644934A (zh) * | 2016-07-22 | 2018-01-30 | 三星电子株式会社 | 存储器件 |
CN108346446A (zh) * | 2017-01-23 | 2018-07-31 | 西部数据技术公司 | 具有双向阈值型选择器的高密度3d垂直reram |
Also Published As
Publication number | Publication date |
---|---|
CN109473411A (zh) | 2019-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102923676B (zh) | 一种适用于浪涌保护器件的硫系化合物薄膜材料 | |
US10714241B2 (en) | Overvoltage protection device | |
US8169000B2 (en) | Lateral transient voltage suppressor with ultra low capacitance | |
US8482072B2 (en) | Semiconductor die with integrated electro-static discharge device | |
TW201921629A (zh) | 積體電路裝置 | |
US20150002976A1 (en) | Method and system for ultra miniaturized packages for transient voltage suppressors | |
US10388561B2 (en) | Semiconductor integrated circuit device having electrostatic discharge protection circuit | |
CN104052041A (zh) | 输入电力保护 | |
CN109473411B (zh) | 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法 | |
Wang et al. | Dual-direction nanocrossbar array ESD protection structures | |
CN103441125A (zh) | 一种基于双向晶闸管的浪涌保护电路及其制造方法 | |
US9224702B2 (en) | Three-dimension (3D) integrated circuit (IC) package | |
CN101174622B (zh) | 接垫的静电放电保护装置与其方法及结构 | |
US20120200963A1 (en) | System and method for protecting a computing device using vsd material, and method for designing same | |
KR20130135385A (ko) | 다이-레벨 정전기 방전(esd) 보호를 위한 전압 스위칭가능한 유전체 | |
CN102751319B (zh) | 基于硫系化合物的浪涌保护器件及其制备方法 | |
CN207165576U (zh) | 瞬态电压抑制器 | |
CN107301996B (zh) | 瞬态电压抑制器及其制造方法 | |
KR101004724B1 (ko) | Esd 방지용 보호 소자의 제조방법 및 그 보호 소자 | |
Song et al. | Enhanced gated-diode-triggered silicon-controlled rectifier for robust electrostatic discharge (ESD) protection applications | |
Hsu et al. | Optimization on bi-directional PNP ESD protection device for high-voltage FlexRay applications | |
CN113078625B (zh) | 一种基于硫系化合物的浪涌保护阵列及制备方法 | |
Lin et al. | ESD protection structure with inductor-triggered SCR for RF applications in 65-nm CMOS process | |
CN207068851U (zh) | 瞬态电压抑制器 | |
CN207068844U (zh) | 瞬态电压抑制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: 201613 floor 4, building 9, No. 199, Guangfulin East Road, Songjiang District, Shanghai Patentee after: SHANGHAI YINTE ELECTRONICS CO.,LTD. Address before: 201500 second floor, No. 1119, Xingxin Road, Fengjing town, Jinshan District, Shanghai Patentee before: SHANGHAI YINTE ELECTRONICS CO.,LTD. |
|
CP02 | Change in the address of a patent holder |