CN109471596B - 数据写入方法、装置、设备及存储介质 - Google Patents

数据写入方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN109471596B
CN109471596B CN201811290150.5A CN201811290150A CN109471596B CN 109471596 B CN109471596 B CN 109471596B CN 201811290150 A CN201811290150 A CN 201811290150A CN 109471596 B CN109471596 B CN 109471596B
Authority
CN
China
Prior art keywords
write command
memory chip
write
chip
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811290150.5A
Other languages
English (en)
Other versions
CN109471596A (zh
Inventor
高山
黄其武
董盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xiaomi Mobile Software Co Ltd
Original Assignee
Beijing Xiaomi Mobile Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xiaomi Mobile Software Co Ltd filed Critical Beijing Xiaomi Mobile Software Co Ltd
Priority to CN201811290150.5A priority Critical patent/CN109471596B/zh
Publication of CN109471596A publication Critical patent/CN109471596A/zh
Application granted granted Critical
Publication of CN109471596B publication Critical patent/CN109471596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本公开是关于一种数据写入方法、装置、设备及存储介质。该方法包括：根据用户触发的写操作，生成第一写命令，所述第一写命令用于指示存储芯片将元数据写入至所述存储芯片的非易失性存储介质中，所述元数据为所述用户的用户数据的元数据；向所述存储芯片发送所述第一写命令。本公开提高了元数据的安全性，并且避免了频繁的刷新cache，从而提高了文件***的I/O性能。

Description

数据写入方法、装置、设备及存储介质
技术领域
本公开涉及数据处理领域，尤其涉及一种数据写入方法、装置、设备及存储介质。
背景技术
通常，文件***中的数据分为用户数据和元数据。其中，用户数据是指文件中的实际数据，元数据是指用于描述用户数据的数据。
相关技术中，处理器通常向存储芯片发送用于将包括的数据写入存储芯片的高速缓冲存储器(cache)中的写命令，且该写命令中可以包括用户数据以及用户数据的元数据。由于元数据中存储有文件***的拓扑和文件的描述相关的重要信息，如果受到损坏，则有可能造成非常严重的影响。因此，为了提高元数据的安全性，存储芯片在接收到包括元数据的写命令后，首先将该写命令中的数据写入到存储芯片的cache中，然后再触发将cache 中的全部数据均刷新至非易失性存储介质中。
发明内容
为克服相关技术中存在的问题，本公开提供一种数据写入方法、装置、设备及存储介质。
根据本公开实施例的第一方面，提供一种数据写入方法，包括：
根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据；
向存储芯片发送第一写命令。
在一种可能的实现中，该方法还包括：
根据写操作，生成第二写命令，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中；
向存储芯片发送第二写命令。
在一种可能的实现中，该方法还包括：
向存储芯片发送第一指示信息，第一指示信息用于指示存储芯片在高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
在一种可能的实现中，该方法还包括：
向存储芯片发送第二指示信息，第二指示信息用于指示存储芯片在空闲时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
在一种可能的实现中，存储芯片为嵌入式多媒体卡eMMC，第一写命令为安全属性为可靠写入的写命令。
在一种可能的实现中，存储芯片为通用闪存存储UFS芯片，第一写命令为安全属性为强制单元存取的写命令。
根据本公开实施例的第二方面，提供一种数据写入装置，包括：
第一生成模块，被配置为根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据；
第一发送模块，被配置为向存储芯片发送第一写命令。
在一种可能的实现中，该装置还包括：第二生成模块和第二发送模块；
第二生成模块，被配置为根据写操作，生成第二写命令，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中；
第二发送模块，被配置为向存储芯片发送第二写命令。
在一种可能的实现中，该装置还包括：第三发送模块；
第三发送模块，被配置为向存储芯片发送第一指示信息，第一指示信息用于指示存储芯片在高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
在一种可能的实现中，该装置还包括：第四发送模块；
第四发送模块，被配置为向存储芯片发送第二指示信息，第二指示信息用于指示存储芯片在空闲时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
在一种可能的实现中，存储芯片为嵌入式多媒体卡eMMC，第一写命令为安全属性为可靠写入的写命令。
在一种可能的实现中，存储芯片为通用闪存存储UFS芯片，第一写命令为安全属性为强制单元存取的写命令。
根据本公开实施例的第三方面，提供一种终端，包括：
处理器以及用于存储计算机指令的存储器；处理器运行计算机指令执行上述第一方面任一项的方法。
根据本公开实施例的第四方面，提供一种非临时性计算机可读存储介质，当存储介质中的指令由终端的处理器执行时，使得终端能够执行上述第一方面任一项的方法。
本公开提供的数据写入方法、装置、设备及存储介质，通过根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据，向存储芯片发送第一写命令，实现了存储芯片将元数据写入至存储芯片的非易失性存储介质中，提高了元数据的安全性，并且避免了频繁的刷新cache，从而提高了文件***的I/O性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1是根据一示例性实施例示出的一种数据写入方法的框图；
图2是相关技术1中的数据写入示意图；
图3是根据另一示例性实施例示出的一种数据写入方法的框图；
图4是相关技术二中的数据写入示意图；
图5是根据另一示例性实施例示出的一种数据写入示意图；
图6是根据又一示例性实施例示出的一种数据写入方法的框图；
图7是根据一示例性实施例示出的一种数据写入装置的框图；
图8是根据另一示例性实施例示出的一种数据写入装置的框图；
图9是根据又一示例性实施例示出的一种数据输入装置的框图；
图10是根据又一示例性实施例示出的一种数据输入装置的框图；
图11是根据又一示例性实施例示出的一种终端的框图；
图12是根据又一示例性实施例示出的一种终端800的框图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的一种数据写入方法的框图。本实施例提供的数据写入方法的执行主体可以为终端，具体的，可以为终端的处理器。其中，终端例如手机、平板电脑等。如图1所示，本实施例的方法可以包括以下步骤：
在步骤101中，根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据。
本步骤中，用户触发的写操作用于将用户的用户数据写入存储芯片中。其中，存储芯片可以认为是终端中用于进行存储的存储设备，该存储芯片可以包括cache、非易失性存储介质和控制器。其中，控制器用于控制将cache中的数据刷新至非易失性存储介质。可选的，cache具体可以为静态随机存取存储器(Static Random-Access Memory，SRAM)，非易失性存储介质具体可以为快闪存储器(Flash)，例如Nor Flash。
通常，处理器根据用户触发的写操作生成的写命令是指示存储介质将数据(包括用户数据和用户数据的元数据)写入至存储芯片的cache中，进一步的，可以由控制器将cache 中的数据刷新至非易失性存储介质中(即刷新(flush)cache)。基于此，相关技术1中，为了提高元数据的安全性，如图2所示，存储芯片在将用户数据1和用户数据2写入cache后，不触发刷新高速缓冲存储器，进一步的，将元数据写入cache后，触发刷新高速缓冲存储器。其中，刷新高速缓冲存储器是将cache中的所有数据写入非易失性存储介质中，且后续对于存储介质的输入/输出(Input/Output，I/O)操作均需要等待将cache中的所有数据均写入非易失性存储介质后才能继续执行。因此，存在文件***的IO性能较差的问题。需要说明的是，用户数据1和用户数据2可以为用户数据的不同部分。
在步骤102中，向存储芯片发送第一写命令。
本步骤中，在向存储芯片发送第一写命令后，由存储芯片将元数据写入至存储芯片的非易失性存储介质中。需要说明的是，对于存储芯片将元数据写入存储芯片的非易失性存储介质的具体方式，本公开不作限定。例如，存储芯片可以将元数据先写入cache中，再将cache中的该元数据写入至非易失性存储介质中。
这里，将cache中的该元数据写入非易失性存储介质中与刷新cache并不相同，刷新 cache是将cache中的所有数据均写入非易失性存储介质，而这里只是将cache中的该元数据写入非易失性存储介质，前者占用的时长，远大于后者。
与相关技术1相比，相关技术1中需要频繁的刷新cache，来提高将元数据的安全性，而频繁的刷新cache会带来I/O性能的降低。本实施例中，第一写命令指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，在可以提高元数据的安全性的基础上，避免了频繁的刷新cache，提高了文件***的I/O性能。
本实施例提供的数据写入方法，通过根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据，向存储芯片发送第一写命令，实现了存储芯片将元数据写入至存储芯片的非易失性存储介质中，提高了元数据的安全性，并且避免了频繁的刷新cache，从而提高了文件***的I/O性能。
图3是根据另一示例性实施例示出的一种数据写入方法的框图。参照图3，本实施例提供方法在图1所示方法的基础上，主要描述了向存储芯片发送写命令的一种具体的实现方式。如图3所示，本实施例的方法可以包括：
在步骤301中，根据用户触发的写操作，生成第一写命令和第二写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中。
本步骤中，该第一写命令和第二写命令是根据用户触发的同一个写操作所生成的两个写命令。其中，该写操作用于将用户的用户数据写入存储芯片中，该第一写命令是针对该用户数据的元数据，该第二写命令是针对该用户数据。具体的，对于该元数据，第一写命令指示存储芯片将该元数据写入至存储芯片的非易失性存储介质中；对于该用户数据，第二写命令指示存储芯片将该用户数据写入至存储芯片的cache中。这里，通过第一写命令指示存储芯片将该元数据写入至存储芯片的非易失性存储介质中，在可以提高元数据的安全性的基础上，避免了频繁的刷新cache，提高了文件***的I/O性能；通过第二命令指示存储芯片将该用户数据写入至存储芯片的cache中，提高了处理器访问存储介质的速度。
其中，存储芯片具体可以为任何包括cache以及非易失性存储介质的用于进行数据存储的芯片。可选的，存储芯片为嵌入式多媒体卡(Embedded Multi Media Card，eMMC)，第一写命令为安全属性为可靠写入(reliable write)的写命令。或者，可选的，存储芯片为通用闪存存储(Universal Flash Storage，UFS)芯片，第一写命令为安全属性为强制单元存取(Force Unit Access)的写命令。
通常，处理器根据用户触发的写操作生成的写命令是指示存储介质将数据(包括用户数据和用户数据的元数据)写入至存储芯片的cache中，进一步的，可以由控制器将cache 中的数据刷新至非易失性存储介质中(即刷新(flush)cache)。基于此，相关技术2中，为了提高存储***的I/O，如图4所示，存储芯片在将用户数据1和用户数据2写入cache后，不触发刷新高速缓冲存储器，进一步的，将元数据写入cache后，也不触发刷新高速缓冲存储器，后续对于存储介质的I/O操作无需等待。但是，当出现异常掉电等情况时元数据很可能会丢失，存在元数据安全性较低的问题。
如图5示，本公开实施例中，存储芯片在将用户数据1和用户数据2写入cache后，不触发刷新高速缓冲存储器，进一步的，将元数据写入非易失性存储介质后，也不触发刷新高速缓冲存储器，后续对于存储介质的I/O操作只需要等待将元数据写入非易失性存储介质后就可以继续执行，从而提高了I/O性能且提高了元数据的安全性。
在步骤302中，向存储芯片发送第一写命令和第二写命令。
本步骤中，在向存储芯片发送第一写命令和第二写命令后，由存储芯片将元数据写入至存储芯片的非易失性存储介质中，并将用户数据写入至存储芯片的cache中。
本实施例提供的数据写入方法，通过根据用户触发的写操作，生成第一写命令和第二写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中，并向存储芯片发送第一写命令和第二写命令，在提高元数据的安全性以及文件***的I/O性能的基础上，实现了存储芯片将该用户数据写入至存储芯片的cache中，提高了处理器访问存储介质的速度。
图6是根据又一示例性实施例示出的一种数据写入方法的框图。参照图6，本实施例提供方法在图2所示方法的基础上，主要描述了指示存储芯片将高速缓冲存储器中的数据刷新至非易失性存储介质中的一种具体的实现方式。如图6所示，本实施例的方法可以包括：
在步骤601中，向存储芯片发送第一指示信息，第一指示信息用于指示存储芯片在高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
本步骤中，通过向存储芯片发送第一指示信息，可以控制存储芯片刷新cache的时机，提高了刷新cache时机的灵活性，提高了cache中保存的用户数据的安全性。可选的，剩余存储容量可以为绝对容量，例如1千字节(Kilobyte，KB)，相应的，容量阈值具体可以表示容量大小；或者，剩余存储容量可以为相对容量，例如5％，相应的，容量阈值具体可以表示比例大小。
可替换的，步骤601具体可以包括：向存储芯片发送第二指示信息，第二指示信息用于指示存储芯片在空闲时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。可选的，空闲具体可以指一段时间内未从处理器接收到写命令或者读命令。
需要说明的是，步骤601与步骤602和步骤603之间并没有先后顺序的限制。
在步骤602中，根据用户触发的写操作，生成第一写命令和第二写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中。
需要说明的是，步骤602与步骤301类似，在此不再赘述。
在步骤603中，向存储芯片发送第一写命令和第二写命令。
需要说明的是，步骤603与步骤302类似，在此不再赘述。
本实施例提供的数据写入方法，通过向存储芯片发送第一指示信息，第一指示信息用于指示存储芯片在高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将高速缓冲存储器中的数据刷新至非易失性存储介质中，实现了对存储芯片刷新cache的时机的控制，提高了刷新cache时机的灵活性，提高了cache中保存的用户数据的安全性。
下述为本公开装置实施例，可以用于执行本公开方法实施例。对于本公开装置实施例中未披露的细节，请参照本公开方法实施例。
图7是根据一示例性实施例示出的一种数据写入装置的框图。该装置可以通过软件、硬件或者两者的结合实现成为终端的部分或者全部。参照图7，该装置包括：第一生成模块701和第一发送模块702。其中，
第一生成模块701，被配置为根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据；
第一发送模块702，被配置为向存储芯片发送第一写命令。
在一种可能的实现中，存储芯片为嵌入式多媒体卡eMMC，第一写命令为安全属性为可靠写入的写命令。
在一种可能的实现中，存储芯片为通用闪存存储UFS芯片，第一写命令为安全属性为强制单元存取的写命令。
综上所述，本公开实施例提供的输入写入装置，通过第一生成模块根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据，第一发送模块向存储芯片发送第一写命令，实现了存储芯片将元数据写入至存储芯片的非易失性存储介质中，提高了元数据的安全性，并且避免了频繁的刷新cache，从而提高了文件***的I/O性能。
图8是根据另一示例性实施例示出的一种数据写入装置的框图。参照图8，该装置在图,7所示框图的基础上，可选的，该装置还包括：第二生成模块703和第二发送模块704。其中，
第二生成模块703，被配置为根据写操作，生成第二写命令，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中；
第二发送模块704，被配置为向存储芯片发送第二写命令。
综上所述，本公开实施例提供的输入写入装置，通过第二生成模块根据写操作，生成第二写命令，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中，第二发送模块向存储芯片发送第二写指令，在提高元数据的安全性以及文件***的I/O性能的基础上，实现了存储芯片将该用户数据写入至存储芯片的cache中，提高了处理器访问存储介质的速度。
图9是根据又一示例性实施例示出的一种数据输入装置的框图。参照图9，该装置在图8所示框图的基础上，可选的，该装置还包括第三发送模块705，被配置为向存储芯片发送第一指示信息，第一指示信息用于指示存储芯片在高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
综上所述，本公开实施例提供的输入写入装置，通过第三发送模块向存储芯片发送第一指示信息，第一指示信息用于指示存储芯片在高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将高速缓冲存储器中的数据刷新至非易失性存储介质中，实现了对存储芯片刷新cache的时机的控制，提高了刷新cache时机的灵活性，提高了cache中保存的用户数据的安全性。
图10是根据又一示例性实施例示出的一种数据输入装置的框图。参照图10，该装置在图8所示框图的基础上，可选的，该装置还包括第四发送模块706，被配置为向存储芯片发送第二指示信息，第二指示信息用于指示存储芯片在空闲时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
综上所述，本公开实施例提供的输入写入装置，通过第四发送模块向存储芯片发送第二指示信息，第二指示信息用于指示存储芯片在空闲时，将高速缓冲存储器中的数据刷新至非易失性存储介质中，实现了对存储芯片刷新cache的时机的控制，提高了刷新cache 时机的灵活性，提高了cache中保存的用户数据的安全性。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
图11是根据又一示例性实施例示出的一种终端的框图，如图11所示，该终端可以包括：处理器1101以及用于存储计算机指令的存储器1102。
其中，处理器1101运行该计算机指令执行以下方法：
根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据；
向存储芯片发送第一写命令。
在一种可能的实现中，该方法还包括：
根据写操作，生成第二写命令，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中；
向存储芯片发送第二写命令。
在一种可能的实现中，该方法还包括：
向存储芯片发送第一指示信息，第一指示信息用于指示存储芯片在高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
在一种可能的实现中，该方法还包括：
向存储芯片发送第二指示信息，第二指示信息用于指示存储芯片在空闲时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
在一种可能的实现中，存储芯片为嵌入式多媒体卡eMMC，第一写命令为安全属性为可靠写入的写命令。
在一种可能的实现中，存储芯片为通用闪存存储UFS芯片，第一写命令为安全属性为强制单元存取的写命令。
图12是根据又一示例性实施例示出的一种终端800的框图。例如，终端800可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。
参照图12，终端800可以包括以下一个或多个组件：处理组件802，存储器804，电源组件806，多媒体组件808，音频组件810，输入/输出(I/O)的接口812，传感器组件 814，以及通信组件816。
处理组件802通常控制终端800的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件802可以包括一个或多个模块，便于处理组件802和其他组件之间的交互。例如，处理组件802可以包括多媒体模块，以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在设备800的操作。这些数据的示例包括用于在终端800上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。
电源 组件806为终端800的各种组件提供电力。电源 组件806可以包括电源管理***，一个或多个电源，及其他与为终端800生成、管理和分配电力相关联的组件。
多媒体组件808包括在所述终端800和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件808包括一个前置摄像头和/或后置摄像头。当设备800处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜***或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如，音频组件810包括一个麦克风(MIC)，当终端800处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中，音频组件810还包括一个扬声器，用于输出音频信号。
I/O接口812为处理组件802和***接口模块之间提供接口，上述***接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器，用于为终端800提供各个方面的状态评估。例如，传感器组件814可以检测到设备800的打开/关闭状态，组件的相对定位，例如所述组件为终端800的显示器和小键盘，传感器组件814还可以检测终端800或终端800 一个组件的位置改变，用户与终端800接触的存在或不存在，终端800方位或加速/减速和终端800的温度变化。传感器组件814可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器，如CMOS或CCD 图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件814还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。
通信组件816被配置为便于终端800和其他设备之间有线或无线方式的通信。终端800可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信组件816经由广播信道接收来自外部广播管理***的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件816还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA) 技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。
在示例性实施例中，终端800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。
在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器804，上述指令可由终端800的处理器820执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
一种非临时性计算机可读存储介质，当该存储介质中的指令由终端的处理器执行时，使得终端能够执行一种数据写入方法，该方法包括：
根据用户触发的写操作，生成第一写命令，第一写命令用于指示存储芯片将元数据写入至存储芯片的非易失性存储介质中，元数据为用户的用户数据的元数据；
向存储芯片发送第一写命令。
在一种可能的实现中，该方法还包括：
根据写操作，生成第二写命令，第二写命令用于指示存储芯片将用户数据写入至存储芯片的高速缓冲存储器中；
向存储芯片发送第二写命令。
在一种可能的实现中，该方法还包括：
向存储芯片发送第一指示信息，第一指示信息用于指示存储芯片在高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
在一种可能的实现中，该方法还包括：
向存储芯片发送第二指示信息，第二指示信息用于指示存储芯片在空闲时，将高速缓冲存储器中的数据刷新至非易失性存储介质中。
在一种可能的实现中，存储芯片为嵌入式多媒体卡eMMC，第一写命令为安全属性为可靠写入的写命令。
在一种可能的实现中，存储芯片为通用闪存存储UFS芯片，第一写命令为安全属性为强制单元存取的写命令。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求书指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求书来限制。

Claims (12)

1.一种数据写入方法，其特征在于，包括：
根据用户触发的写操作，生成第一写命令，所述第一写命令用于指示存储芯片将元数据写入至所述存储芯片的非易失性存储介质中，所述元数据为所述用户的用户数据的元数据；
向所述存储芯片发送所述第一写命令；
根据所述写操作，生成第二写命令，所述第二写命令用于指示所述存储芯片将所述用户数据写入至所述存储芯片的高速缓冲存储器中；
向所述存储芯片发送所述第二写命令。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
向所述存储芯片发送第一指示信息，所述第一指示信息用于指示所述存储芯片在所述高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将所述高速缓冲存储器中的数据刷新至所述非易失性存储介质中。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
向所述存储芯片发送第二指示信息，所述第二指示信息用于指示所述存储芯片在空闲时，将所述高速缓冲存储器中的数据刷新至所述非易失性存储介质中。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述存储芯片为嵌入式多媒体卡eMMC，所述第一写命令为安全属性为可靠写入的写命令。
5.根据权利要求1-3任一项所述的方法，其特征在于，所述存储芯片为通用闪存存储UFS芯片，所述第一写命令为安全属性为强制单元存取的写命令。
6.一种数据写入装置，其特征在于，包括：
第一生成模块，被配置为根据用户触发的写操作，生成第一写命令，所述第一写命令用于指示存储芯片将元数据写入至所述存储芯片的非易失性存储介质中，所述元数据为所述用户的用户数据的元数据；
第一发送模块，被配置为向所述存储芯片发送所述第一写命令；
所述装置还包括：第二生成模块和第二发送模块；
所述第二生成模块，被配置为根据所述写操作，生成第二写命令，所述第二写命令用于指示所述存储芯片将所述用户数据写入至所述存储芯片的高速缓冲存储器中；
所述第二发送模块，被配置为向所述存储芯片发送所述第二写命令。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括：第三发送模块；
所述第三发送模块，被配置为向所述存储芯片发送第一指示信息，所述第一指示信息用于指示所述存储芯片在所述高速缓冲存储器的剩余存储容量小于或等于容量阈值时，将所述高速缓冲存储器中的数据刷新至所述非易失性存储介质中。
8.根据权利要求6所述的装置，其特征在于，所述装置还包括：第四发送模块；
所述第四发送模块，被配置为向所述存储芯片发送第二指示信息，所述第二指示信息用于指示所述存储芯片在空闲时，将所述高速缓冲存储器中的数据刷新至所述非易失性存储介质中。
9.根据权利要求6-8任一项所述的装置，其特征在于，所述存储芯片为嵌入式多媒体卡eMMC，所述第一写命令为安全属性为可靠写入的写命令。
10.根据权利要求6-8任一项所述的装置，其特征在于，所述存储芯片为通用闪存存储UFS芯片，所述第一写命令为安全属性为强制单元存取的写命令。
11.一种终端，其特征在于，包括：
处理器以及用于存储计算机指令的存储器；所述处理器运行所述计算机指令执行权利要求1-5任一项所述的方法。
12.一种非临时性计算机可读存储介质，其特征在于，当所述存储介质中的指令由终端的处理器执行时，使得终端能够执行权利要求1-5任一项所述的方法。
CN201811290150.5A 2018-10-31 2018-10-31 数据写入方法、装置、设备及存储介质 Active CN109471596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811290150.5A CN109471596B (zh) 2018-10-31 2018-10-31 数据写入方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811290150.5A CN109471596B (zh) 2018-10-31 2018-10-31 数据写入方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN109471596A CN109471596A (zh) 2019-03-15
CN109471596B true CN109471596B (zh) 2022-03-18

Family

ID=65666530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811290150.5A Active CN109471596B (zh) 2018-10-31 2018-10-31 数据写入方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN109471596B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853614B2 (en) 2021-11-26 2023-12-26 Samsung Electronics Co., Ltd. Synchronous write method and device, storage system and electronic device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142219A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 전자 장치 및 그의 저장 공간 이용 방법
CN110781106A (zh) * 2019-09-05 2020-02-11 深圳市德名利电子有限公司 一种通用闪存存储器主机端芯片装置以及设备
FR3103620B1 (fr) * 2019-11-21 2021-11-26 St Microelectronics Rousset Procédé d’écriture dans une mémoire volatile et circuit intégré correspondant
CN111488315A (zh) * 2020-04-01 2020-08-04 Oppo广东移动通信有限公司 数据存储方法、装置、电子设备和可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482838A (zh) * 2009-02-06 2009-07-15 杭州华三通信技术有限公司 基于写时拷贝的数据写入方法及设备
CN101963891A (zh) * 2010-09-25 2011-02-02 成都市华为赛门铁克科技有限公司 数据存储处理方法与装置、固态硬盘***与数据处理***
CN103164667A (zh) * 2011-12-08 2013-06-19 三星电子株式会社 数据存储设备和数据管理方法
CN104035730A (zh) * 2014-06-04 2014-09-10 深圳市江波龙电子有限公司 一种文件写入方法、装置及无线存储设备
CN107957961A (zh) * 2016-10-18 2018-04-24 东芝存储器株式会社 存储设备、存储***和计算设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029513B2 (ja) * 2008-06-30 2012-09-19 ソニー株式会社 情報処理装置、情報処理装置の制御方法、およびプログラム
KR20100030990A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 특정 조건을 갖는 파일을 정해진 위치에 저장할 수 있는 하이브리드 하드디스크 드라이브, 이에 적합한 제어 방법 및 이에 적합한 기록 매체
KR20100082185A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 플래시 메모리, 캐시 메모리, 그리고 제어기를 포함하는 사용자 장치
JP6443794B2 (ja) * 2013-08-16 2018-12-26 エルエスアイ コーポレーション ホストとコントローラとの間でパーティション化された変換レイヤ
US9804961B2 (en) * 2014-03-21 2017-10-31 Aupera Technologies, Inc. Flash memory file system and method using different types of storage media
KR20170060206A (ko) * 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN105511802B (zh) * 2015-11-24 2018-06-05 北京达沃时代科技股份有限公司 写缓存的方法和装置以及磁盘缓存区的同步方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482838A (zh) * 2009-02-06 2009-07-15 杭州华三通信技术有限公司 基于写时拷贝的数据写入方法及设备
CN101963891A (zh) * 2010-09-25 2011-02-02 成都市华为赛门铁克科技有限公司 数据存储处理方法与装置、固态硬盘***与数据处理***
CN103164667A (zh) * 2011-12-08 2013-06-19 三星电子株式会社 数据存储设备和数据管理方法
CN104035730A (zh) * 2014-06-04 2014-09-10 深圳市江波龙电子有限公司 一种文件写入方法、装置及无线存储设备
CN107957961A (zh) * 2016-10-18 2018-04-24 东芝存储器株式会社 存储设备、存储***和计算设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853614B2 (en) 2021-11-26 2023-12-26 Samsung Electronics Co., Ltd. Synchronous write method and device, storage system and electronic device

Also Published As

Publication number Publication date
CN109471596A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN109471596B (zh) 数据写入方法、装置、设备及存储介质
US9860844B2 (en) Method and apparatus of temperature control
CN105955765B (zh) 应用预加载方法及装置
CN107608561B (zh) 触摸屏控制方法及装置
CN107040591B (zh) 一种对客户端进行控制的方法及装置
CN108763104B (zh) 预读取文件页的方法、装置及存储介质
CN105487758B (zh) 应用软件弹窗控制方法、装置和终端设备
EP3015983A1 (en) Method and device for optimizing memory
CN108829475B (zh) Ui绘制方法、装置及存储介质
US9678868B2 (en) Method and device for optimizing memory
CN104360875B (zh) 隐私模式启动方法和装置
CN108874450B (zh) 唤醒语音助手的方法及装置
CN110968523A (zh) 内存碎片整理的方法和装置
CN108153488B (zh) 数据自增方法及装置
US10671827B2 (en) Method and device for fingerprint verification
CN111246303B (zh) 视频播放方法、装置、电子设备及存储介质
CN111225111A (zh) 功能控制方法、功能控制装置及存储介质
CN112307229A (zh) 数据处理方法及装置、电子设备、计算机可读存储介质
CN106354657B (zh) 寄存器访问方法、装置及***
CN112954596B (zh) 数据共享方法、装置、设备及存储介质
CN114442789A (zh) 暗屏控制方法、装置、设备及存储介质
CN112965653B (zh) 触控位置上报方法、装置及电子设备
CN111722919B (zh) 运行后台应用程序的方法、装置、存储介质及电子设备
US10572308B2 (en) Method and apparatus for monitoring virtual document object model
CN114077461A (zh) 应用程序的运行方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant