CN1094525A - 一种大容量高速数据采集缓存方法及设备 - Google Patents

一种大容量高速数据采集缓存方法及设备 Download PDF

Info

Publication number
CN1094525A
CN1094525A CN 93110970 CN93110970A CN1094525A CN 1094525 A CN1094525 A CN 1094525A CN 93110970 CN93110970 CN 93110970 CN 93110970 A CN93110970 A CN 93110970A CN 1094525 A CN1094525 A CN 1094525A
Authority
CN
China
Prior art keywords
ram
groups
data line
address counter
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 93110970
Other languages
English (en)
Inventor
黄晓革
陈小洪
周建平
陈宏猷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN 93110970 priority Critical patent/CN1094525A/zh
Publication of CN1094525A publication Critical patent/CN1094525A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Communication Control (AREA)

Abstract

本发明公开了一种大容量高速数据采集缓存方 法及设备。本发明用两组RAM配以相应的地址计 数器和控制电路交替读写实现了低成本的FIFO功 能。用本发明方法容易实现多轨的同时读写，优于单 一的FIFO芯片。

Description

本发明涉及数据采集中的缓存方法及设备。
在使用计算机的不同场合中，涉及实时数据采集的已占有很大比例。但在采用计算机实时数据采集时，其数据源和处理器往往具有不同的数据库，从而需要用缓存器进行缓存，其中一种方式就是FIFO（先进先出）缓存。实际采集过程中经常遇到数据采集率高、速度快，而数据处理时间较长、速度慢的矛盾，需采用大容量的FIFO芯片。然而当缓存容量大时，需多片FIFO级连，因而价格昂贵，同时，用FIFO芯片难以实现多轨同时写入和读出。
本发明的目的就是用静态随机存贮器（RAM）配以相应的地址计数器和控制电路来交替读写，实现低成本的FIFO功能。同时用这种方法容易实现多轨同时写入和读出。
本发明的目的是这样实现的：用两组静态随机存贮器（RAM）配以相应的地址计数器和控制电路，使两组RAM交替读写。具体办法为当一组RAM处于写模式时，另一组RAM必处于读模式。写模式的RAM连接到数据入口的数据线，并接通写时钟，读模式的RAM则连接到数据出口的数据线，并接通读时钟，当读空或写满时（即相应地址计数器满时），地址计数器给出“空”或“满”标志，通过控制电路将数据线，时钟信号、工作模式同时切换，两组RAM交换读写状态。如此不断反复，用两组RAM交替工作实现了FIFO功能。由于两组RAM中的RAM片数容易扩展和配对，故容易实现多轨同时读写，字宽也可自由选择，如常用的8位、12位、16位、32位等。
上述方法的实现包括下列设备：两组静态随机存贮器（RAM）、与RAM相应的地址计数器及控制电路。
本发明方法用两组RAM交替工作实现了FIFO功能，降低了成本，电路实现简单、可靠且容易实现多轨同时读写，比单一的FIFO芯片更为优越。
图1是本发明的一种实施例
在本实施例中，两组RAM分别由两片32K RAM组成，有各自的地址计数器。CK1和CK2分别是RAM1和RAM2的地址计数时钟，由二选一电路按其工作模式选择接通写时钟或读时钟。数据线的选通则是由四个三态门来完成控制的。

Claims (5)

1、一种大容量高速数据采集缓存方法，它包括下列步骤：
(1)用两组静态随机存贮器(RAM)配以相应的地址计数器和控制电路；
(2)当一组RAM置于写模式时，另一组RAM则置于读模式，写模式的RAM接通入口的数据线和写时钟，读模式的RAM则接通出口处的数据线和读时钟；
(3)当读空或写满时(即相应地址计数器满时)，地址计数器给出“空”或“满”标志，通过控制电路将两组RAM的工作模式和所接通的数据线、时钟信号切换；
(4)上述(2)、(3)步骤反复循环使两组RAM交替读写。
2、根据权利要求1所述的缓存方法，其特征在于两组RAM中的RAM片子可配对连接不同的输入、输出线，实现多轨同时读写。
3、根据权利要求1或2所述的缓存方法，其特征在于RAM的并行字宽可扩展。
4、一种为实现权利要求1所述方法专门设计的缓存设备，它包括两组静态随机存贮器（RAM）、与RAM相应的地址计数器、控制电路，其特征在于当一组RAM处于写模式时其数据线接通入口并使用写时钟，而另一组RAM必定处于读模式，其数据线接通出口并使用读时钟;地址计数器满时给出“空”或“满”标志，通过控制电路将两组RAM的工作模式、数据线和时钟信号同时切换。
5、根据权利要求4所述的缓存设备，其特征在于两组RAM中的RAM片子可配对连接不同的输入、输出数据线。
CN 93110970 1993-04-19 1993-04-19 一种大容量高速数据采集缓存方法及设备 Pending CN1094525A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 93110970 CN1094525A (zh) 1993-04-19 1993-04-19 一种大容量高速数据采集缓存方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 93110970 CN1094525A (zh) 1993-04-19 1993-04-19 一种大容量高速数据采集缓存方法及设备

Publications (1)

Publication Number Publication Date
CN1094525A true CN1094525A (zh) 1994-11-02

Family

ID=4988782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 93110970 Pending CN1094525A (zh) 1993-04-19 1993-04-19 一种大容量高速数据采集缓存方法及设备

Country Status (1)

Country Link
CN (1) CN1094525A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100337443C (zh) * 2003-07-02 2007-09-12 华为技术有限公司 一种先入先出存储器及快速产生存储标志的方法
CN100409201C (zh) * 2005-04-29 2008-08-06 哈尔滨工业大学 基于ram及fpga的先进先出型存储器及其控制方法
CN100437569C (zh) * 2000-10-09 2008-11-26 最佳收益有限公司 数据处理方法和装置
CN102542525A (zh) * 2010-12-13 2012-07-04 联想(北京)有限公司 一种信息处理设备以及信息处理方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437569C (zh) * 2000-10-09 2008-11-26 最佳收益有限公司 数据处理方法和装置
US7930271B2 (en) 2000-10-09 2011-04-19 Maximum Availability Ltd. Method and apparatus for data processing
US8818939B2 (en) 2000-10-09 2014-08-26 Maximum Availability Ltd. Method and apparatus for data processing
CN100337443C (zh) * 2003-07-02 2007-09-12 华为技术有限公司 一种先入先出存储器及快速产生存储标志的方法
CN100409201C (zh) * 2005-04-29 2008-08-06 哈尔滨工业大学 基于ram及fpga的先进先出型存储器及其控制方法
CN102542525A (zh) * 2010-12-13 2012-07-04 联想(北京)有限公司 一种信息处理设备以及信息处理方法
CN102542525B (zh) * 2010-12-13 2014-02-12 联想(北京)有限公司 一种信息处理设备以及信息处理方法

Similar Documents

Publication Publication Date Title
US4839866A (en) Cascadable first-in, first-out memory
US6044416A (en) Configurable first-in first-out memory interface
EP0312239A3 (en) Message fifo buffer controller
CN1010809B (zh) 页式存储器中数据的存取装置和方法
EP0312238A3 (en) Fifo buffer controller
JP2947664B2 (ja) 画像専用半導体記憶装置
CN1094525A (zh) 一种大容量高速数据采集缓存方法及设备
US5446859A (en) Register addressing control circuit including a decoder and an index register
JPS55115121A (en) Input and output control unit possible for duplicated recording
US5696768A (en) Method and apparatus for data storage array tracking
CN102930898A (zh) 一种构建多端口异步存储模块的方法
CN100385387C (zh) 一种提高ram利用效率的方法
JP2841456B2 (ja) データ転送方法及びデータバッファ装置
CN1159723C (zh) 一种串行存储器
JPH04188243A (ja) 記憶装置
CN1052094C (zh) 串行存取的存贮器装置
JPS5634197A (en) Memory unit
JP2969645B2 (ja) タイムスロット入替回路
SU1361633A2 (ru) Буферное запоминающее устройство
GB1486311A (en) High speed digital information storage
JPS5748149A (en) Memory device
JPS57189383A (en) Memory device
JP2953169B2 (ja) データ処理装置
JPH05265941A (ja) ファーストイン・ファーストアウトメモリ
JPS57132229A (en) Direct memory access controller

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication