CN109449085A - 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法 - Google Patents

一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN109449085A
CN109449085A CN201811063584.1A CN201811063584A CN109449085A CN 109449085 A CN109449085 A CN 109449085A CN 201811063584 A CN201811063584 A CN 201811063584A CN 109449085 A CN109449085 A CN 109449085A
Authority
CN
China
Prior art keywords
sic
layer
preparation
type diamond
enhanced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811063584.1A
Other languages
English (en)
Inventor
邵锦文
侯同晓
孙致祥
贾仁需
元磊
张秋洁
刘学松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd
Original Assignee
Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd filed Critical Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd
Priority to CN201811063584.1A priority Critical patent/CN109449085A/zh
Publication of CN109449085A publication Critical patent/CN109449085A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种抗浪涌能力增强型的4H‑SiC肖特基二极管及其制备方法,制备方法包括以下步骤:在4H‑SiC衬底上面生长4H‑SiC漂移层;在4H‑SiC漂移层内形成P型金刚石外延层以及P型金刚石终端保护区;在P型金刚石外延层、P型金刚石终端保护区以及4H‑SiC漂移层表面形成第一钝化层;在4H‑SiC衬底下面形成欧姆接触金属层;刻蚀部分第一钝化层直到漏出4H‑SiC漂移层,在漏出的4H‑SiC漂移层表面形成肖特基接触金属层;在肖特基接触金属层上形成第一接触层,在欧姆接触金属层下面形成第二接触层;在部分第一接触层、部分第一钝化层以及部分肖特基接触金属层上形成第二钝化层,以完成4H‑SiC肖特基二极管的制备。通过这种制备方法,可以保证器件在正常的静态特性下可以显著提升抗浪涌能力。

Description

一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法
技术领域
本发明属于半导体器件领域,特别涉及一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法。
背景技术
SiC材料禁带宽度大、击穿电场高、饱和漂移速度和热导率大,这些材料优越性能使其成为制作高功率、高频、耐高温、抗辐射器件的理想材料。碳化硅肖特基二极管具有击穿电压高、电流密度大、工作频率高等一系列优点,因此发展前景非常广泛。目前碳化硅肖特基二极管面临的主要问题之一就是提高器件的抗浪涌性能,使其具备高可靠性应用能力。
为了实现较高的抗浪涌特性,从器件技术角度,需要P型4H-SiC注入区和Ti肖特基接触金属层能够形成良好的欧姆特性。请参见图1,图1为现有技术的一种4H-SiC肖特基二极管的截面结构示意图,其中,11为Ag接触层;12为Ni欧姆接触金属层;13为N型4H-SiC衬底;14为N型4H-SiC漂移层;15为Ti肖特基接触金属层;16为Al接触层;17为SiO2钝化层;18为P型4H-SiC注入区;19为P型4H-SiC终端保护区;20为聚酰亚胺保护层。然而,在常规传统结构的4H-SiC功率肖特基二极管制作工艺中,由于肖特基金属快速退火温度较低,上述欧姆特性无法形成或比接触电阻率较大,无法实现有效的少子注入效应。若提高提高退火温度,又会使肖特区的势垒高度降低,导致器件的漏电流增大,器件反向性能恶化。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法。本发明要解决的技术问题通过以下技术方案实现:
本发明的一个实施例提供了一种抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,包括以下步骤:
在4H-SiC衬底上面形成4H-SiC漂移层;
在所述4H-SiC漂移层内形成P型金刚石外延层以及P型金刚石终端保护区;
在所述P型金刚石外延层、所述P型金刚石终端保护区以及所述4H-SiC漂移层表面形成第一钝化层;
在所述4H-SiC衬底下面形成欧姆接触金属层;
刻蚀部分所述第一钝化层直到漏出所述4H-SiC漂移层,在漏出的所述4H-SiC漂移层表面形成肖特基接触金属层;
在所述肖特基接触金属层上形成第一接触层;
在所述欧姆接触金属层下面形成第二接触层;
在部分所述第一接触层、部分所述第一钝化层以及部分所述肖特基接触金属层上形成第二钝化层,以完成4H-SiC肖特基二极管的制备。
在本发明的一个实施例中,在4H-SiC衬底上面形成4H-SiC漂移层,包括:
在所述4H-SiC衬底上面形成厚度为10~30μm、掺杂离子为N离子、掺杂浓度为5×1014cm-3~1×1016cm-3的N型所述4H-SiC漂移层。
在本发明的一个实施例中,在所述4H-SiC漂移层内形成P型金刚石外延层以及P型金刚石终端保护区,包括:
在所述4H-SiC漂移层上刻蚀形成4H-SiC沟槽区;
在所述4H-SiC沟槽区内形成所述P型金刚石外延层以及所述P型金刚石终端保护区。
在本发明的一个实施例中,所述4H-SiC沟槽区的深度为0.3μm~1.0μm。
在本发明的一个实施例中,利用化学气相沉积法,在所述4H-SiC沟槽区形成所述P型金刚石外延层以及所述P型金刚石终端保护区,包括:
采用化学气相沉积工艺,在900℃~1200℃的温度下,在所述4H-SiC沟槽区内形成所述P型金刚石外延层以及所述P型金刚石终端保护区。
在本发明的一个实施例中,所述P型金刚石外延层包括多个平行排列的第一金刚石条状体,所述第一金刚石条状体的宽度为4μm,相邻所述第一金刚石条状体的间距为3μm。
在本发明的一个实施例中,所述P型金刚石终端保护区包括多个平行排列的第二金刚石条状体,所述第二金刚石条状体的宽度为4μm,相邻所述第二金刚石条状体的间距为2μm。
在本发明的一个实施例中,所述第一钝化层为SiO2钝化层,所述第二钝化层为聚酰亚胺钝化层。
在本发明的一个实施例中,所述第一接触层为Al接触层,所述第二接触层为Ag接触层。
本发明的另一个实施例提供了一种抗浪涌能力增强型的4H-SiC肖特基二极管,所述4H-SiC肖特基二极管由上述实施例中任一所述的方法制备形成。
与现有技术相比,本发明至少具有以下有益效果:
1.本发明采用化学气相沉积法制备P型金刚石外延层,避免了离子注入带来的晶格损伤问题;
2.本发明制备的P型金刚石外延层在450℃,3min快速热退火下可以与Ti肖特基接触金属层形成优异的欧姆接触特性,其比接触电阻率可以达到10-6Ω·cm2。同时,该温度也有助于肖特基区势垒高度的调整。
3.本发明制备的之中肖特基二极管可以保证器件在正常的静态特性下可以显著提升抗浪涌能力。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为现有技术的一种4H-SiC肖特基二极管的截面结构示意图;
图2为本发明实施例提供的一种抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法的流程示意图;
图3为本发明实施例提供的一种抗浪涌能力增强型的4H-SiC肖特基二极管的截面结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图2,图2为本发明实施例提供的一种抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法的流程示意图。
本实施例提供了一种抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,具体包括以下步骤:
步骤1:在4H-SiC衬底上面形成4H-SiC漂移层。
在4H-SiC衬底上面生长厚度为10~30μm、掺杂离子N离子、掺杂浓度为5×1014cm-3~1×1016cm-3的N型4H-SiC漂移层。
本实施例的N型4H-SiC漂移层的掺杂浓度优选为5×1015cm-3
需要说明的是,在生长4H-SiC漂移层之前,还需要对4H-SiC衬底进行标准RCA清洗,清洗的目的是为了去除4H-SiC衬底上的自然氧化物以及其他杂质。
步骤2:在4H-SiC漂移层内形成P型金刚石外延层以及P型金刚石终端保护区。
进一步地,步骤2包括以下步骤:
步骤21:在4H-SiC漂移层上刻蚀形成4H-SiC沟槽区。
具体地,采用反应耦合等离子体(Inductively Coupled Plasma,简称ICP)刻蚀工艺,刻蚀4H-SiC漂移层,在4H-SiC漂移层中形成4H-SiC沟槽区。
进一步地,还可以采用电子回旋共振(Electron cyclotron resonance,简称ECR)刻蚀工艺来刻蚀形成4H-SiC沟槽区。
在一个具体实施例中,4H-SiC沟槽区的深度为0.3μm~1.0μm。
在一个具体实施例中,所述4H-SiC沟槽区的俯视形状为条形。
步骤22:在4H-SiC沟槽区内形成P型金刚石外延层以及P型金刚石终端保护区。
进一步地,采用化学气相沉积工艺,在4H-SiC沟槽区内淀积P型掺杂剂,形成P型金刚石外延层以及P型金刚石终端保护区,其中,反应温度为900℃~1200℃,反应气体为甲烷和氢气。
进一步地,所述P型掺杂剂可以为硼或铝。
进一步地,P型掺杂剂的浓度为1×1018cm-3~1×1019cm-3
进一步地,P型金刚石外延层包括多个平行排列的第一金刚石条状体,第一金刚石条状体的宽度为4μm,相邻第一金刚石条状体的间距为3μm。
进一步地,P型金刚石终端保护区包括多个平行排列的第二金刚石条状体,第二金刚石条状体的宽度为4μm,相邻第二金刚石条状体的间距为2μm。
在一个具体实施例中,完成P型金刚石外延层以及P型金刚石终端保护区的制备后,对整个样品进行化学机械抛光。
步骤3:在P型金刚石外延层、P型金刚石终端保护区以及4H-SiC漂移层表面形成第一钝化层。
进一步地,所述第一钝化层为SiO2
具体地,采用低压化学气相沉积工艺,在600mTorr的反应压强,700℃的反应温度下,在P型金刚石外延层、P型金刚石终端保护区以及4H-SiC漂移层表面形成SiO2钝化层,其中,SiO2钝化层的厚度为1μm~2μm。
步骤4:在4H-SiC衬底下面形成欧姆接触金属层;
具体地,利用磁控溅射或者电子束蒸发工艺,在4H-SiC衬底下面形成Ni欧姆接触金属层,其中,Ni欧姆接触金属层的厚度为200nm,退火温度为1000℃,退火时间为3min。
步骤5:刻蚀部分第一钝化层直到漏出4H-SiC漂移层,在漏出的4H-SiC漂移层表面形成肖特基接触金属层。
具体地,利用磁控溅射或者电子束蒸发工艺,刻蚀部分第一钝化层到4H-SiC漂移层上,在4H-SiC漂移层表面形成Ti肖特基接触金属层。
进一步地,Ti肖特基金属层的制备可以包括以下步骤:
步骤51:在SiO2钝化层表面光刻肖特基接触区域。
首先,将样品放在200℃的热板上烘烤5min;然后,在SiO2钝化层上进行光刻胶的涂胶和甩胶,甩胶转速为3500r/min,并将样品放在90℃的热板上烘烤1min;接着,将样品放入光刻机中,通过已制定版图光刻定义肖特基接触区域,对SiO2钝化层表面的光刻胶进行曝光;最后,将完成曝光后的样品放入显影液中以移除肖特基接触区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干;
步骤52:蒸镀肖特基金属。
将完成光刻的样品放入磁控溅射镀膜机中,待真空度达到后,开始蒸镀肖特基金属Ti;
步骤53:剥离金属及退火,完成肖特基接触金属的制备。
将完成镀膜后的样品在丙酮中浸泡至少40min,进行超声处理;然后将样品放入温度为60℃的剥离液中水浴加热5min;接着,将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min;最后,用超纯水冲洗样品并用氮气吹干;最后,将样品放入快速退火炉中,向退火炉中通入10min氮气,再在氮气气氛中将退火炉温度设为450℃,进行3min的快速热退火,以使肖特基接触区域上的肖特基金属下沉,从而形成肖特基接触金属与N型4H-SiC漂移层的欧姆接触,完成肖特基接触的制作。
进一步地,Ti肖特基接触金属层的厚度为300nm。
步骤6:在肖特基接触金属层上形成第一接触层。
进一步地,所述第一接触层为Al接触层。
进一步地,利用电子束蒸发工艺,在肖特基接触金属层上形成Al接触层,厚度为3μm~6μm。
具体地:将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr后,在肖特基接触金属层上蒸发Al,形成Al接触层。
步骤7:在欧姆接触金属层下面形成第二接触层。
进一步地,所述第二接触层为Ag接触层。
进一步地,利用电子束蒸发工艺,在欧姆接触金属层下面形成Ag接触层。
具体地:将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr后,在欧姆接触金属层下面蒸发Ag,形成Ag接触层。
步骤8:在部分所述第一接触层、部分所述第一钝化层以及部分所述肖特基接触金属层上形成第二钝化层,以完成4H-SiC肖特基二极管的制备。
进一步地,所述第二钝化层为聚酰亚胺钝化层。
具体地,在部分所述Al接触层、部分所述SiO2钝化层以及部分所述肖特基接触金属层上旋涂聚酰亚胺,形成聚酰亚胺钝化层,完成4H-SiC肖特基二极管的制备。
请参见图3,图3为本发明实施例提供的一种抗浪涌能力增强型的4H-SiC肖特基二极管的截面结构示意图。本发明实施例还提供了一种抗浪涌能力增强型的4H-SiC肖特基二极管。4H-SiC肖特基二极管包括:Ag接触层1、欧姆接触金属层2、4H-SiC衬底3、4H-SiC漂移层4、肖特基接触金属层5、Al接触层6、SiO2钝化层7、P型金刚石外延层8、P型金刚石终端保护区9、聚酰亚胺钝化层10;
肖特基接触金属层5、4H-SiC漂移层4、4H-SiC衬底3、欧姆接触金属层2、Ag接触层1自上而下依次层叠于Al接触层6上;
同时,SiO2钝化层7内设置有凹槽,肖特基接触金属层5位于凹槽内;
P型金刚石外延层8和P型金刚石终端保护区9位于4H-SiC漂移层4内;
第二钝化层10位于部分Al接触层6、部分SiO2钝化层7以及部分肖特基接触金属层5上。
本实施例的有益效果如下:
1.本发明采用化学气相沉积法制备P型金刚石外延层,避免了离子注入带来的晶格损伤问题;
2.本发明制备的P型金刚石外延层在450℃,3min快速热退火下可以与Ti肖特基接触金属层形成优异的欧姆接触特性,其比接触电阻率可以达到10-6Ω·cm2。同时,该温度也有助于肖特基区势垒高度的调整。该技术手段可以保证器件在正常的静态特性下可以显著提升抗浪涌能力。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,包括以下步骤:
在4H-SiC衬底上面形成4H-SiC漂移层;
在所述4H-SiC漂移层内形成P型金刚石外延层以及P型金刚石终端保护区;
在所述P型金刚石外延层、所述P型金刚石终端保护区以及所述4H-SiC漂移层表面形成第一钝化层;
在所述4H-SiC衬底下面形成欧姆接触金属层;
刻蚀部分所述第一钝化层直到漏出所述4H-SiC漂移层,在漏出的所述4H-SiC漂移层表面形成肖特基接触金属层;
在所述肖特基接触金属层上形成第一接触层;
在所述欧姆接触金属层下面形成第二接触层;
在部分所述第一接触层、部分所述第一钝化层以及部分所述肖特基接触金属层上形成第二钝化层,以完成4H-SiC肖特基二极管的制备。
2.根据权利要求1所述的抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,在4H-SiC衬底上面形成4H-SiC漂移层,包括:
在所述4H-SiC衬底上面形成厚度为10~30μm、掺杂离子为N离子、掺杂浓度为5×1014cm-3~1×1016cm-3的N型所述4H-SiC漂移层。
3.根据权利要求1所述的抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,在所述4H-SiC漂移层内形成P型金刚石外延层以及P型金刚石终端保护区,包括:
在所述4H-SiC漂移层上刻蚀形成4H-SiC沟槽区;
在所述4H-SiC沟槽区内形成所述P型金刚石外延层以及所述P型金刚石终端保护区。
4.根据权利要求3所述的抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,所述4H-SiC沟槽区的深度为0.3μm~1.0μm。
5.根据权利要求3所述的抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,在所述4H-SiC沟槽区形成所述P型金刚石外延层以及所述P型金刚石终端保护区,包括:
采用化学气相沉积工艺,在900℃~1200℃的温度下,在所述4H-SiC沟槽区内形成所述P型金刚石外延层以及所述P型金刚石终端保护区。
6.根据权利要求5所述的抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,所述P型金刚石外延层包括多个平行排列的第一金刚石条状体,所述第一金刚石条状体的宽度为4μm,相邻所述第一金刚石条状体的间距为3μm。
7.根据权利要求5所述的抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,所述P型金刚石终端保护区包括多个平行排列的第二金刚石条状体,所述第二金刚石条状体的宽度为4μm,相邻所述第二金刚石条状体的间距为2μm。
8.根据权利要求1所述的抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,所述第一钝化层为SiO2钝化层,所述第二钝化层为聚酰亚胺钝化层。
9.根据权利要求1所述的抗浪涌能力增强型的4H-SiC肖特基二极管的制备方法,其特征在于,所述第一接触层为Al接触层,所述第二接触层为Ag接触层。
10.一种抗浪涌能力增强型的4H-SiC肖特基二极管,其特征在于,所述4H-SiC肖特基二极管由权利要求1~9任一项所述的方法制备形成。
CN201811063584.1A 2018-09-12 2018-09-12 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法 Pending CN109449085A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811063584.1A CN109449085A (zh) 2018-09-12 2018-09-12 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811063584.1A CN109449085A (zh) 2018-09-12 2018-09-12 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN109449085A true CN109449085A (zh) 2019-03-08

Family

ID=65530468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811063584.1A Pending CN109449085A (zh) 2018-09-12 2018-09-12 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN109449085A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517356A (zh) * 2021-05-21 2021-10-19 浙江芯国半导体有限公司 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN113555447A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法
CN113555448A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法
CN113555446A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法
CN113809072A (zh) * 2021-07-26 2021-12-17 浙江芯国半导体有限公司 一种包含肖特基二极管的电路及相关应用
CN113823699A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 一种大电流SiC肖特基功率二极管及其制备方法
CN113964207A (zh) * 2021-08-30 2022-01-21 瑶芯微电子科技(上海)有限公司 一种SiC肖特基功率二极管及其制备方法
CN113823699B (zh) * 2021-08-30 2024-07-02 瑶芯微电子科技(上海)有限公司 一种大电流SiC肖特基功率二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069567A (ja) * 2010-09-21 2012-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20150076522A1 (en) * 2010-03-08 2015-03-19 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
CN105931950A (zh) * 2016-04-29 2016-09-07 北京世纪金光半导体有限公司 一种碳化硅高压mps二极管的制造方法
CN106169417A (zh) * 2016-07-11 2016-11-30 厦门市三安集成电路有限公司 一种异质结终端的碳化硅功率器件及其制备方法
CN108321213A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150076522A1 (en) * 2010-03-08 2015-03-19 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2012069567A (ja) * 2010-09-21 2012-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN105931950A (zh) * 2016-04-29 2016-09-07 北京世纪金光半导体有限公司 一种碳化硅高压mps二极管的制造方法
CN106169417A (zh) * 2016-07-11 2016-11-30 厦门市三安集成电路有限公司 一种异质结终端的碳化硅功率器件及其制备方法
CN108321213A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517356B (zh) * 2021-05-21 2023-08-04 浙江芯科半导体有限公司 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN113517356A (zh) * 2021-05-21 2021-10-19 浙江芯国半导体有限公司 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN113555446B (zh) * 2021-06-09 2023-08-11 浙江芯科半导体有限公司 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法
CN113555446A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法
CN113555448B (zh) * 2021-06-09 2023-06-09 浙江芯科半导体有限公司 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法
CN113555448A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法
CN113555447A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法
CN113555447B (zh) * 2021-06-09 2024-02-09 浙江芯科半导体有限公司 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法
CN113809072A (zh) * 2021-07-26 2021-12-17 浙江芯国半导体有限公司 一种包含肖特基二极管的电路及相关应用
CN113809072B (zh) * 2021-07-26 2024-04-02 浙江芯国半导体有限公司 一种包含肖特基二极管的电路及相关应用
CN113823699A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 一种大电流SiC肖特基功率二极管及其制备方法
CN113964207A (zh) * 2021-08-30 2022-01-21 瑶芯微电子科技(上海)有限公司 一种SiC肖特基功率二极管及其制备方法
CN113964207B (zh) * 2021-08-30 2024-05-24 瑶芯微电子科技(上海)有限公司 一种SiC肖特基功率二极管及其制备方法
CN113823699B (zh) * 2021-08-30 2024-07-02 瑶芯微电子科技(上海)有限公司 一种大电流SiC肖特基功率二极管及其制备方法

Similar Documents

Publication Publication Date Title
CN109449085A (zh) 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN103928532B (zh) 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法
CN105977338B (zh) 低暗电流pin探测器及其加工方法
CN109860273B (zh) Mps二极管器件及其制备方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN105720110A (zh) 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN108565295A (zh) 一种碳化硅肖特基二极管及其制备方法
CN108565222A (zh) 一种SiC器件的横向变掺杂结终端结构制作方法
WO2019119958A1 (zh) SiC功率二极管器件的制备方法及其结构
JP3230650B2 (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN110534559A (zh) 一种碳化硅半导体器件终端及其制造方法
JP2019534553A (ja) 炭化珪素上に絶縁層を製造する方法及び半導体装置
CN108831920A (zh) 一种SiC器件的结终端结构制作方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN113517355A (zh) 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法
CN109411342A (zh) 一种碳化硅沟槽刻蚀方法
CN117832067A (zh) 一种SiC功率器件的注入掩膜刻蚀方法
CN109494150B (zh) 碳化硅高温退火表面保护的制作方法及碳化硅功率器件
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN113643970A (zh) 一种碳化硅半导体器件的制作方法
CN209766432U (zh) Mps二极管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190308