CN109428555A - 自举式应用布置及在单位增益跟随器中的应用 - Google Patents

Abstract

一种放大器电路包括输入放大器；输出单位增益缓冲器；以及第二单位增益缓冲器。所述输出单位增益缓冲器和所述第二单位增益缓冲器各自被配置为从输入放大器接收信号。所述输出单位增益缓冲器被配置为向放大器输出提供输出电压，并且所述第二单位增益缓冲器被配置为向所述输入放大器提供自举信号。单位增益放大器包括输入单位增益放大器；以及输出单位增益缓冲器和第二单位增益缓冲器。所述缓冲器被配置为从输入放大器接收信号。所述输出单位增益缓冲器被配置为向放大器输出提供输出电压，并且所述第二单位增益缓冲器被配置为向所述输入单位增益放大器提供自举信号。

Description

自举式应用布置及在单位增益跟随器中的应用

技术领域

本公开的各方面总体上涉及具有正反馈的放大器，包括单位增益跟随器放大器。

背景技术

自举是一种技术，通过该技术，放大器输出的正反馈以避免振荡的方式馈送回到放大器输入。在这样做时，自举增加了固定电阻器的表观值，因为它看起来是施加到输入的交流信号，这从而增加了放大器电路的输入阻抗。

发明内容

在一个或多个说明性实施方案中，一种放大器电路包括输入放大器；输出单位增益缓冲器；以及第二单位增益缓冲器。输出单位增益缓冲器和第二单位增益缓冲器各自被配置为从输入放大器接收信号。输出单位增益缓冲器被配置为向放大器输出提供输出电压，并且第二单位增益缓冲器被配置为向输入放大器提供自举信号。

在一个或多个说明性实施方案中，输入放大器；以及输出单位增益缓冲器和第二单位增益缓冲器，所述缓冲器被配置为从输入放大器接收信号，其中输出单位增益缓冲器被配置为向放大器输出提供输出电压，并且第二单位增益缓冲器被配置为向输入放大器提供自举信号。

在一个或多个说明性实施方案中，一种放大器电路包括输入放大器，其包括以发射极-跟随器配置布置的第一对互补晶体管。所述放大器电路还包括输出单位增益缓冲器，其被配置为从输入放大器接收输出信号并利用第二对互补晶体管向放大器输出提供输出电压。所述放大器电路还包括第二单位增益缓冲器，其被配置为从输入放大器接收输出信号并向输入放大器提供自举信号，所述第二单位增益缓冲器包括被配置为驱动第一对互补晶体管的集电极的第三对互补晶体管。

附图说明

图1是具有自举输入级的现有技术放大器的示意图；

图2是包括本公开的自举配置的放大器的示意图；

图3是现有技术的偏移补偿电压跟随器电路的示意图；

图4是具有自举输入装置的现有技术偏移补偿电压跟随器电路的示意图；

图5是包括本公开的自举配置的偏移补偿电压跟随器的示意图；以及

图6示出了对图3-5中所示的电路中的每一者的测量频率响应的示例。

具体实施方式

根据要求，本文中公开了本发明的详细实施方案；然而，应理解，所公开的实施方案仅仅是举例说明本发明，本发明可以各种形式和替代形式体现。附图不一定按比例绘制；一些特征可能会被放大或最小化以示出特定部件的细节。因此，本文中公开的具体结构细节和功能细节不应被解释为是限制性的，而是仅仅作为教导本领域技术人员以不同方式采用本发明的代表性基础。

本文中描述的本公开将额外的单位增益缓冲器实现到放大器电路中。额外的单位增益缓冲器在正反馈环路中操作，有时称为自举。因此，本公开可通过增加带宽和输出电压摆幅来减小放大器电路的输入电容和与源阻抗相关的误差。在示例中，本公开可应用于单位增益缓冲器。另外，本发明的上述和其他优点通过包括额外单位增益缓冲器的放大器电路以一种形式实现。下面详细讨论进一步的细节。

图1示出了自举的基本原理的等效电路图100。根据一个或多个实施方案，电路图100包括输入放大器101；电流源102、103；输出缓冲器104；电压源105、106；以及电源轨Vcc、Vee。输入放大器101和输出缓冲器104可实现为如图所示的运算放大器，但离散晶体管或其他元件是可能的。

输入放大器101可从两个电压源105、106供电。在示例中，电压源105连接到输入放大器101的正电源端子，而电压源106连接到输入放大器101的负电源端子。这些电压源通过电流源102、103而与直流电压供电轨隔离。

同样如图所示，输入信号被施加到输入放大器101的非反相输入端子。另外，从输入放大器101的输出端子提供的输入放大器101的输出信号被供应给输出缓冲器104的非反相输入端子。

输出缓冲器104可直接从电压供电轨供电。例如，输出缓冲器104的正电源引脚可连接到Vcc，而输出缓冲器104的负电源电源引脚可连接到Vee。电压源105、106的公共端子连接到输出缓冲器104的输出端子。因此，输入放大器101端子相对于接地在输出电平上“浮动”。

等效电路图100中所示的设计通过自举输入装置、衬底和/或供电轨的端子来减小不同的输入放大器误差。基于感测节点，自举布置降低输入电容、减小与源阻抗相关的误差、通过将主极点移位到更高的频率来使输入放大级更快并且允许高电压操作。改善程度取决于输出缓冲器的电压增益与单位的偏差。然而，由于自举电路中的反馈是正的，因此与缺少自举的电路相比，这种布置可遭受降低稳定性和噪声性能。此外，不受控制的放大器负载(例如，输出端子处出现的电感、电容或电阻)可导致稳定性降低。

图2示出了根据一个或多个实施方案的适合配置用于各种应用的放大电路200。如图所示，放大电路200包括输入放大器201；电流源202、203；输出级204；电压源205、206；以及电源轨Vcc、Vee。然而，与电路图100相比，放大电路200还包括缓冲放大器207。输入放大器201、输出级204和缓冲放大器207可各自实现为如图所示的运算放大器，但离散晶体管或其他元件是可能的。

输入级201可包括被配置为接收输入信号的输入端子。如图所示，输入信号被施加到输入级201的非反相输入端子。另外，并且类似于关于电路图100的电流源102、103和电压源105、106所述，电流源202、203和电压源205、206耦接到输入放大级201的电源连接以促进自举动作。

同样类似于电路图100中所示，输出级204被配置为从输入放大级201接收输出并提供在许多示例中具有高输出电流和高输出电压两者的输出信号。然而，输出级204的输出端子不经由电压源205、206的公共端子连接。

此外，放大电路200还包括缓冲放大器207，其被配置为提供稳定的高输出电流和电压。如图所示，缓冲放大器207被连接以接收来自输入级201的输出，并向电压源205、206提供输出信号。而且，缓冲放大器207直接从电压供电轨供电，如对输出级204所做的那样。例如，输出缓冲器207的正电源引脚可连接到Vcc，而输出缓冲器207的负电源电源引脚可连接到Vee。值得注意的是，额外的缓冲放大器207单位增益级被配置为提供稳定的足够输出电流和电压以驱动输入级201的端子。因此，额外的缓冲放大器207对输入放大级端子执行自举动作。

由于额外的缓冲放大器207的隔离性质，由输入放大级201接收的自举信号在很大程度上与输出级204的输出信号无关。因此，额外的缓冲放大器207的引入使得正反馈环路可控制并且基本上消除了自举信号中的振铃。

图3示出了提供小DC偏移电压和高带宽的组合的单位增益放大器300。如图所示，单位增益放大器300包括输入级和输出级，每个都包含以发射极跟随器配置布置的一对互补晶体管(在所示示例中为：用于输入级的PNP晶体管301和NPN晶体管302，以及用于输出级的NPN晶体管307和PNP晶体管308)。单位增益放大器300还包括电流源303、306；用于输入级的发射极电阻器304、305和用于输出级的发射极电阻器309、310；以及电源轨Vcc、Vee。

如图所示，在输入级晶体管301和302的基极处提供施加到输入端子的输入信号。电流源303通过发射极电阻器304连接到晶体管301的发射极，而电流源306通过发射极电阻器305连接到晶体管302的发射极。晶体管301的集电极连接到Vee供电轨，而晶体管302的集电极连接到Vcc供电轨。

同样如图所示，晶体管307的基极连接到电流源303，而晶体管308的基极连接到电流源306。晶体管307的集电极连接到Vcc供电轨，而晶体管308的集电极连接到Vee供电轨。晶体管307的发射极通过电阻器309连接到输出，而晶体管308的发射极通过电阻器310连接到输出。

因此，该对互补对称输出晶体管307和308用于驱动直接连接到输出端子的负载。此外，连接到发射极301、302的电流源303、306建立晶体管301、302的期望静态操作电流。更进一步，发射极电阻器304、305、309、310通过输出级晶体管307、308建立静态操作电流。

晶体管309的静态基极-发射极电压基本上等于晶体管301的基极-发射极电压。类似地，晶体管308的静态基极-发射极电压等于晶体管302的基极-发射极电压降。输入晶体管301、302的集电极端子与直流电压供电轨的连接将集电极置于信号接地，这导致输入的集电极至基极电容由输入信号源充电。

在Yee的标题为“Complementary emitter follower amplifier biased forclass A operation”的美国专利号3,418,589中详细讨论了发射极跟随器放大器的额外细节，该专利的全部内容通过引用并入本文中。

图4示出了提供小DC偏移电压、高带宽和高输入阻抗的组合的单位增益放大器400。类似于单位增益放大器300，如图所示的单位增益放大器400包括输入级和输出级，每个都包含以发射极跟随器配置布置的一对互补晶体管(用于输入级的PNP晶体管401和NPN晶体管402，以及用于输出级的NPN晶体管407和PNP晶体管408)。单位增益放大器400还包括电流源403、406；用于输入级的发射极电阻器404、405和用于输出级的发射极电阻器409、410；以及电源轨Vcc、Vee。

同样类似于单位增益放大器300，在单位增益放大器400中，在输入级晶体管401和402的基极处提供施加到输入端子的输入信号。电流源403通过发射极电阻器404连接到晶体管401的发射极，而电流源406通过发射极电阻器405连接到晶体管402的发射极。同样类似于单位增益放大器300，在单位增益放大器400中，晶体管407的基极连接到电流源403，而晶体管408的基极连接到电流源406。晶体管407的集电极连接到Vcc供电轨，而晶体管408的集电极连接到Vee供电轨。晶体管407的发射极通过电阻器409连接到输出，而晶体管408的发射极通过电阻器410连接到输出。

然而，与单位增益放大器300不同，在单位增益放大器400中，晶体管401的集电极连接到晶体管408的发射极，而晶体管402的集电极连接到晶体管407的发射极。

输入对401、402的集电极处的信号在相位和振幅上与输入信号类似。因此，通过从输出晶体管407、408的发射极到输入级集电极的正反馈自举，基本上减小了互补对称输入晶体管401、402的集电极-基极电容对输入阻抗的影响。输入电容减小的程度在很大程度上取决于输出级407、408的增益与单位的偏差。输出级的增益受连接到输出端子的负载的强烈影响。

因此，两对串联连接的直接耦接互补发射极跟随器放大器的输入级的集电极至基极电容通过从输出发射极到输入级集电极的信号反馈而被中和。因此，单位增益放大器400电路在高阻抗源和低阻抗负载之间提供改进的耦接，并且在低静态功率要求下在宽频率范围内具有对双极信号变化的快速响应。在Greutman的标题为“Neutralized driveramplifier circuit”的美国专利号3,803,503中详细讨论了类似放大器的额外细节，该专利的全部内容通过引用并入本文中。

图5示出了根据一个或多个实施方案的单位增益放大器电路500的示意图。类似于单位增益放大器300和400，如图所示的单位增益放大器电路500包括输入级和输出级，每个都包含以发射极跟随器配置布置的一对互补晶体管(在所示示例中为：用于输入级的PNP晶体管501和NPN晶体管502，以及用于输出级的NPN晶体管507和PNP晶体管508)。单位增益放大器500还包括电流源503、506；用于输入级的发射极电阻器504、505和用于输出级的发射极电阻器509、510；以及电源轨Vcc、Vee。然而，除了单位增益放大器300和400的那些以外，单位增益放大器电路500除了晶体管607和508以外还包括额外的一对互补对称晶体管(在所示示例中为：NPN晶体管511和PNP晶体管512)。

类似于单位增益放大器300和400，在单位增益放大器500中，在输入级晶体管501和502的基极处提供施加到输入端子的输入信号。电流源503通过发射极电阻器504连接到晶体管501的发射极，而电流源506通过发射极电阻器505连接到晶体管502的发射极。同样类似于单位增益放大器300和400，在单位增益放大器500中，晶体管507的基极连接到电流源503，而晶体管508的基极连接到电流源506。晶体管507的集电极连接到Vcc供电轨，而晶体管508的集电极连接到Vee供电轨。晶体管507的发射极通过电阻器409连接到输出，而晶体管508的发射极通过电阻器410连接到输出。

实现额外的一对互补对称晶体管511和512以驱动输入互补对501、502的集电极。更具体地，晶体管511的基极也连接到电流源503，类似于晶体管507的基极的连接。另外，晶体管512的基极也连接到电流源506，类似于晶体管508的基极的连接。同样类似于晶体管507和508的连接，晶体管511的集电极连接到Vcc供电轨，而晶体管512的集电极连接到Vee供电轨。然而，晶体管511的发射极连接到晶体管502的集电极，而晶体管512的发射极连接到晶体管501的集电极。

所述额外的一对晶体管511和512以与图4所示的自举单位增益放大器400类似的方式操作，但每个输入晶体管501、502的集电极随着额外跟随器晶体管511、512的输出上的信号变化一起上升和下降。这从正反馈环路消除了输出互补晶体管507、508，因此使得晶体管501、502的集电极-基极电容对放大器负载阻抗的影响不太敏感。

图6示出了图3-5中所示的电路300、400、500中的每一者的经测量频率响应的示例图600。在示例图600中，X轴表示从0.1MHz至10MHz的范围内的频率，而Y轴表示从-40dB至+20dB的范围内的增益。电路300的频率响应曲线图示为长虚线，电路400的频率响应曲线图示为实线，并且电路500的频率响应曲线图示为短虚线。

为了比较起见，电路300、400、500中的每一者被构造成具有以下值：源阻抗为100kΩ，负载阻抗为1kΩ与1000pF电容并联，所有装置中的静态操作电流约为5mA，并利用BC847/857互补双极晶体管。值得注意的是，通过比较曲线图可看出，单位增益放大器500具有极高的输入阻抗，而同时与单位增益放大器300和400相比提供了扩展的频率响应范围。

虽然上文描述了示例性实施方案，但并不意味着这些实施方案描述了本发明的所有可能形式。而是，本说明书中所使用的词语为描述性而非限制性的词语，并且应理解，可在不脱离本发明的精神和范围的情况下做出各种改变。另外，可组合各种实施的实施方案的特征以形成本发明的另外的实施方案。

Claims (19)

1.一种放大器电路，其包括：

输入放大器；

输出单位增益缓冲器；以及

第二单位增益缓冲器，

其中所述输出单位增益缓冲器和所述第二单位增益缓冲器各自被配置为从输入放大器接收信号，所述输出单位增益缓冲器被配置为向放大器输出提供输出电压，并且所述第二单位增益缓冲器被配置为向所述输入放大器提供自举信号。

2.如权利要求1所述的放大器电路，其中所述输入放大器从第一电压源和第二电压源供电，所述第一电压源和所述第二电压源通过第一电流源和第二电流源而与第一直流电压供电轨和第二直流电压供电轨隔离。

3.如权利要求2所述的放大器电路，其中所述输出单位增益缓冲器和所述第二单位增益缓冲器各自直接从所述电压供电轨供电。

4.如权利要求1所述的放大器电路，其中所述输入放大器接收输入信号到所述输入放大器的非反相输入，所述输出单位增益缓冲器接收来自所述输入放大器的所述信号到所述输出单位增益缓冲器的非反相输入，并且所述第二单位增益缓冲器接收来自所述输入放大器的所述信号到所述第二单位增益缓冲器的非反相输入。

5.一种单位增益放大器，其包括：

输入放大器；以及

输出单位增益缓冲器和第二单位增益缓冲器，所述缓冲器被配置为接收来自所述输入放大器的信号，

其中所述输出单位增益缓冲器被配置为向放大器输出提供输出电压，并且所述第二单位增益缓冲器被配置为向所述输入放大器提供自举信号。

6.如权利要求5所述的单位增益放大器，其中所述输入放大器包括以发射极-跟随器配置布置的第一对互补晶体管。

7.如权利要求6所述的单位增益放大器，其中所述单位增益放大器的所述第一对互补晶体管中的每一者的基极被配置为接收输入信号。

8.如权利要求6所述的单位增益放大器，其中所述输出单位增益缓冲器包括第二对互补晶体管，并且所述第二单位增益缓冲器包括第三对互补晶体管。

9.如权利要求8所述的单位增益放大器，其中所述第二对互补晶体管被配置为驱动所述单位增益放大器的输出，并且其中所述第三对互补晶体管被配置为驱动所述第一对互补晶体管的集电极。

10.如权利要求8所述的单位增益放大器，其还包括连接到第一电压轨的第一电流源和连接到第二电压轨的第二电流源，其中所述第一对互补晶体管中的第一晶体管的发射极连接到所述第一电流源，并且所述第一对互补晶体管中的第二晶体管的发射极连接到所述第二电流源。

11.如权利要求10所述的单位增益放大器，其中所述第二对互补晶体管中的第一晶体管的集电极连接到所述第一电压轨，并且其中所述第二对互补晶体管中的第二晶体管的集电极连接到所述第二电压轨。

12.如权利要求11所述的单位增益放大器，其中所述第三对互补晶体管中的第一晶体管的集电极连接到所述第一电压轨，并且其中所述第三对互补晶体管中的第二晶体管的集电极连接到所述第二电压轨。

13.如权利要求12所述的单位增益放大器，其中所述第二对互补晶体管中的所述第一晶体管的基极连接到所述第一电流源，并且其中所述第二对互补晶体管中的所述第二晶体管的基极连接到所述第二电流源。

14.如权利要求13所述的单位增益放大器，其中所述第三对互补晶体管中的所述第一晶体管的基极连接到所述第一电流源，并且其中所述第三对互补晶体管中的所述第二晶体管的基极连接到所述第二电流源。

15.一种放大器电路，其包括：

输入放大器，其包括以发射极-跟随器配置布置的第一对互补晶体管；

输出单位增益缓冲器，其被配置为从所述输入放大器接收输出信号并利用第二对互补晶体管向放大器输出提供输出电压；以及

第二单位增益缓冲器，其被配置为从所述输入放大器接收所述输出信号并向所述输入放大器提供自举信号，所述第二单位增益缓冲器包括被配置为驱动所述第一对互补晶体管的集电极的第三对互补晶体管。

16.如权利要求15所述的放大器电路，其中所述输入放大器的所述第一对互补晶体管中的每一者的基极被配置为接收输入信号。

17.如权利要求15所述的放大器电路，其还包括连接到第一电压轨的第一电流源和连接到第二电压轨的第二电流源，其中所述第一对互补晶体管中的第一晶体管的发射极连接到所述第一电流源，并且其中所述第一对互补晶体管中的第二晶体管的发射极连接到所述第二电流源。

18.如权利要求17所述的放大器电路，其中所述第二对互补晶体管中的第一晶体管的集电极连接到所述第一电压轨并且所述第二对互补晶体管中的第二晶体管的集电极连接到所述第二电压轨，并且其中所述第三对互补晶体管中的第一晶体管的集电极连接到所述第一电压轨并且所述第三对互补晶体管中的第二晶体管的集电极连接到所述第二电压轨。

19.如权利要求17所述的放大器电路，其中所述第二对互补晶体管中的所述第一晶体管的基极连接到所述第一电流源，所述第二对互补晶体管中的所述第二晶体管的基极连接到所述第二电流源，所述第三对互补晶体管中的所述第一晶体管的基极连接到所述第一电流源，并且所述第三对互补晶体管中的所述第二晶体管的基极连接到所述第二电流源。