CN109428498A - 组件结构、功率模块及功率模块组装结构 - Google Patents

Abstract

本公开是关于一种组件结构、以及具有该组件结构的功率模块和功率模块组装结构。该组件结构包括：第一母排，其一端延伸至第一平面，以形成第一连接端子；第二母排，包括第二母排前部和第二母排后部，该第二母排前部与该第一母排平行层叠设置，该第二母排后部延伸至第二平面，以形成第二连接端子；该外部电路包括第三母排，该第三母排与该第二母排后部平行层叠设置，以降低该第一连接端子与该第二连接端子之间的寄生电感。本公开可以降低功率模块内部的寄生电感，同时减少回路电感。

Description

组件结构、功率模块及功率模块组装结构

技术领域

本公开涉及电力电子技术领域，尤其涉及一种用于功率模块与外部电路连接的组件结构、以及具有该组件结构的功率模块和功率模块组装结构。

背景技术

现代电力电子装置作为电力转换的重要组成部分,广泛应用于电力、电子、电机和能源行业。确保电力电子装置的长期稳定运行和提高电力电子装置的电能转换效率，一直是本领域技术人员的重要追求目标。

功率半导体器件作为现代电力电子设备的核心部件,其性能直接决定了电力电子装置的可靠性和电能转换效率。为了设计更加可靠、安全、高性能的电力电子设备，希望功率半导体器件具备电压应力低，功率损耗低的特性。电力电子设备所使用的功率半导体器件工作于开关状态，而高频率的开关动作会在线路中造成较高的电流变化率di/dt。根据电路原理，变化的电流作用在寄生电感L_stray上会产生电压Vs，计算公式如下：

V_s＝L_straydi/dt

由此可知，在电流变化率不变的情况下,减小寄生电感可以减小产生的电压尖峰，而寄生电感与功率半导体器件的封装及连接相关。

因此，为了降低功率半导体器件两端的电压应力，业界通常会在功率半导体器件外部，且靠近端子的部位放置控制电压尖峰的电路。如图1所示，为现有方案中带电容箝位电路的功率半导体电路示意图。其中电容C通常被就近设置在和功率模块相连的外部电路上，如叠层母排、PCB***板、控制板等。由于功率模块***的电路通常很容易设置上下层重叠的布线层，因此其回路电感可以被控制在一个很低的水平上，导致整个回路电感的主要矛盾被聚焦在功率模块内部。即，该方法可以降低由功率模块外部寄生的电感造成的电压尖峰，但不能降低由功率模块内部的寄生电感造成的电压尖峰。

为了降低功率模块内部的寄生电感，现有做法是在功率模块内部也使用叠层母排的结构。以MOSFET半桥电路为例，图1及图2为半桥电路的示意图。图3为图2中半桥电路所采用的叠层母排的结构示意图。如图3所示，虚线框A内电流走向相反的上下层母排310和320重叠在一起，可以很好的降低功率模块内部的回路电感。而虚线框B内的部分，两个母排分别扇开至引出端子315和325处，出于耐压等因素的考量，端子引出部分的导体间距离d较远，虚线框B内两段母排间的回路电感较大。即图3中的现有方案并没有将功率模块内部的寄生电感降低到理想值。因此，有必要提供一种新的技术方案改善现有技术中存在的一个或者多个问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种用于功率模块与外部电路连接的组件结构、以及具有该组件结构的功率模块和功率模块组装结构，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种组件结构，用于功率模块与外部电路的连接，所述组件结构包括：

第一母排，其一端延伸至第一平面，以形成第一连接端子；

第二母排，包括第二母排前部和第二母排后部，所述第二母排前部与所述第一母排平行层叠设置，所述第二母排后部延伸至第二平面，以形成第二连接端子；

所述外部电路包括第三母排，所述第三母排与所述第二母排后部平行层叠设置，以降低所述第一连接端子与所述第二连接端子之间的寄生电感。

在本公开的一种示例性实施例中，所述第三母排中与所述第二母排后部相对设置的部分为第三母排前部，所述第二母排后部与所述第三母排前部相对设置的表面为第一表面，所述第二母排后部与所述第三母排前部的交叠面积与所述第一表面的面积比大于0.5。

在本公开的一种示例性实施例中，所述第二母排后部与所述第三母排前部的交叠面积与所述第一表面的面积比为1。

在本公开的一种示例性实施例中，所述第一母排包括第一延伸部和第一折弯部，所述第一折弯部位于所述第一平面；所述第二母排前部包括第二延伸部和第二折弯部，所述第二母排后部包括第三延伸部和第三折弯部，所述第三折弯部与所述第二折弯部相连，所述第三延伸部位于所述第二平面。

在本公开的一种示例性实施例中，所述第一母排包括第一延伸部和第一折弯部，所述第一折弯部位于所述第一平面；所述第二母排前部包括第二延伸部和第二折弯部，所述第二母排后部与所述第二折弯部相连，且所述第二折弯部与所述第二母排后部均位于所述第二平面。

在本公开的一种示例性实施例中，所述第三母排一端设置有第三连接端子，且所述第三连接端子与所述第一连接端子层叠设置并相连；

所述外部电路还设置第四连接端子，且所述第四连接端子与所述第二连接端子层叠设置并相连。

在本公开的一种示例性实施例中，第一母排的电流传导方向与第二母排前部的电流传导方向相反，第二母排后部的电流传导方向与第三母排的电流传导方向相反。

在本公开的一种示例性实施例中，所述第三母排与所述第二母排后部之间设置有至少一层绝缘材料层。

在本公开的一种示例性实施例中，所述绝缘材料层的厚度小于0.5mm；和/或，所述绝缘材料层采用两层或者多层绝缘材料层叠压而成。

在本公开的一种示例性实施例中，所述第一母排包括第一母排前部和第一母排后部，所述第一母排后部延伸至所述第一平面形成所述第一连接端子，且所述第一母排后部的延伸方向与所述第二母排后部的延伸方向相反。

在本公开的一种示例性实施例中，所述第三母排具有第三母排前部及第三母排后部，所述外部电路还包括第四母排，所述第四母排具有第四母排前部及第四母排后部；所述第一母排前部与所述第二母排前部平行层叠设置，所述第三母排前部与所述第二母排后部平行层叠设置；所述第四母排前部与所述第一母排后部平行层叠设置，且所述第四母排后部与所述第三母排后部平行层叠设置，以降低所述第一连接端子与所述第二连接端子之间的寄生电感。

在本公开的一种示例性实施例中，所述第三母排前部设置有第三连接端子，且所述第三连接端子与所述第二连接端子层叠设置并相连；所述第四母排前部设置有第四连接端子，且所述第四连接端子与所述第一连接端子层叠设置并相连。

在本公开的一种示例性实施例中，所述第一连接端子以及第二连接端子均为直插式端子。

在本公开的一种示例性实施例中，所述第三母排前部设置有第三连接端子，且所述第三连接端子与所述第一连接端子相连；所述第四母排设置有第四连接端子，且所述第四连接端子与所述第二连接端子相连。

在本公开的一种示例性实施例中，所述组件结构还包括第五母排，且所述第五母排包括第五母排前部和第五母排后部，所述第五母排前部与所述第一母排平行层叠设置，所述第五母排后部延伸至第三平面，以形成第五连接端子；所述外部电路还包括第四母排，且所述第四母排与所述第五母排后部平行层叠设置，以降低第一连接端子与第五连接端子之间的寄生电感。

在本公开的一种示例性实施例中，所述第三母排一端设置有第三连接端子，且所述第三连接端子与所述第二连接端子层叠设置并相连；所述第四母排一端设置有第四连接端子，且所述第四连接端子与所述第五连接端子层叠设置并相连；所述外部电路还设置第六连接端子，且所述第六连接端子与所述第一连接端子层叠设置并相连。

在本公开的一种示例性实施例中，所述第一母排位于所述第二母排前部与所述第五母排前部之间。

在本公开的一种示例性实施例中，所述第二母排前部与所述第五母排前部并列设置。

根据本公开的一个方面，提供一种功率模块，所述功率模块包括：

基板；

功率单元，设置于所述基板上；和

上述任意一项所述的组件结构，所述组件结构连接所述功率单元与外部电路。

在本公开的一种示例性实施例中，所述功率单元至少包含串联连接的第一功率器件和第二功率器件，所述功率单元的第一端为所述第一功率器件的一端，所述功率单元的第二端为所述第二功率器件的一端，且所述功率单元的第一端与所述第一母排相连，所述功率单元的第二端与所述第二母排相连。

在本公开的一种示例性实施例中，所述功率单元还具有第三端，所述功率单元的第三端与第五母排相连。

根据本公开的一个方面，提供一种功率模块组装结构，所述功率模块组装结构包含：

一基板；

两个串联连接的功率器件，设置于所述基板上；

一第一导电条及一第二导电条，分别与所述两个功率器件耦接；其中，第一导电条以及第二导电条平行地从所述基板延伸至所述功率模块组装结构的第一表面，并在第一表面形成两个连接端子；两个连接端子之间具有一延伸部，且所述延伸部与一外部导电条相交叠，以降低所述两个连接端子之间的寄生电感。

本公开的实施例提供的技术方案可以包括以下有益效果：

本公开的一种实施例中的组件结构，在功率模块内部，通过第一母排和第二母排前部平行层叠设置，构成叠层母排，降低了功率模块内部的寄生电感；在功率模块的引出端，通过第二母排后部与外部电路的第三母排平行层叠设置，构成叠层母排，降低了功率模块引出端子之间的寄生电感。功率模块内部的叠层母排设计及功率模块内部引出端与外部电路的配合，极大降低了功率模块内部的寄生电感，从而方便、有效地降低电力电子半导体器件的电压应力和功率损耗，进而提高电力电子设备的可靠性以及安全性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种带电容箝位的半桥功率电路的示意图；

图2是一种半桥电路的示意图；

图3是现有方案中图2所示半桥电路所采用的叠层母排的结构示意图；

图4是本公开示例性实施例中一种组件结构的示意图；

图5是本公开示例性实施例中一种组件结构的示意图；

图6是本公开示例性实施例中一种组件结构的示意图；

图7是本公开示例性实施例中一种组件结构的示意图；

图8是一种带二极管钳位的半桥功率电路的示意图；

图9是一种带有源钳位的半桥功率电路的示意图；

图10是本公开示例性实施例中组件结构搭载元件方式的示意图；

图11是本公开示例性实施例中组件结构搭载元件方式的示意图；

图12是本公开示例性实施例中组件结构搭载元件方式的示意图；

图13是本公开示例性实施例中一种组件结构的示意图；

图14是本公开示例性实施例中一种组件结构的示意图；

图15是一种带钳位电路的三电平电路的示意图；

图16是一种带有吸收电容的T型三电平功率电路的示意图；

图17是本公开示例性实施例中一种功率模块的剖面结构示意图；

图18是本公开示例性实施例中一种功率模块的内部平面示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

当前为了降低回路电感，功率模块内部已经采用了叠层母排的方式进行电极的引出，但是由于母排扇出部分的限制，依然无法处理到完美的程度。与功率模块相连的外部电路的寄生电感，当前已经被控制到了很低的水平。通过功率模块和外部电路各自改进的方式去实现更低的寄生电感，似乎已经发展到了一个瓶颈阶段。为了解决上述瓶颈问题，本公开提出一种新的组件结构，可方便、有效地降低回路电感。

本公开首先提供了一种组件结构，用于功率模块与外部电路的连接。该组件结构包括第一母排和第二母排。其中，第一母排的一端延伸至第一平面，并形成第一连接端子；第二母排包括第二母排前部和第二母排后部，第二母排前部与第一母排平行层叠设置，第二母排后部延伸至第二平面，并形成第二连接端子。外部电路包括第三母排，第三母排与第二母排后部平行层叠设置，以降低第一连接端子与第二连接端子之间的寄生电感。

本公开的组件结构，在功率模块内部，通过第一母排和第二母排前部平行层叠设置，构成叠层母排，降低了功率模块内部的寄生电感；在功率模块的引出端，通过第二母排后部与外部电路的第三母排平行层叠设置，构成叠层母排，降低了功率模块引出端子之间的寄生电感。功率模块内部的叠层母排设计及功率模块内部引出端与外部电路的配合，极大降低了功率模块的寄生电感，从而方便、有效地降低电力电子半导体器件的电压应力和功率损耗，进而提高电力电子设备的可靠性以及安全性。

为了保证良好的寄生电感降低效果，在本公开的一种示例性实施例中，第三母排中与第二母排后部平行层叠设置的部分定义为第三母排前部，第二母排后部与第三母排前部相对设置的表面分别为第一表面和第二表面，且第二母排后部与第三母排前部的交叠面积和第一表面的面积比大于0.5，第二母排后部与第三母排前部的交叠面积和第二表面的面积比大于0.5。发明人研究发现，当该交叠面积与第一表面的面积比以及该交叠面积与第二表面的面积比均大于0.5时，可以有效降低寄生电感。本实施例中，该交叠面积与第一表面的面积比，和该交叠面积与第二表面的面积比可以不同。

为了进一步保证良好的寄生电感降低效果，在本公开的另一示例性实施例中，第二母排后部与第三母排前部的交叠面积和第一表面及第二表面的面积比均为1。

下面，将参考图4至图13对本公开中组件结构的各个部分进行更详细的说明。

图4示例性示出本发明第一示例性实施例中组件结构的示意图。组件结构400用于功率模块与外部电路的连接。组件结构400包括第一母排410和第二母排420。其中，所述功率模块可以是功率半导体器件，如MOS管、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、晶体三极管以及由该些功率半导体器件组成的转换电路等；例如可以是图2中的半桥功率电路。所述外部电路可以是与该功率模块的功率分配对应的外部电路分配单元，当然并不限于此。

继续参考图4，第一母排410的一端延伸至第一平面A，并形成第一连接端子415。第二母排420包括第二母排前部421和第二母排后部422，第二母排前部421和第二母排后部422相连接。第二母排前部421与第一母排410平行层叠设置，第二母排后部延伸至第二平面B，并形成第二连接端子425。第一连接端子415和第二连接端子425作为功率模块与外部电路之间的连接端口。外部电路包括第三母排430，第三母排430与第二母排后部422平行层叠设置，以降低第一连接端子415与第二连接端子425之间的寄生电感。需要说明的是图中仅示出第三母排的部分结构，第三母排可以具有更大的面积和长度以连接外部电路的其它元件，因后续结构与本发明关联较弱所以没有详细示出。

第三母排430中与第二母排后部422相对设置的部分进一步定义为第三母排前部。第二母排后部422与该第三母排前部相对设置的表面分别为第一表面和第二表面，且该第二母排后部与该第三母排前部的交叠面积和该第一表面的面积比大于0.5，该第二母排后部与该第三母排前部的交叠面积和该第二表面的面积比大于0.5。本实施例中，该交叠面积与该第一表面的面积比，和该交叠面积与该第二表面的面积比可以不同。为了进一步保证良好的寄生电感降低效果，该第二母排后部与该第三母排前部的交叠面积和该第一表面及该第二表面的面积比可以均为1，进而可以进一步有效降低寄生电感。即第二母排后部422与该第三母排前部平行交叠，且相对设置的面的表面积相等。

如图4所示，本示例性实施例中，该第三母排430的一端设置第三连接端子435，且第三连接端子435与第一连接端子415层叠设置并相连。例如，第三连接端子435与第一连接端子415可以通过机械固定等方式实现电连接。外部电路还设置有第四连接端子445，且第四连接端子445与该第二连接端子425层叠设置并相连。例如，第四连接端子445与第二连接端子425可以通过机械固定等方式实现电连接。需要说明的是，和第四端子445相连的另一布线层，和第三母排平行布局，且可以具有更大的面积和长度以连接外部电路的其它元件，因后续结构与本发明关联较弱所以没有详细示出。

图4中进一步示出组件结构400中各部分的电流流向示意图，其中电流流向由图4中的虚线箭头表示。假设电流从第一母排410流入功率模块，并从第二母排420流出。如图4所示，外部电路的电流经由第三母排430流向第三连接端子435。第一连接端子415与第三连接端子435相连，电流通过第一连接端子415流入第一母排410。随后通过功率模块内部的电路分配设计实现电流从第一母排410向第二母排420的转换，并从第二母排420流出。电流通过第二连接端子425流入第四连接端子445，进而流入外部电路。外部电路的布线层并没有详细示出，其实现方式通常可以包含叠层母排、PCB或叠层铜排等但不以此为限。需要说明的是，在图4中上下层母排面积保持严格一致，但是实际上由于一些电极需要被连接至叠层母排的某一层上，因而可能需要留出一些避让空间，导致上下层母排面积不必保持严格一致，这些本领域普通技术人员可以根据需要灵活确定，此处不再进行特殊说明。

本示例性实施例中，第一母排410与第二母排前部421重叠在一起，且层间距离较小，受耐压以及材料等限制母排厚度通常在20um至500um之间。因为第一母排410内部电流的方向与第二母排前部421内部电流的方向相反，所以这一部分的回路电感较低，通常可限制在在0～9nH之间。由于耐压等考量，第二母排后部422的距离较长(通常大于5mm)，造成的寄生电感较大，通常在10nH以上，从而成为影响回路电感的主要部分。但是本示例性实施例中，由于外部电路的第三母排430与第二母排后部422平行重叠或平行交叠且交叠面积较大，同时第三母排430的电流方向与第二母排后部422的电流方向相反，可以实现回路电感部分或全部抵消，因此其寄生电感被大大降低。组件结构400的整体回路寄生电感大幅降低，所以本公开通过功率模块内部叠层母排设计并且与外部电路母排的搭配有效解决了现有技术中回路电感较大的问题。

由上可知，在本公开中，第一母排410的电流传导方向与第二母排前部421的电流传导方向相反，第二母排后部422的电流传导方向与第三母排450的电流传导方向相反。由于电流的传导方向相反，反向电流相互抵消的作用明显，可以大幅度降低寄生电感。

继续参考图4，第一母排410进一步包括第一延伸部411和第一折弯部412，第一折弯部412位于该第一平面A，且第一连接端子415设置于第一折弯部412的末端。第二母排前部421进一步包括第二延伸部4211和第二折弯部4212，第一延伸部411与第二延伸部4211平行层叠设置，第一折弯部412与第二折弯部4212平行层叠设置。该第二母排后部进一步包括第三延伸部4221和第三折弯部4222，第三折弯部4222与第二折弯部4212相连，第三延伸部4221位于该第二平面B，且第二连接端子425设置于第三延伸部4221的末端。本实施例中，通过设置该第三折弯部4222可以使该第一平面A和该第二平面B位于同一平面，将第三母排430与第二母排后部422的层间距离降低到最小，进而可以进一步降低寄生电感。

在本公开的第二示例性实施例的组件结构500中，如图5所示，也可以是第二母排前部421包括第二延伸部4211和第二折弯部4212，第二母排后部422与第二折弯部4212相连，且该第二折弯部4212与第二母排后部422均位于第二平面B；即第二母排后部422不包括上述第三折弯部，第二母排后部422和第二折弯部4212构成平板结构。此外，在图5中，将第三母排430设置在了第二母排后部422的下方，并通过过孔与第一母排410相连，从而同样可以降低第三母排430与第二母排后部422的层间距离，进而可以进一步降低寄生电感。

需要说明的是，图4以及图5中仅描述了组件结构的主体结构，其中绝缘层未示出、母排的厚度、宽度等亦为示意性描述，而非按比例进行绘制。

参考图6中所示，在本公开的第三示例性实施例中，在功率模块内部，所述第一母排610包括第一母排前部611和第一母排后部612，第一母排前部611和第一母排后部612相连。第一母排后部612延伸至该第一平面A，并形成第一连接端子615。第二母排620包括第二母排前部621和第二母排后部622，第二母排前部621和第二母排后部622相连接，第二母排前部621与第一母排前部611平行层叠设置，从而可以降低功率模块内部的寄生电感。第二母排后部622延伸至第二平面B，并形成第二连接端子625；并且如图6所示，第一母排后部612的延伸方向与第二母排后部622的延伸方向相反。第一连接端子615和第二连接端子625可以作为功率模块与外部电路之间的连接端口。外部电路除了包括第三母排630，还包括第四母排640。第三母排630具有第三母排前部631及第三母排后部632，第四母排640具有第四母排前部641及第四母排后部642。第三母排前部631与第二母排后部622平行层叠设置，且第三母排前部631即为第三母排630中与第二母排后部622相对设置的部分；第四母排前部641与第一母排后部611平行层叠设置，且第四母排前部641即为第四母排640中与第一母排后部612平行层叠设置的部分；通过这些层叠设置可以降低该第一连接端子615与该第二连接端子625之间的寄生电感。同时，该第四母排后部642与该第三母排后部632平行层叠设置，以进一步降低该第一连接端子615与该第二连接端子625之间的寄生电感。需要说明的是图中仅示出第三母排以及第四母排的部分结构，第三母排以及第四母排可以具有更大的面积和长度以连接外部电路的其它元件，因该些结构与本发明关联较弱所以没有详细示出。

进一步的，第二母排后部622与第三母排前部631平行层叠设置的表面分别为第一表面和第二表面，且该第二母排后部622与该第三母排前部631的交叠面积与该第一表面的面积比大于0.5，该第二母排后部622与该第三母排前部的交叠面积与该第二表面的面积比大于0.5。本实施例中，该交叠面积与该第一表面的面积比，和该交叠面积与该第二表面的面积比可以不同。为了进一步保证良好的寄生电感降低效果，该第二母排后部与该第三母排前部的交叠面积和该第一表面及该第二表面的面积比可以均为1，进而可以进一步有效降低寄生电感。即第二母排后部622与该第三母排前部631平行交叠，且相对设置的面的表面积相等。

类似的，第一母排后部612与该第四母排前部641相对设置的表面分别为第三表面和第四表面，且该第一母排后部612与该第四母排前部641的交叠面积与该第三表面的面积比大于0.5，该第一母排后部612与该第四母排前部641的交叠面积与该第四表面的面积比大于0.5。本实施例中，该交叠面积与该第三表面的面积比，和该交叠面积与该第四表面的面积比可以不同。为了进一步保证良好的寄生电感降低效果，该第一母排后部与该第四母排前部的交叠面积和该第三表面及该第四表面的面积比可以均为1，进而可以进一步有效降低寄生电感。即第一母排后部612与该第四母排前部641平行交叠，且相对设置的面的表面积相等。

类似的，该第四母排后部642与该第三母排后部632相对设置的表面分别为第五表面和第六表面，且该第三母排后部632与该第四母排后部642的交叠面积与该第五表面的面积比大于0.5，该第三母排后部632与该第四母排后部642的交叠面积与该第六表面的面积比大于0.5。本实施例中，该交叠面积与该第五表面的面积比，和该交叠面积与该第六表面的面积比可以不同。为了进一步保证良好的外部电路的寄生电感降低效果，该第三母排后部与该第四母排后部的交叠面积和该第五表面及该第六表面的面积比可以均为1，进而可以进一步有效降低寄生电感。即第三母排后部632与该第四母排后部642平行交叠，且相对设置的面的表面积相等。

如图6所示，本示例性实施例中，该第三母排前部631设置有第三连接端子635，且第三连接端子635与第二连接端子625层叠设置并相连。该第四母排前部641设置有第四连接端子645，且第四连接端子645与第一连接端子615层叠设置并相连。例如，第三连接端子635与第二连接端子625可以通过机械固定等方式实现电连接，第四连接端子645与第一连接端子615同样可以通过机械固定等方式实现电连接。

图6中进一步示出组件结构600中各部分的电流流向示意图，其中电流流向由图6中的虚线箭头表示。假设电流从第一母排610流入功率模块，并从第二母排620流出。如图6所示，外部电路的电流经由第四母排640流向第四连接端子645。第四连接端子645与第一连接端子615相连，电流通过第一连接端子615流入第一母排610。随后通过功率模块内部的电路分配设计实现电流从第一母排610向第二母排620的转换，并从第二母排620流出。第二连接端子625与第三连接端子635相连，电流通过第二连接端子625流入第三连接端子635，进而通过第三母排630流入外部电路。外部电路的布线层并没有详细示出，其实现方式通常可以包含叠层母排、PCB或叠层铜排等但不以此为限。需要说明的是，在图6中上下层母排面积保持严格一致，但是实际上由于一些电极需要被连接至叠层母排的某一层上，因而可能需要留出一些避让空间，导致上下层母排面积不必保持严格一致，这些本领域普通技术人员可以根据需要灵活确定，此处不再进行特殊说明。

由上可知，在本示例性实施例中，所述第一母排前部611的电流传导方向与第二母排前部421的电流传导方向相反，所述第一母排后部612的电流传导方向与第四母排前部641的电流传导方向相反，所述第二母排后部622的电流传导方向与第三母排前部631的电流传导方向相反，所述第三母排后部632的电流传导方向与第四母排后部642的电流传导方向相反，反向电流相互抵消的作用明显，可以大幅度降低寄生电感。

此外，与第一示例性实施例类似，第二母排后部622还可以设置弯折部，以使该第一平面A和第二平面B位于同一平面，第三母排前部631同样可以设置弯折部，以使该第三母排前部631与该第四母排前部641位于同一平面，从而可以进一步降低层间距离，进而可以进一步降低寄生电感，此处不再赘述。

需要说明的是，图6中仅描述了组件结构400的主体结构，其中绝缘层未示出、母排的厚度、宽度等亦为示意性描述，而非按比例进行绘制。

在上述示例性实施例中，连接端子之间均是层叠设置并相连；但本公开并不依次为限，在本公开的其他示例性实施例中，连接端子也可以表现为其他形态，相应的，也可以采用其他连接方式。

参考图7中所示，在本公开的第四示例性实施例中，在功率模块内部，第一母排710的一端延伸至第一平面A，并形成第一连接端子715，且第一连接端子715为直插式端子。第二母排720包括第二母排前部721和第二母排后部722，第二母排前部721和第二母排后部722相连接。第二母排前部721与第一母排710平行层叠设置，第二母排后部延伸至第二平面B，并形成第二连接端子725，且第二连接端子725为直插式端子。第一连接端子715和第二连接端子725作为功率模块与外部电路之间的连接端口。外部电路包括第三母排730和第四母排740。第三母排730具有第三母排前部731及第三母排后部732。第三母排前部731与第二母排后部722平行层叠设置，且第三母排前部731即为第三母排730中与第二母排后部722相对设置的部分；第四母排740与第三母排后部732平行层叠设置；通过这些层叠设置可以降低该第一连接端子715与该第二连接端子725之间的寄生电感。需要说明的是图中仅示出第三母排以及第四母排的部分结构，第三母排以及第四母排可以具有更大的面积和长度以连接外部电路的其它元件，因该些结构与本发明关联较弱所以没有详细示出。

进一步的，第二母排后部722与第三母排前部731平行层叠设置的表面分别为第一表面和第二表面，且该第二母排后部722与该第三母排前部731的交叠面积与该第一表面的面积比大于0.5。为了进一步保证良好的寄生电感降低效果，该第二母排后部与该第三母排前部的交叠面积和该第一表面面积比可以为1。为了更进一步保证良好的寄生电感降低效果，该第二母排后部与该第三母排前部的交叠面积和该第一表面及该第二表面的面积比可以均为1，从而可以进一步有效降低寄生电感。即第二母排后部722与该第三母排前部731平行交叠，且相对设置的面的表面积相等。

类似的，该第四母排740与该第三母排后部732相对设置的表面分别为第三表面和第四表面，且该第三母排后部732与该第四母排740的交叠面积与该第三表面的面积比大于0.5，该第三母排后部732与该第四母排740的交叠面积与该第四表面的面积比大于0.5。本实施例中，该交叠面积与该第三表面的面积比，和该交叠面积与该第四表面的面积比可以不同。为了进一步保证良好的外部电路的寄生电感降低效果，该第三母排后部与该第四母排后部的交叠面积和该第三表面及该第四表面的面积比可以均为1，进而可以进一步有效降低寄生电感。即第三母排后部732与该第四母排740平行交叠，且相对设置的面的表面积相等。

如图7所示，本示例性实施例中，该第三母排前部731设置有第三连接端子735，且第三连接端子735与第一连接端子715相连。该第四母排740设置有第四连接端子745，且第四连接端子745与第二连接端子725相连。第三连接端子735与第四连接端子745均为可以与直插式端子相配合的端子。例如，第三连接端子735与第一连接端子715可以通过焊接或者压力接触(press-fit)等方式实现电连接，第四连接端子745与第二连接端子725同样可以通过焊接或者压力接触(press-fit)等方式实现电连接。

图7中进一步示出组件结构700中各部分的电流流向示意图，其中电流流向由图7中的虚线箭头表示。假设电流从第一母排710流入功率模块，并从第二母排720流出。如图7所示，外部电路的电流经由第三母排730流向第三连接端子735。第一连接端子715与第三连接端子735相连，电流通过第一连接端子715流入第一母排710。随后通过功率模块内部的电路分配设计实现电流从第一母排710向第二母排720的转换，并从第二母排720流出。电流通过第二连接端子725流入第四连接端子745，进而通过第四母排740流入外部电路。外部电路的布线层并没有详细示出，其实现方式通常可以包含叠层母排、PCB或叠层铜排等但不以此为限。需要说明的是，在图7中上下层母排面积保持严格一致，但是实际上由于一些电极需要被连接至叠层母排的某一层上，因而可能需要留出一些避让空间；例如，在第三母排730上需要设置避让第二连接端子725的通孔等；进而导致上下层母排面积不必保持严格一致，这些本领域普通技术人员可以根据需要灵活确定，此处不再进行特殊说明。

本示例性实施例中，第一母排710与第二母排前部721重叠在一起，且层间距离较小，受耐压以及材料等限制母排厚度通常在20um至500um之间。因为第一母排710内部电流的方向与第二母排前部721内部电流的方向相反，所以这一部分的回路电感较低，通常可限制在在0～9nH之间。由于耐压等考量，第二母排后部722的距离较长(通常大于5mm)，造成的寄生电感较大，通常在10nH以上，从而成为影响回路电感的主要部分。但是本示例性实施例中，由于外部电路的第三母排前部731与第二母排后部722平行重叠或平行交叠且交叠面积较大，同时第三母排前部731的电流方向与第二母排后部722的电流方向相反，可以实现回路电感部分或全部抵消，因此其寄生电感被大大降低。

由上可知，在本示例性实施例中，所述第一母排710的电流传导方向与第二母排前部721的电流传导方向相反，所述第二母排后部722的电流传导方向与第三母排前部731的电流传导方向相反，所述第三母排后部732的电流传导方向与第四母排740的电流传导方向相反，反向电流相互抵消的作用明显，可以大幅度降低寄生电感。组件结构700的整体回路寄生电感大幅降低，所以本公开通过功率模块内部叠层母排设计并且与外部电路母排的搭配有效解决了现有技术中回路电感较大的问题。

此外，与第一示例性实施例类似，第一母排710可以进一步包括第一延伸部711和第一折弯部712，第一折弯部712位于该第一平面A，且第一连接端子715设置于第一折弯部712的末端。第二母排前部721进一步包括第二延伸部7211和第二折弯部7212，第一延伸部711与第二延伸部7211平行层叠设置，第一折弯部712与第二折弯部7212平行层叠设置。该第二母排后部进一步包括第三延伸部7221和第三折弯部7222，第三折弯部7222与第二折弯部7212相连，第三延伸部7221位于该第二平面B，且第二连接端子725设置于第三延伸部7221的末端，此处不再赘述。

需要说明的是，图7中仅描述了组件结构700的主体结构，其中绝缘层未示出、母排的厚度、宽度等亦为示意性描述，而非按比例进行绘制。

在第一至第四示例性实施例中，对应的功率模块均为两端口的结构，即有两个输出端子；功率模块的典型应用可以是图1中所示的带电容钳位的半桥功率电路、图8中所示的带二极管钳位的半桥功率电路、图9中所示的带有源钳位的半桥功率电路等。下面对这几种典型应用进行详细的说明。

以图1中所示的带电容钳位的半桥电路为例，其中第一IGBT器件S1和第二IGBT器件S2分别并联二极管D1和二极管D2后串联连接，该串联连接形成的桥臂电路再与外部钳位电路的电容C并联。电容C可以有效降低开关过程中第一IGBT器件S1的集电极和第二IGBT器件S2的发射极之间的电压尖峰；如当第一IGBT器件S1导通、第二IGBT器件S2关断时，电容C可以降低第二IGBT器件S2的集电极和发射极之间的电压，当第一IGBT器件S1关断、第二IGBT器件S2导通时，电容C可以降低第一IGBT器件S1的集电极和发射极之间的电压。同时，由第一IGBT器件S1、第二IGBT器件S2和电容C组成的换流回路的寄生电感需要被严格控制。有鉴于此，在本实施例中，第一IGBT器件S1的集电极以及第二IGBT器件S2的发射极可以分别通过上述第一母排和第二母排引出至功率模块的端口第一连接端子和第二连接端子，并通过上述第三连接端子和第四连接端子连接到外部电路的电容C。功率模块与外部电路的连接通过上述示例性实施例中的组件结构实现，可以获得较低的回路寄生电感，进而可以降低功率器件承受的电压应力，提升电路的效率。

参考图8所示，为带二极管钳位的半桥功率电路示意图，其电路连接与图1中所示的带电容钳位的半桥电路基本相同，区别在于将图1中的电容C改为二极管钳位电路801。二极管钳位电路801中包括电容C1、二极管D以及吸收电阻R。类似的，由第一IGBT器件S1、第二IGBT器件S2、电容C1和二极管D组成的换流回路的寄生电感需要被严格控制。有鉴于此，在本实施例中，上述第一IGBT器件S1的集电极以及第二IGBT器件S2的发射极可以分别通过上述第一母排和第二母排引出至功率模块的端口第一连接端子和第二连接端子，并通过第三连接端子和第四连接端子连接到外部电路的电容C1和二极管D。功率模块与外部电路的连接通过上述示例性实施例中的组件结构实现，可以获得较低的回路寄生电感，进而可以降低功率器件承受的电压应力，提升电路的效率。

参考图9所示，为带有源钳位的半桥功率电路示意图，其电路连接与图1中所示的带电容钳位的半桥电路基本相同，区别在于将图1中的电容C改为有源钳位电路901。有源钳位电路901中包括电容C2、功率半导体器件S以及吸收电阻R。类似的，由第一IGBT器件S1、第二IGBT器件S2、电容C2和功率半导体器件S组成的换流回路的寄生电感需要被严格控制。有鉴于此，在本实施例中，上述第一IGBT器件S1的集电极以及第二IGBT器件S2的发射极可以分别通过上述第一母排和第二母排引出至功率模块的端口第一连接端子和第二连接端子，并通过上述第三连接端子和第四连接端子连接到外部电路的电容C2和功率半导体器件S。功率模块与外部电路的连接通过上述示例性实施例中的组件结构实现，可以获得较低的回路寄生电感，进而可以降低功率器件承受的电压应力，提升电路的效率。

需要说明的是，这些钳位电路的所有或部分元件，可以被安置在内部叠层母排之上，也可以被设置在外部电路单元上。本领域普通技术人员可以根据需要，通过对内部叠层母排的形式稍作变化，例如图10中所示，可以额外增加一个搭载元件490的布线层480，实现元件490的安置；又例如图11中所示，也可以将内部叠层母排中一层的局部位置通过再布线分配至另外一层的同一个表面，以便于通过SMT(Surface Mount Technology，表面贴装技术)工艺直接搭载元件490；再例如图12中所示，还可以将元件490搭载在叠层母排的一层上，叠层母排的另一层曝露出局部位置，通过引线键合工艺实现电气连接。此外，容易理解的是，在该内部叠层母排上还可以搭载实现其他功能的电路元件，如驱动电路等，本示例性实施例中对此不做特殊限定。而且，叠层母排自身除了功率端子实现引出外，亦可引出其他信号端子，此处不再进行详细说明。

在下述第四至第五示例性实施例中，对应的功率模块均为三端口的结构，即有三个输出端子；下面对其进行详细说明。

参考图13中所示，在本公开的第五示例性实施例的组件结构1300中，在功率模块内部，除了包括第一母排1310、第二母排1320，还包括第五母排1350。其中，第一母排1310的一端延伸至第一平面A，并形成第一连接端子1315。第二母排1320包括第二母排前部1321和第二母排后部1322，第二母排前部1321和第二母排后部1322相连接，该第二母排前部1321与该第一母排1310平行层叠设置，该第二母排后部1322延伸至第二平面B，并形成第二连接端子1325。第五母排1350包括第五母排前部1351和第五母排后部1352，第五母排前部1351和第五母排后部1352相连接，该第五母排前部1351与该第一母排1310平行层叠设置，该第五母排后部1352延伸至第三平面C，并形成第五连接端子1355。第一连接端子1315、第二连接端子1325、第五连接端子1355作为功率模块与外部电路之间的连接端口。外部电路包括第三母排1330和第四母排1340；其中，第三母排1330与第二母排后部1322平行层叠设置，以降低第一连接端子1315与第二连接端子1325之间的寄生电感。第四母排1340与第五母排后部1352平行层叠设置，以降低第一连接端子1315与第五连接端子1355之间的寄生电感。

需要说明的是图中仅示出第三母排以及第四母排的部分结构，第三母排以及第四母排可以具有更大的面积和长度以连接外部电路的其它元件，因后续结构与本发明关联较弱所以没有详细示出。

第三母排1330中与第二母排后部1322平行层叠设置的部分进一步定义为第三母排前部。第二母排后部1322与该第三母排前部相对设置的表面分别为第一表面和第二表面，且该第二母排后部1322与该第三母排前部的交叠面积和该第一表面的面积比大于0.5，该第二母排后部1322与该第三母排前部的交叠面积和该第二表面的面积比大于0.5。本实施例中，该交叠面积与该第一表面的面积比，和该交叠面积与该第二表面的面积比可以不同。为了进一步保证良好的寄生电感降低效果，该第二母排后部与该第三母排前部的交叠面积和该第一表面及该第二表面的面积比可以均为1，进而可以进一步有效降低寄生电感。即第二母排后部1322与该第三母排前部平行交叠，且相对设置的面的表面积相等。

类似的，第四母排1340中与第五母排后部1352相对设置的部分进一步定义为第四母排前部。第五母排后部1352与该第四母排前部相对设置的表面分别为第三表面和第四表面，且该第五母排后部1352与该第四母排前部的交叠面积和该第三表面的面积比大于0.5，该第五母排后部1352与该第四母排前部的交叠面积和该第四表面的面积比大于0.5。本实施例中，该交叠面积与该第三表面的面积比，和该交叠面积与该第四表面的面积比可以不同。为了进一步保证良好的寄生电感降低效果，该第五母排后部与该第四母排前部的交叠面积和该第三表面及该第四表面的面积比可以均为1，进而可以进一步有效降低寄生电感。即第五母排后部1352与该第四母排前部平行交叠，且相对设置的面的表面积相等。

如图13所示，本示例性实施例中，该第三母排1330的一端设置第三连接端子1335，且第三连接端子1335与第二连接端子1325层叠设置并相连。例如，第三连接端子1335与第二连接端子1325可以通过机械固定等方式实现电连接。该第四母排1340一端设置有第四连接端子1345，且第四连接端子1345与第五连接端子1355层叠设置并相连；例如，第四连接端子1345与第五连接端子1355可以通过机械固定等方式实现电连接。外部电路还设置有第六连接端子1365，且第六连接端子1365与该第一连接端子1315层叠设置并相连。例如，第六连接端子1365与第一连接端子1315，可以经过第三母排1330及第五母排1350中避让的过孔，通过机械固定等方式实现电连接。

图13中进一步示出组件结构1300中各部分的电流流向示意图，其中电流流向由图13中的虚线箭头表示。对于三端口器件，有两个回路电流路径；第一个回路电流路径如下：外部电流通过第六连接端子1365流入模块内部的第一母排1310，由第二母排1320的第二连接端子1325流出，进入第三母排1330。另一个回路电流路径如下：外部电流通过第六连接端子1365流入模块内部的第一母排1310，由第五母排1350的第五连接端子1355流出，进入第四母排1340。具体地，请继续参考图13，对于第一回路电流路径，外部电路的电流经由第六连接端子1365流向第一连接端子1315；电流通过第一连接端子1315流入第一母排1310；随后通过功率模块内部的电路分配设计实现电流从第一母排1310向第二母排1320的转换，并从第二母排1320流出；电流通过第二连接端子1325流入第三连接端子1335，电流通过第三连接端子1335流入第三母排1330，进而通过第三母排1330流入外部电路。对于第二回路电流路径，如图13所示，外部电路的电流经由第六连接端子1365流向第一连接端子1315；电流通过第一连接端子1315流入第一母排1310；随后通过功率模块内部的电路分配设计实现电流从第一母排1310向第五母排1350的转换，并从第五母排1350流出；电流通过五连接端子1355流入第四连接端子1345，电流通过第四连接端子1345流入第四母排1340，进而流入外部电路。外部电路的布线层并没有详细示出，其实现方式通常可以包含叠层母排、PCB或叠层铜排等但不以此为限。需要说明的是，在图13中上下层母排面积保持严格一致，但是实际上由于一些电极需要被连接至叠层母排的某一层上，因而可能需要留出一些避让空间，导致上下层母排面积不必保持严格一致，这些本领域普通技术人员可以根据需要灵活确定，此处不再进行特殊说明。

由上可知，在本公开中，第一母排1310的电流传导方向与第二母排前部1321的电流传导方向相反，第一母排1310的电流传导方向与第五母排前部1351的电流传导方向相反，第二母排后部1322的电流传导方向与第三母排1330的电流传导方向相反，第五母排后部1352的电流传导方向与第四母排1340的电流传导方向相反；由于电流传导方向相反，反向电流相互抵消的作用明显，可以大幅度降低寄生电感。

此外，与第一示例性实施例类似，第二母排后部1322还可以设置弯折部，以使该第一平面A和该第三平面C位于同一平面，从而可以进一步降低层间距离，进而可以进一步降低寄生电感，此处不再赘述。

在上述第五示例性实施例中，第一母排1310被设置在第二母排前部1321和第五母排前部1351之间，但在本公开的其他示例性实施例中，也可以采用其他设置方式。

如图14所示，在本公开的第六示例性实施例中，其中组件结构1300的第二母排前部1321与第五母排前部1351并列设置，即第二母排前部1321与第五母排前部1351同层设置。通过将第二母排前部1321与第五母排前部1351并列设置可以降低功率模块的厚度，进而便于实现超薄产品。该示例性实施例中组件结构的其他部分与第五示例性实施例类似，因此此处不再赘述。

在第五和第六示例性实施例中，对应的功率模块均为三端口的结构，即有三个输出端子；功率模块的典型应用可以是如图15中所示的带钳位电路的三电平电路、如图16所示的带有吸收电容的T型三电平功率电路。下面对这几种典型应用进行详细的说明。

参考图15所示，为带钳位电路的三电平功率电路示意图；其中，第一IGBT器件S1、第二IGBT器件S2、第三IGBT器件S3和第四IGBT器件S4分别并联二极管D1、二极管D2、二极管D3、二极管D4后串联连接形成桥臂电路；此桥臂电路与由串联的电容C1、电容C2形成的支路并联；桥臂电路中的第三IGBT器件S3和第四IGBT器件S4串联形成的支路与二极管D5和二极管D6串联连接形成的支路并联；电容C1和电容C2的连接点(下称公共端)与二极管D5和二极管D6的连接点相连。在该电路中，电容C1作为控制器件可以降低开关过程中第一IGBT器件S1的集电极和二极管D5的阳极之间的电压尖峰；如当第一IGBT器件S1导通、二极管D5反向阻断时，电容C1可以降低二极管D5的两极之间的电压；当二极管D5正向导通、第一IGBT器件S1关断时，电容C1可以降低第一IGBT器件S1的集电极和发射极之间的电压。电容C2作为控制器件可以降低第四IGBT器件S4发射极和二极管D6阴极之间的电压尖峰；如当第四IGBT器件S4导通、二极管D6反向阻断时，电容C2可以降低二极管D6的两极之间的电压；当二极管D6正向导通、第四IGBT器件S4关断时，电容C2可以降低第四IGBT器件S4的集电极和发射极之间的电压。同时，由第一IGBT器件S1、二极管D5和电容C1组成的换流回路以及由第四IGBT器件S4、二极管D6和电容C2组成的换流回路的寄生电感需要被严格控制。有鉴于此，在本实施例中，上述第一IGBT器件S1的集电极以及第四IGBT器件S4的发射极可以分别通过上述第二母排和第五母排引出至功率模块的端口第二连接端子和第五连接端子，并通过上述第三连接端子和第四连接端子连接到外部电路的电容C1和电容C2；上述公共端可以通过上述第一母排引出至功率模块的端口第一连接端子，并通过上述第六连接端子连接到外部电路。功率模块与外部电路的连接通过上述示例性实施例中的组件结构实现，可以获得较低的回路寄生电感，进而可以降低功率器件承受的电压应力，提升电路的效率。

参考图16所示，为带有吸收电容的T型三电平功率电路示意图；其中，第一IGBT器件S1、第二IGBT器件S2分别并联二极管D1、二极管D2后串联连接形成桥臂电路；此桥臂电路与由串联的电容C1、电容C2形成的支路并联；第三IGBT器件S3、第四IGBT器件S4分别并联二极管D3、二极管D4后串联连接形成支路电路，且还支路电路串联连接在桥臂电路中点与电容C1和电容C2的连接点(下称公共端)之间，具体可以是第三IGBT器件S3的发射极与公共端连接，第四IGBT器件S4的集电极与桥臂电路中点连接。类似的，由第一IGBT器件S1、第四IGBT器件S4、二极管D3和电容C1组成的换流回路以及由第二IGBT器件S2、第三IGBT器件S3、二极管D4和电容C2组成的换流回路的寄生电感需要被严格控制。有鉴于此，在本实施例中，上述第一IGBT器件S1的集电极以及第二IGBT器件S2的发射极可以分别通过上述第二母排和第五母排引出至功率模块的端口第二连接端子和第五连接端子，并通过上述第三连接端子和第四连接端子连接到外部电路的电容C1和电容C2；上述公共端可以通过上述第一母排引出至功率模块的端口第一连接端子，并通过上述第六连接端子连接到外部电路。功率模块与外部电路的连接通过上述示例性实施例中的组件结构实现，可以获得较低的回路寄生电感，进而可以降低功率器件承受的电压应力，提升电路的效率。

从上述示例性实施例中功率模块的典型应用可以看出，本公开应用的功率模块通常至少包含两个串联的功率器件即可，其中至少有一个功率器件是可控器件，如MOSFET、IGBT、SiC MOS、GaN MOS等；可控器件的基本特征是均为可控的三端口功率器件，即包含一第一端，一第二端以及一控制端。另外一个功率器件可以是可控器件也可以是不可控器件，如二极管等。因此，本公开中的组件结构具有广泛的应用范围，如可以被广泛应用于太阳能逆变器、不间断电源、有源滤波器、电机驱动等功率变换设备。

进一步的，本公开示例实施方式中还提供了一种功率模块。该功率模块可以包括基板、功率单元和上述任一示例性实施例中的组件结构；其中，功率单元设于所述基板上，所述组件结构连接所述功率单元与外部电路。下面以图17以及图18为例对该功率模块进行进一步的说明。

参考图17所示，所述基板可以为DBC(Direct Bonding Copper，双面覆铜陶瓷基板)；但在本公开的其他示例性实施例中，所述基板也可以为活性钎焊覆铜陶瓷板(ActiveMetal Bonding，AMB)、金属绝缘基板((Insulated Metal Substrate，IMS)、直接电镀陶瓷板(Direct Plated Copper，DPC)或者厚膜电路等。此外，为提高功率模块的散热性能，还可以在基板非安装器件的一侧集成散热结构，如热沉、翅片、凸台等。

所述功率单元可以包括设于DBC基板上的功率器件S1和功率器件S2。功率器件S1和功率器件S2可以通过芯片键合材料层1702设置到基板DBC上，芯片键合材料层1702的材料可以为钎焊材料、低温烧结材料、导电胶等，本示例性实施例中对此不做特殊限定。功率器件S1和功率器件S2串联连接，功率单元的第一端可以为功率器件S1的一端，例如功率器件S1的漏极；功率单元的第二端可以为功率器件S2的一端，例如功率器件S2的源极。

组件结构1700包括两层叠层母排，例如可以分别为第一示例性实施例中的第一母排以及第二母排。下层叠层母排可以通过粘结材料层1701实现与基板DBC之间的机械连接以及热连接。两层叠层母排之间还需要设置如陶瓷等绝缘介质；当所述绝缘介质为陶瓷时，陶瓷材料可以为三氧化二铝、氮化铝、氮化硅、碳化硅以及氧化铍等，本示例性实施例中对此不做特殊限定。

该功率单元与该组件结构连接；例如，功率器件S1的第一端(正面电极)通过引线1703与基板DCB的布线层相连，功率器件S1的第二端(背面电极)通过引线1705和下层叠层母排相连。功率器件S2的第一端通过引线1704与上层叠层母排相连，功率器件S2的第二端通过基板DCB的布线层引出。具体参考图17及图2中所示，可以是功率器件S1的源极通过键合引线1703与基板DBC的布线层相连，功率器件的S1的漏极通过引线1705和下层叠层母排相连。功率器件S2的源极通过键合引线1704与上层叠层母排相连，漏极和基板DCB布线层相连。但容易理解的是，其他可行连接方式同样属于本公开的保护范围。

需要说明的是，图17所示的功率模块中并未示出用于绝缘保护的材料。绝缘保护材料可以保证芯片以及电气连接单元之间的耐压要求；业界典型的保护方式包含两类，一类是采用灌封(potting)绝缘保护材料的方式，另外一类是采用绝缘保护材料塑封(transfer molding)的方式，这些均属于本公开的保护范围。

此外，出于绝缘的考虑，还可以在叠层母排的表面覆盖高压绝缘材料，并在需要与外部电气连接的部分开窗，该部分可以参考现有技术，图中并未详细示出。功率器件的控制端等亦未在图中示出，这些同样可以参考现有技术。另外，在实际应用时，叠层母排可以不限于一个单元，而是可以有复数个双层结构以实现不同的电流以及电路需求；叠层母排的表面也可以根据电路需要设置图形区域，并在其上设置元器件，集成如门极电阻，驱动芯片等，本示例性实施例中对这些均不做特殊限定。

需要说明的，在图17中是以两层叠层母排为例进行说明，但在功率单元还具有第三端，即为三端口结构时，叠层母排也可以设置为三层；例如，第三层叠层母排可以为上述示例性实施例中的第五母排，所述功率单元的第三端与第五母排连接；或者，叠层母排设置为两层，但其中一层并列设置有两个叠层母排，额外设置的叠层母排可以为上述示例性实施例中的第五母排，所述功率单元的第三端与第五母排连接。

在上述功率模块中，功率模块端子和外部电路之间的绝缘问题也是需要被考虑的。参考图18所示，其中实线框内为功率模块内部叠层母排的部分结构，虚线框内为外部电路的部分结构(如上述第三母排、第四母排等)其中，上述功率模块内部叠层母排的部分结构和外部电路的部分结构两者之间的距离d仅是为了表示两者在图中被分开，在实际使用中，两者之间会通过机械压合等方式紧密贴合在一起，以获取较佳的回路电感。

进一步的，为了保证良好的电感控制效果，位于上述两者之间(例如上述第三母排与上述第二母排后部之间、上述第四母排与上述第五母排后部之间等)的表面绝缘层的厚度T通常小于0.5mm，且本示例实施方式中以小于0.2mm为佳。同时为了保证良好的绝缘效果，所述表面绝缘层可以用两层绝缘层甚至更多层绝缘层叠压而成，进而可以避免由于原材料及工艺缺陷引起的在同一位置形成贯通而导致耐压失效。表面绝缘层的材质可以是聚酯、聚酰亚胺、环氧树脂、聚氟乙烯以及有机硅等，且不以此为限。另外，对于同一材质的绝缘层，图示中绝缘距离X优先大于0.2mm，且以大于0.4mm为佳。此外，还可以进行叠层母排表面的绝缘处理、金属边沿的绝缘包边等处理，该部分可以参考现有技术，此处不再赘述。

在图18中，电流方向可以是从D位置流入至E位置，随后流进功率模块的端子F，通过功率模块内部的电路分配后从I位置流出，并流向模块的端子J，接下来流向外部分配单元的K。在上述F位置，需要实现不同层母排的转换以将各接脚端子提升到同一平面。对于电流较小的情形，叠层母排的厚度通常较薄，可以用通孔电镀的方式将各接脚端子提升到同一平面。但是对电流较大的情形，一方面，电镀层本身厚度有限，难以适用于大电流，另一方面，叠层母排本身的厚度也较大，因此难以用通孔电镀的方式将各接脚端子提升到同一平面；基于此，可以在下层叠层母排直接铆接接脚端子(如T型接脚端子等)，使各接脚端子可以到达同一平面；当然也可以在下层叠层母排上直接设置一金属垫片，将各接脚端子提升到同一平面；该金属垫片可以通过连接材料(如导电胶、钎焊材料等)固定于下层叠层母排上或在***装配时直接将金属垫片放置对应位置，再通过***安装的螺柱与下层叠层母排固定连接。

需要说明的是，在上述示例性实施例中，功率模块还可以包括芯片、灌封胶以及外壳等典型组件或结构，这些均属于本领域技术人员可以根据需求自行配置的部分，本示例性实施例中对此不做特殊限定。

进一步的，本公开的实施例还提供一种功率模块组装结构，该功率模块组装结构可以包含一基板、两个串联连接的功率器件以及第一导电条和第二导电条。其中，所述两个串联连接的功率器件设置于所述基板上。该第一导电条及第二导电条，分别与所述两个功率器件耦接。其中，该第一导电条以及第二导电条平行地从该基板延伸至该功率模块组装结构的第一表面，并在第一表面形成两个连接端子。该两个连接端子之间具有一延伸部，且该延伸部与一外部导电条相交叠，以降低该两个连接端子之间的寄生电感。

对于上述功率模块组装结构，在功率模块内部，通过第一导电条和第二导电条平行设置，可以实现电流的抵消，降低功率模块内部的寄生电感；在功率模块的引出端，通过延伸部与一外部导电条相交叠设置，同样可以实现电流的抵消，进而可以降低功率模块引出端子之间的寄生电感。需要说明的是，该第一导电条可以对应上述的第一母排；该第二导电条可以对应上述的第二母排；该外部导电条可以对应上述的第三母排，但本公开不以此为限。通过上述两方面设计的配合，可以极大的降低功率模块内部的寄生电感，从而方便、有效地降低电力电子半导体器件的电压应力和功率损耗，进而提高电力电子设备的可靠性以及安全性。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (22)

1.一种组件结构，用于功率模块与外部电路的连接，其特征在于，所述组件结构包括：

第一母排，其一端延伸至第一平面，以形成第一连接端子；

第二母排，包括第二母排前部和第二母排后部，所述第二母排前部与所述第一母排平行层叠设置，所述第二母排后部延伸至第二平面，以形成第二连接端子；

所述外部电路包括第三母排，所述第三母排与所述第二母排后部平行层叠设置，以降低所述第一连接端子与所述第二连接端子之间的寄生电感。

2.根据权利要求1所述组件结构，其特征在于，所述第三母排中与所述第二母排后部相对设置的部分为第三母排前部，所述第二母排后部与所述第三母排前部相对设置的表面为第一表面，所述第二母排后部与所述第三母排前部的交叠面积与所述第一表面的面积比大于0.5。

3.根据权利要求2所述组件结构，其特征在于，所述第二母排后部与所述第三母排前部的交叠面积与所述第一表面的面积比为1。

4.根据权利要求1-3任一项所述组件结构，其特征在于，所述第一母排包括第一延伸部和第一折弯部，所述第一折弯部位于所述第一平面；所述第二母排前部包括第二延伸部和第二折弯部，所述第二母排后部包括第三延伸部和第三折弯部，所述第三折弯部与所述第二折弯部相连，所述第三延伸部位于所述第二平面。

5.根据权利要求1-3任一项所述组件结构，其特征在于，所述第一母排包括第一延伸部和第一折弯部，所述第一折弯部位于所述第一平面；所述第二母排前部包括第二延伸部和第二折弯部，所述第二母排后部与所述第二折弯部相连，且所述第二折弯部与所述第二母排后部均位于所述第二平面。

6.根据权利要求1-3任一项所述组件结构，其特征在于，所述第三母排一端设置有第三连接端子，且所述第三连接端子与所述第一连接端子层叠设置并相连；

所述外部电路还设置第四连接端子，且所述第四连接端子与所述第二连接端子层叠设置并相连。

7.根据权利要求6所述组件结构，其特征在于，第一母排的电流传导方向与第二母排前部的电流传导方向相反，第二母排后部的电流传导方向与第三母排的电流传导方向相反。

8.根据权利要求7所述组件结构，其特征在于，所述第三母排与所述第二母排后部之间设置有至少一层绝缘材料层。

9.根据权利要求8所述组件结构，其特征在于，所述绝缘材料层的厚度小于0.5mm；和/或，所述绝缘材料层采用两层或者多层绝缘材料层叠压而成。

10.根据权利要求1-3任一项所述组件结构，其特征在于，所述第一母排包括第一母排前部和第一母排后部，所述第一母排后部延伸至所述第一平面形成所述第一连接端子，且所述第一母排后部的延伸方向与所述第二母排后部的延伸方向相反。

11.根据权利要求10所述组件结构，其特征在于，所述第三母排具有第三母排前部及第三母排后部，所述外部电路还包括第四母排，所述第四母排具有第四母排前部及第四母排后部；所述第一母排前部与所述第二母排前部平行层叠设置，所述第三母排前部与所述第二母排后部平行层叠设置；所述第四母排前部与所述第一母排后部平行层叠设置，且所述第四母排后部与所述第三母排后部平行层叠设置，以降低所述第一连接端子与所述第二连接端子之间的寄生电感。

12.根据权利要求11所述组件结构，其特征在于，所述第三母排前部设置有第三连接端子，且所述第三连接端子与所述第二连接端子层叠设置并相连；所述第四母排前部设置有第四连接端子，且所述第四连接端子与所述第一连接端子层叠设置并相连。

13.根据权利要求1-3任一项所述组件结构，其特征在于，所述第一连接端子以及第二连接端子均为直插式端子。

14.根据权利要求13所述组件结构，其特征在于，所述第三母排前部设置有第三连接端子，且所述第三连接端子与所述第一连接端子相连；所述第四母排设置有第四连接端子，且所述第四连接端子与所述第二连接端子相连。

15.根据权利要求1所述组件结构，其特征在于，所述组件结构还包括第五母排，且所述第五母排包括第五母排前部和第五母排后部，所述第五母排前部与所述第一母排平行层叠设置，所述第五母排后部延伸至第三平面，以形成第五连接端子；所述外部电路还包括第四母排，且所述第四母排与所述第五母排后部平行层叠设置，以降低第一连接端子与第五连接端子之间的寄生电感。

16.根据权利要求15所述组件结构，其特征在于，所述第三母排一端设置有第三连接端子，且所述第三连接端子与所述第二连接端子层叠设置并相连；所述第四母排一端设置有第四连接端子，且所述第四连接端子与所述第五连接端子层叠设置并相连；所述外部电路还设置第六连接端子，且所述第六连接端子与所述第一连接端子层叠设置并相连。

17.根据权利要求15所述组件结构，其特征在于，所述第一母排位于所述第二母排前部与所述第五母排前部之间。

18.根据权利要求15所述组件结构，其特征在于，所述第二母排前部与所述第五母排前部并列设置。

19.一种功率模块，其特征在于，所述功率模块包括：

基板；

功率单元，设置于所述基板上；和

根据权利要求1-18任一项所述的组件结构，所述组件结构连接所述功率单元与外部电路。

20.根据权利要求19所述功率模块，其特征在于，所述功率单元至少包含串联连接的第一功率器件和第二功率器件，所述功率单元的第一端为所述第一功率器件的一端，所述功率单元的第二端为所述第二功率器件的一端，且所述功率单元的第一端与所述第一母排相连，所述功率单元的第二端与所述第二母排相连。

21.根据权利要求20所述功率模块，其特征在于，所述功率单元还具有第三端，所述功率单元的第三端与第五母排相连。

22.一种功率模块组装结构，其特征在于，所述功率模块组装结构包含：

一基板；

两个串联连接的功率器件，设置于所述基板上；

一第一导电条及一第二导电条，分别与所述两个功率器件耦接；其中，第一导电条以及第二导电条平行地从所述基板延伸至所述功率模块组装结构的第一表面，并在第一表面形成两个连接端子；两个连接端子之间具有一延伸部，且所述延伸部与一外部导电条相交叠，以降低所述两个连接端子之间的寄生电感。