CN109427607A - 处理被处理体的方法 - Google Patents

处理被处理体的方法 Download PDF

Info

Publication number
CN109427607A
CN109427607A CN201810971368.0A CN201810971368A CN109427607A CN 109427607 A CN109427607 A CN 109427607A CN 201810971368 A CN201810971368 A CN 201810971368A CN 109427607 A CN109427607 A CN 109427607A
Authority
CN
China
Prior art keywords
gas
groove
groove width
film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810971368.0A
Other languages
English (en)
Other versions
CN109427607B (zh
Inventor
田端雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN202211541768.0A priority Critical patent/CN115732351A/zh
Publication of CN109427607A publication Critical patent/CN109427607A/zh
Application granted granted Critical
Publication of CN109427607B publication Critical patent/CN109427607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种处理被处理体的方法，其在被处理体上的图案形成中抑制高精度的最小线宽的偏差。利用与ALD法同样的方法反复执行第一步骤的膜形成处理中形成的膜的膜厚根据形成该膜的面的温度而不同，基于上述情况，为了降低晶片的表面中沟槽的偏差，在按晶片的表面的每一区域调节温度之后进行膜形成处理，能够降低晶片的表面中的沟槽的偏差，并且能够在沟槽的内表面按每一原子层高精细地形成含硅氧化物的膜。当形成有膜的沟槽的沟槽宽度比基准宽度窄时，为了扩展沟槽宽度，利用与ALE法同样的方法进行反复执行第2流程的蚀刻处理，各向同性地均匀地蚀刻设置在沟槽的内表面的膜。

Description

处理被处理体的方法
技术领域
本发明的实施方式涉及处理被处理体的方法。
背景技术
在电子器件的制造工艺中，为了在被处理层上形成掩模并将该掩模的图案转印到该被处理层而进行蚀刻。作为该蚀刻能够使用等离子体蚀刻。用于等离子体蚀刻的抗蚀剂掩模能够利用光刻技术形成。因此，形成在被处理层的图案的极限尺寸依赖于通过光刻技术形成的抗蚀剂掩模的分辨率。抗蚀剂掩模的分辨率存在极限分辨率。对电子设备的高集成化的要求正在提高，要求形成比抗蚀剂掩模的极限分辨率更小的尺寸的图案。因此，如专利文献1所记载，提案有调整抗蚀剂掩模的尺寸形状，缩小由该抗蚀剂掩模提供的开口的宽度的技术。
现有技术文献
专利文献
专利文献1：日本特开2004-80033号公报
发明内容
发明想要解决的技术问题
图案形成例如通过对SiO2层等的被处理层形成非常细致的沟槽能够得到。在形成具有比抗蚀剂掩模的极限分辨率更小的尺寸的图案的情况下，要求控制图案的沟槽的非常细致的最小线宽(CD：Critical Dimension(临界尺寸))。图案越细致，最小线宽的不均匀的影响越大。因此，例如在具有SiO2等的被处理层的被处理体上的图案形成中，为了伴随高集成化的精细化，期望实现抑制高精度的最小线宽的不均匀的方法。
用于解决技术问题的技术方案
在一个方式中，提供处理被处理体的方法。在被处理体中，多个沟槽设置在该被处理体的表面，在上述方法中，包括基本步骤，该基本步骤包括：测定多个沟槽的沟槽宽度的第一步骤；当在第一步骤中所测定的沟槽宽度在所述表面中的偏差不在预先设定的基准范围内时，调节该沟槽宽度的第二步骤；和当偏差在基准范围内且在第一步骤中所测定的沟槽宽度比预先设定的基准宽度窄时，进行扩展该沟槽宽度的蚀刻处理的第三步骤，在上述方法中，表面被划分为多个区域，第二步骤包括：按多个区域的每一个区域调节表面的温度的第四步骤；和进行在沟槽的内表面形成膜的膜形成处理的第五步骤，在上述第四步骤中，利用预先已取得的对应数据调节所述表面的温度，以使得偏差能够通过所述膜的形成而降低，其中，上述对应数据表示膜形成处理中的表面的温度与堆积在沟槽的内表面的膜的膜厚的对应关系，膜形成处理反复执行第一流程，该第一流程包括：向收纳有被处理体的等离子体处理装置的处理容器内供给第一气体的第六步骤；在执行第六步骤后，对处理容器内的空间进行吹扫的第七步骤；在执行第七步骤后，在处理容器内生成第二气体的等离子体的第八步骤；和在执行第八步骤后，对处理容器内的空间进行吹扫的第九步骤，蚀刻处理反复执行第二流程，并通过按每一原子层除去膜来各向同性地蚀刻该膜，其中，第二流程包括：第十步骤，在处理容器内生成第三气体的等离子体，并且在沟槽的内表面的原子层各向同性地形成包含该第三气体的等离子体中所包含的离子的混合层；在执行第十步骤后，对处理容器内的空间进行吹扫的第十一步骤；第十二步骤，在执行第十一步骤后，在处理容器内生成第四气体的等离子体，并且利用第四气体的等离子体中所含有的自由基除去所述混合层；和在执行第十二步骤后，对处理容器内的空间进行吹扫的第十三步骤，膜含有硅，第一气体含有氨基硅烷类气体，第二气体包括含有氧原子的气体，第三气体含有氮，第四气体含有氟，在第十二步骤中生成的第四气体的等离子体含有自由基，该自由基用于除去含有硅的氮化物的混合层，在第六步骤中不生成第一气体的等离子体。
在上述方法中，利用与ALD(Atomic Layer Deposition)法同样的方法反复执行第一步骤的膜形成处理中形成的膜的膜厚根据形成该膜的面的温度而不同，基于上述情况，为了降低被处理体的表面中所设置的多个沟槽的沟槽宽度在该表面中的偏差(为了提高被处理体的表面中的沟槽宽度的面内均匀性)，在第四步骤中在按被处理体的表面的每一区域调节温度之后进行膜形成处理，因此能够降低被处理体的表面中设置多个沟槽的沟槽宽度的在该表面中的偏差，并且能够在沟槽的内表面按每一原子层高精细地形成含硅氧化物的膜。当形成的膜的沟槽的沟槽宽度比基准宽度窄时，为了扩展沟槽宽度，用与ALE(AtomicLayer Deposition)法同样的方法进行反复执行第2流程的蚀刻处理，因此能够各向同性地均匀地蚀刻设置在沟槽的内表面的膜的表面，将沟槽宽度调整为所希望的基准宽度。因此当在被处理体的表面中，沟槽宽度存在偏差时，能够充分降低该偏差，并且能够将沟槽宽度精密地调节为所希望的基准宽度。
在一个实施方式中，在基本步骤中，在执行第二步骤后和执行第三步骤后返回到第一步骤。像这样，通过执行形成膜调节沟槽宽度的第二步骤后和执行通过蚀刻扩展构造宽度的第三步骤后，返回到测定沟槽宽度的第一步骤，因此能够更精密地调节沟槽宽度。
在一个实施方式中，反复地执行基本步骤，基准范围阶在每次反复执行基本步骤时阶段性地变窄。像这样，通过一边使沟槽宽度的偏差的基准范围阶段性地变窄一边反复执行基本步骤，能够一边将在第二步骤中形成的膜的厚度阶段性地比较缓和地增加，一边调节沟槽宽度，因此即使在沟槽宽度包括比较狭窄的沟槽时，也能够避免由于膜的形成封闭沟槽的开口的情况。
在一个实施方式中，第一气体包含单氨基硅烷。像这样，使用含有单氨基硅烷的第一气体，能够形成硅的反应前体。
在一个实施方式中，第一气体的氨基硅烷类气体包含具有1～3个硅原子的氨基硅烷。第一气体的氨基硅烷类气体包含具有1～3个氨基的氨基硅烷。像这样，第一气体的氨基硅烷类气体能够使用包含1～3个硅原子的氨基硅烷。另外，第一气体的氨基硅烷类气体能够使用包含1～3个氨基的氨基硅烷。
在一个实施方式在，第四气体可以是：含有NF3气体和O2气体的混合气体；含有NF3气体、O2气体、H2气体和Ar气体的混合气体；含有CH3F气体、O2气体和Ar气体的混合气体。像这样，能够实现含有氟的第四气体。
发明效果
如以上所说明，能够提供在被处理体上的图案形成中抑制高精度的最小线宽的偏差的方法。
附图说明
图1是表示一个实施方式的方法的一部分的流程图。
图2是例示作为图1所示方法的适用对象的被处理体的截面图。
图3是表示能够在图1所示的方法的实施中使用的处理***的一例的图。
图4是表示图3所示的处理***能够具有的等离子体处理装置的一例的图。
图5是将在图1所示的流程中所划分的被处理体的主面的多个区域的一部分作为一例示意性地表示的图。
图6是表示图1所示的方法中所包含的步骤且为调节沟槽宽度的偏差的步骤的一例的流程图。
图7是示意性地表示在图6所示的步骤中形成的膜的膜厚与被处理体的温度的关系的图。
图8包括(a)部分、(b)部分和(c)部分，是表示图6所示的步骤的膜的形成原理的图。
图9是表示在图6所示的步骤中形成有膜之后的被处理体的状态的截面图。
图10是表示图1所示的方法中能够包含的步骤、即调节沟槽宽度的步骤的一例的流程图。
图11是表示在图10所示的步骤中进行了表面改性之后的被处理体的状态的截面图。
图12是表示在图10所示的流程中蚀刻的各向同性与各向异性能够被压力影响的状况的图。
图13是表示在图10所示的流程中的蚀刻的各向同性与压力的关系的图。
图14是表示在图10所示的流程的表面改性的自限性的图。
图15包括(a)部分、(b)部分和(c)部分，是表示图10所示的步骤的蚀刻原理的图。
图16是表示在图10所示的步骤中进行了蚀刻之后的被处理体的状态的截面图。
图17是表示在图10所示的流程的执行中的、对膜的蚀刻量和形成在膜的混合层的厚度的变化的图。
图18是表示通过图1所示的方法起到的效果的柱状图。
图19包括(a)部分和(b)部分，是表示通过图1所示的方法起到的效果的一例的柱状图。
图20是示意性地表示在反复执行图1所示的方法时的沟槽宽度的变化的形态的图。
附图标记说明
1…处理***，10…等离子体处理装置，111…传送室，112a…台，112b…台，112c…台，112d…台，114a…收纳容器，114b…收纳容器，114c…收纳容器，114d…收纳容器，120…气体供给部，121…气体导入口，122…气体供给源，123…气体供给配管，124…质量流量控制器，126…开闭阀，12e…排气口，134…晶片送入送出口，136…闸阀，14…支承部，140…高频天线，142A…内侧天线元件，142B…外侧天线元件，144…夹持体，150A…高频电源，150B…高频电源，160…屏蔽部件，162A…内侧屏蔽壁，162B…外侧屏蔽壁，164A…内侧屏蔽板，164B…外侧屏蔽板，168A…致动器，168B…致动器，18a…第一板，18b…第二板，192…处理容器，194…板状电介质体，22…直流电源，23…开关，24…冷却介质流路，26a…配管，26b…配管，28…气体供给管，46…沉积物屏蔽件，48…排气板，50…排气装置，52…排气管，64…高频电源，68…匹配器，Cnt…控制部，DR…方向，DT…对应数据，EL…被处理层，EL1…表面，ER…区域，ESC…静电吸盘，FR…聚焦环，G1…第一气体，HP…加热器电源，HT…温度调节部，LA…膜，LE…下部电极，LL1…装载锁定室，LL2…装载锁定室，LM…装载组件，Ly1…层，Ly2…层，MK…掩模，MK1…表面，MT…方法，MX…混合层，OC…光学观察装置，P1…等离子体，PD…载置台，Rb1…运送机械臂，Rb2…运送机械臂，Sp…处理空间，TM1…定时，TM2…定时，TR1…沟槽，TR2…沟槽，V1…区间，V2…区间，W…晶片，WF1a…膜厚，WF1b…膜厚，WF2a…膜厚，WF2b…膜厚，WW1a…沟槽宽度，WW1b…沟槽宽度，WW2a…沟槽宽度，WW2b…沟槽宽度，WW3a…沟槽宽度，WW3b…沟槽宽度。
具体实施方式
以下，参照附图对各种实施方式进行详细的说明。其中，对于各个附图中相同或者相对应的部分标注相同的附图标记。图1是表示一个实施方式的方法(以下，称为方法MT)的一部分的流程图。图1所示的方法MT，是对被处理体(以下，称为晶片)进行处理的方法的一个实施方式。图2是例示了作为图1所示的方法MT的适用对象的被处理体(晶片W)的截面图。
图2所示的晶片W包括被处理层EL、设置在被处理层EL上(被处理层EL的表面EL1)上的掩模MK、和设置在掩模MK的沟槽(沟槽是指沟槽TR1、沟槽TR2等，在本实施方式中，可以包括低洼部、凹部、孔等其他类似的形状。以下也同样。)。在晶片W中，在晶片W的表面设置有多个沟槽。在本实施方式中，沟槽设置在掩模MK，但是并不限定于沟槽设置在掩模MK的结构。
被处理层EL的材料含有硅的氧化物，在一个实施方式中，例如能够还有SiO2。掩模MK的材料在一个实施方式中例如能够还有TiN等。在掩模MK中，提供开口的图案的沟槽(与在晶片W的表面设置的沟槽意义相同)通过光刻来形成。在一个实施方式中，在晶片W设置有沟槽宽度彼此不同的两种沟槽，即图2中所示的沟槽TR1和沟槽TR2。沟槽TR1、沟槽TR2彼此的沟槽宽度是不同的。沟槽TR1具有沟槽宽度WW1a，沟槽TR2具有沟槽宽度WW1b。图2所示的沟槽TR1、沟槽TR2中，沟槽宽度WW1a的值比沟槽宽度WW1b的值小。沟槽TR1在晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部(中间部位于中心部与端部之间)大致形成于晶片W的整个表面。沟槽TR2在晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部大致形成于晶片W的整个表面。此外，设置在晶片W的表面的沟槽的种类，不限于沟槽TR1、沟槽TR2这两种。图2所示的沟槽TR1、沟槽TR2一起位于相同的区域(后述的区域ER，更具体而言，是晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部的任意者)。
方法MT(处理被处理体的方法)通过具有等离子体处理装置的处理***执行。图3是表示能够用于图1所示的方法MT的实施的处理***的一例的图。图3所示的处理***1包括：控制部Cnt、台112a、台112b、台112c、台112d、收纳容器114a、收纳容器114b、收纳容器114c、收纳容器114d、装载组件LM、装载锁定室LL1、装载锁定室LL2、传送室111、光学观察装置OC和等离子体处理装置10。
控制部Cnt是具有处理器、存储部、输入装置和显示装置等的计算机，控制处理***1的后述的各部。控制部Cnt与运送机械臂Rb1、运送机械臂Rb2、光学观察装置OC、等离子体处理装置10等连接，并且，在后述的图4所示的等离子体处理装置10中连接有质量流量控制器124、开闭阀126、高频电源150A、高频电源150B、直流电源22、开关23、排气装置50、高频电源64、匹配器68、静电吸盘ESC、加热器电源HP、冷却机构等。
控制部Cnt在方法MT的各步骤中按照用于控制处理***1的各部的计算机程序(基于被输入的方案的程序)进行工作，并发出控制信号。根据来自控制部Cnt的控制信号，控制处理***1的各部、例如运送机械臂Rb1、运送机械臂Rb2、光学观察装置OC和等离子体处理装置10各部。在图4所示的等离子体处理装置10中，控制部Cnt根据来自控制部Cnt的控制信号，能够控制从气体供给源122供给的气体的选择和流量、排气装置50的排气、来自高频电源150A和高频电源150B的电力供给、来自高频电源64的电力供给、来自加热器电源HP的电力供给、来自冷却机构的冷却介质流量和冷却介质温度等。此外，本说明书中公开的方法MT的各步骤，通过由控制部Cnt进行的控制使处理***1的各部工作而能够执行。在控制部Cnt的存储部中，以可读取的方式存储有用于执行方法MT的计算机程序和用于执行方法MT的各种数据(例如，后述对应数据DT)。
台112a～112d沿着装载组件LM的一个边缘排列。在各个台112a～112d上分别设置有收纳容器114a～114d。在收纳容器114a～114d内能够收纳晶片W。
在装载组件LM中设置有运送机械臂Rb1。运送机械臂Rb1将收纳在收纳容器114a～114d的任一者中的晶片W取出，并将晶片W运送到装载锁定室LL1或装载锁定室LL1中。
装载锁定室LL1和装载锁定室LL2沿着装载组件LM的另一边缘设置，与装载组件LM连接。装载锁定室LL1和装载锁定室LL2构成预备减压室。装载锁定室LL1和装载锁定室LL2分别与传送室111连接。
传送室111是能够减压的腔室，在传送室111内设置有运送机械臂Rb2。在传送室111连接有等离子体处理装置10。运送机械臂Rb2从装载锁定室LL1或装载锁定室LL2取出晶片W，将该晶片W运送到等离子体处理装置10。
处理***1具有光学观察装置OC。晶片W通过运送机械臂Rb1和运送机械臂Rb2能够在光学观察装置OC与等离子体处理装置10之间移动。晶片W通过运送机械臂Rb1被收纳到光学观察装置OC中，在光学观察装置OC中进行了晶片W的对位之后，光学观察装置OC测定晶片W的掩模(例如图2等所示的掩模MK等)的沟槽(例如图2等所示的沟槽TR1、沟槽TR2等)的沟槽宽度，将测定结果发送到控制部Cnt。在光学观察装置OC中，能够按晶片W的表面的多个区域ER(参照图5在后文说明)的每一个测定沟槽宽度。
图4是表示图3所示的处理***1能够具有的等离子体处理装置10的一例。在图4中，概略地表示了处理晶片W的方法MT的各种实施方式中能够利用的等离子体处理装置10的截面构造。
图4所示的等离子体处理装置10包括ICP(Inductively Coupled Plasma(电感耦合等离子体))型的等离子体源。等离子体处理装置10具有金属制的(在一个实施方式中例如为铝制)形成为筒状(在一个实施方式中例如为圆筒状)的处理容器192。处理容器192划分出进行等离子体处理的处理空间Sp。处理容器192的形状并不限定为圆筒形，在一个实施方式中例如也可以为箱状等的角筒状。等离子体处理装置10的等离子体源不限于ICP型，例如可以为ECR(Electron Cyclotron Resonance(电子回旋共振))型、CCP(CapacitivelyCoupled Plasma(电容式耦合电浆源))型、使用微波的等离子体源等。
在处理容器192的底部设置有用于载置晶片W的载置台PD。载置台PD包括静电吸盘ESC和下部电极LE。下部电极LE包括第一板18a和第二板18b。处理容器192划分出处理空间Sp。
支承部14在处理容器192的内侧设置在处理容器192的底部上。支承部14在一个实施方式中例如具有大致圆筒状的形状。支承部14在一个实施方式中例如由绝缘材料形成。形成支承部14的绝缘材料如石英那样能够含有氧。支承部14在处理容器192中从处理容器192的底部在铅垂方向(从处理容器192的顶棚一侧(具体而言例如板状电介质体194一侧)朝向载置在静电吸盘ESC上的晶片W的表面的方向)上延伸。
载置台PD设置在处理容器192中。载置台PD由支承部14支承。载置台PD将晶片W保持在载置台PD的上表面。晶片W为被处理体。载置台PD包括下部电极LE和静电吸盘ESC。
下部电极LE包括第一板18a和第二板18b。第一板18a和第二板18b在一个实施方式中例如由铝等的金属形成。第一板18a和第二板18b在一个实施方式中例如具有大致圆盘状的形状。第二板18b设置在第一板18a上。第二板18b与第一板18a电连接。
静电吸盘ESC设置在第二板18b上。静电吸盘ESC具有在一对绝缘层之间或者一对绝缘片之间配置有导电膜的电极的结构。直流电源22经由开关23与静电吸盘ESC的电极电连接。静电吸盘ESC通过来自直流电源22的直流电压产生的静电力来吸附晶片W。由此，静电吸盘ESC能够保持晶片W。
聚焦环FR以包围晶片W的边缘和静电吸盘ESC的方式配置在第二板18b的周缘部上。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料而适当选择的材料形成，在一个实施方式中例如能够由石英形成。
冷却介质流路24设置在第二板18b的内部。冷却介质流路24构成温度调节机构。从设置在处理容器192的外部的冷却机构经由配管26a对冷却介质流路24供给冷却介质。供给到冷却介质流路24的冷却介质经由配管26b返回冷却机构。像这样，以循环的方式向冷却介质流路24供给冷却介质。通过控制该冷却介质的温度，能够控制由静电吸盘ESC支承的晶片W的温度。气体供给管28将来自导热气体供给机构的导热气体、在一个实施方式中例如为He气体供给到静电吸盘ESC的上表面与晶片W的背面之间。
在等离子体处理装置10中设置有调节晶片W的温度的温度调节部HT。温度调节部HT内置在静电吸盘ESC中。在温度调节部HT连接有加热器电源HP。从加热器电源HP向温度调节部HT供给电力，由此能够调节静电吸盘ESC的温度，从而能够调节载置在静电吸盘ESC上的晶片W的温度。此外，温度调节部HT也能够埋入在第二板18b中。
温度调节部HT包括：进行发热的多个加热元件；和分别检测该多个加热元件各自的周围的温度的多个温度传感器。当将晶片W在静电吸盘ESC上对位来载置在该静电吸盘ESC上时，多个加热元件分别按晶片W的主面FW的多个区域ER(后述)的每一个来设置。当将晶片W在静电吸盘ESC上对位来载置在该静电吸盘ESC上时，控制部Cnt将晶片W的表面的多个区域ER各自所对应的加热元件和温度传感器与区域ER相关联地识别。控制部Cnt按照多个区域的每一个(多个区域ER的每一个)在一个实施方式中例如通过数字或文字等的号码等，能够识别区域ER和对应于区域ER的加热元件和温度传感器。控制部Cnt通过设置在与该一个区域ER对应的部位的温度传感器检测出一个区域ER的温度，通过设置在与该一个区域ER对应的部位的加热元件对该一个区域ER进行温度调节。此外，当晶片W载置在静电吸盘ESC上时，由一个温度传感器检测的温度与晶片W中该温度传感器上的区域ER的温度相同。
板状电介质体194在载置台PD的上方与载置台PD相对地配置。下部电极LE与板状电介质体194相互大致平行地设置。在板状电介质体194与下部电极LE之间提供处理空间Sp。处理空间Sp是用于对晶片W进行等离子体处理的空间区域。
在等离子体处理装置10，沿着处理容器192的内壁以能够装卸的方式设置有沉积物屏蔽件46。沉积物屏蔽件46设置在支承部14的外周。沉积物屏蔽件46是防止蚀刻副产物(沉积物)附着在处理容器192的部件，通过在铝材包覆Y2O3等的陶瓷而构成。除了Y2O3以外，沉积物屏蔽件在一个实施方式中例如还能够由石英那样的含有氧的材料构成。
排气板48设置在处理容器192的底部侧且在支承部14与处理容器192的侧壁之间。在一个实施方式中，排气板48例如通过在铝材包覆Y2O3等的陶瓷而构成。排气口12e在排气板48的下方，设置于处理容器192。排气装置50经由排气管52与排气口12e连接。排气装置50包括涡轮分子泵等的真空泵，能够将处理容器192内的空降减压到所希望的真空度。高频电源64是产生用于对晶片W引入离子的高频电力、即产生高频偏置电力的电源，产生400[kHz]～40.68[MHz]的范围内的频率，在一个例子中产生13[MHz]的高频偏置电力。高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使高频电源64的输出阻抗与负荷侧(下部电极LE侧)的输入阻抗匹配的电路。
在一个实施方式中，在处理容器192的顶棚部，例如石英玻璃或陶瓷等构成的板状电介质体194以与载置台PD相对的方式设置。具体而言，在一个实施方式中，板状电介质体194例如形成为圆板状，以将形成在处理容器192的顶棚部的开口封闭的方式气密地安装在处理容器192的顶棚部。处理空间Sp是通过等离子体源生成等离子体的空间。处理空间Sp是载置晶片W的空间。
在处理容器192中设置有供给后述的第一气体G1、第二气体、第三气体和第四气体的气体供给部120。气体供给部120向上述的处理空间Sp供给第一气体～第四气体。在处理容器192的侧壁部形成有气体导入口121，气体导入口121经由气体供给配管123连接有气体供给源122。在气体供给配管123的中途设置有控制第一气体～第四气体的流量的流量控制器(例如，质量流量控制器124和开闭阀126)。利用这样的气体供给部120，从气体供给源122输出的第一气体～第四气体通过质量流量控制器124被控制为预先设定的流量，并从气体导入口121向处理容器192的处理空间Sp供给。
此外，在图4中，为了使说明简单，使用一个***的气体管路表示气体供给部120，气体供给部120具有供给多种气体的结构。如图4所示的气体供给部120，作为一个例子，具有从处理容器192的侧壁部供给气体的结构，气体供给部120并不限定于图4所示的结构。例如，气体供给部120也能够具有从处理容器192的顶棚部供给气体的结构。当气体供给部120具有这样的结构的情况下，例如，在板状电介质体194的例如中央部形成气体导入口，能够从该气体导入口供给气体。
处理容器192的底部经由排气管52连接有排出处理容器192内的气氛的排气装置50。排气装置50例如由真空泵构成，能够将处理容器192内的压力形成为预先所设定的压力。
在处理容器192的侧壁部设置有晶片送入送出口134，在晶片送入送出口134设置有闸阀136。例如当送入晶片W时，打开闸阀136，通过未图示的运送臂等的运送机构将晶片W载置在处理容器192内的载置台PD上之后，关闭闸阀136，开始进行晶片W的处理。
在处理容器192的顶棚部，在板状电介质体194的上侧面(外侧面)，设置有平面状的高频天线140和覆盖高频天线140的屏蔽部件160。一个实施方式中的高频天线140包括：配置在板状电介质体194的中央部的内侧天线元件142A；和以包围内侧天线元件142A的外周的方式配置的外侧天线元件142B。在一个实施方式中，例如，内侧天线元件142A、外侧天线元件142B分别是铜、铝、不锈钢等的导体，具有螺旋线圈状的形状。
内侧天线元件142A、外侧天线元件142B都被多个夹持体144夹持而成为一体。在一个实施方式中，例如夹持体144具有棒状的形状。夹持体144以从内侧天线元件142A的中央附近向外侧天线元件142B的外侧突出的方式呈辐射线状地配置。
屏蔽部件160具有内侧屏蔽壁162A和外侧屏蔽壁162B。内侧屏蔽壁162A以包围内侧天线元件142A的方式设置在内侧天线元件142A与外侧天线元件142B之间。外侧屏蔽壁162B以包围外侧天线元件142B的方式设置，具有筒状的形状。因此，板状电介质体194的上侧面被分为内侧屏蔽壁162A的内侧的中央部(中央区域)和内侧屏蔽壁162A与外侧屏蔽壁162B之间的周边部(周边区域)。
在内侧天线元件142A上以封闭内侧屏蔽壁162A的开口的方式设置有圆板状的内侧屏蔽板164A。在外侧天线元件142B上，以封闭内侧屏蔽壁162A与外侧屏蔽壁162B之间的开口的方式设置有环形板状的外侧屏蔽板164B。
屏蔽部件160的形状并不限定为圆筒状。在一个实施方式中，例如屏蔽部件160的形状可以为角筒状等其它的形状，或者，可以是与处理容器192的形状相匹配的形状。在此，在一个实施方式中，例如处理容器192具有大致圆筒状的形状，因此屏蔽部件160与该圆筒形状相匹配地也具有大致圆筒状的形状。在处理容器192具有大致角筒状的形状的情况下，屏蔽部件160也具有大致角筒状的形状。
内侧天线元件142A、外侧天线元件142B各自分别连接有高频电源150A、高频电源150B的各电源。由此，能够分别对内侧天线元件142A、外侧天线元件142B施加相同频率或者不同频率的高频。例如，在一个实施方式中，当从高频电源150A向内侧天线元件142A以预先设定的功率[W]供给例如27[MHz]等的频率的高频时，通过在处理容器192内形成的感应磁场，激发被导入到处理容器192内的气体，能够在晶片W上的中央部生成环形的等离子体。另外，在一个实施方式中例如从高频电源150B向外侧天线元件142B以预先设定的功率[W]供给例如27[MHz]等的频率的高频时，通过在处理容器192内形成的感应磁场，激发被导入到处理容器192内的气体，能够在晶片W上的周边部生成另一环形的等离子体。从高频电源150A、高频电源150B各自输出的高频不限于上述的频率，能够分别从高频电源150A，高频电源150B供给各种各样的频率的高频。此外，对应于从高频电源150A、高频电源150B的各自输出的高频，需要调节内侧天线元件142A、外侧天线元件142B的电长度。对于各个内侧屏蔽板164A、外侧屏蔽板164B，能够通过致动器168A、致动器168B分别调节高度。
以下，参照图1、图6、图10等，以在具有等离子体处理装置10的处理***1中被实施的方式为例，详细地说明方法MT。此外，方法MT也能够在与处理***1不同的其它的处理***中实施，这样的处理***能够具有等离子体处理装置10以外的其它的等离子体处理装置。
首先，返回图1进行说明。方法MT具有基本步骤。基本步骤包括步骤ST1(第1步骤)、步骤ST2、步骤ST3(第2步骤)、步骤ST4、步骤ST5(第3步骤)。如图1所示，基本步骤在执行步骤ST3后和执行步骤ST5后返回到步骤ST1。步骤ST1测定晶片W的多个沟槽(包括沟槽TR1、沟槽TR2。以下同样。)的沟槽宽度。更具体而言，在步骤ST1中，控制部Cnt使用处理***1的光学观察装置OC，按沟槽TR1、沟槽TR2等的每一个沟槽、并且按晶片W的表面的多个区域ER的每一个区域测定沟槽宽度的值。关于晶片W的表面，在方法MT中(控制部Cnt进行的处理中)，如图5所示被划分为多个区域ER。图5是将一个实施方式的方法MT中所划分的晶片W的表面的多个区域ER的一部分作为一例示意性地表示的图。多个区域ER彼此不重叠。多个区域ER覆盖晶片W的表面。在一个实施方式中例如，区域ER的形状可以是相对于晶片W的表面的中心大致同心圆状地延展的区域、或者是格子状的区域等，但并不限定于此。
在接着步骤ST1的步骤ST2中，控制部Cnt计算出：在步骤ST1中按每个区域ER所测定的沟槽宽度与按每个区域ER所预先设定的沟槽宽度的基准值(该基准值是对于沟槽TR1、沟槽TR2的各自分别设定的，为了说明的简化，简单地总称为基准值。)的差值；和在步骤ST1所测定的沟槽宽度的在晶片W的表面中的偏差(更具体而言，在一个实施方式中例如是该差值在晶片W的表面中的偏差)，判断该偏差是否在预先所设定的基准范围内(该基准范围是对于沟槽TR1、沟槽TR2的各自分别设定的，为了说明的简化，简单地总称为基准范围。)。该偏差是在步骤ST1中按每一区域ER所测定的沟槽TR1、沟槽TR2各自的沟槽宽度的测定值的偏差，在一个实施方式中例如能够使用标准偏差等。该偏差表示沟槽TR1、沟槽TR2的各自中的沟槽宽度在晶片W的面内的均匀性，在一个实施方式中，更具体而言，由晶片W的面内的全部沟槽TR1的沟槽宽度的值的标准偏差、和晶片W的面内的全部沟槽TR2的沟槽宽度的值的标准偏差表示。
作为沟槽TR1、沟槽TR2的各自的上述偏差的基准范围，可以是在沟槽TR1、沟槽TR2的各自使用单一的范围的情况或者在沟槽TR1沟槽TR2的各自使用多个范围的情况的任一情况。多个基准范围例如能够在反复执行如图1所示的方法MT的情况下使用。这时，在每次执行方法MT时，能够使用不同的基准范围。关于反复执行方法MT的情况，在后文说明。
在步骤ST2中，判断为晶片W的面内的沟槽TR1的沟槽宽度在晶片W的表面中的偏差、和晶片W的面内的沟槽TR2的沟槽宽度在晶片W的表面中的偏差不在各自的基准范围内时(步骤ST2：否)，移动到步骤ST3，当判断为晶片W的面内的沟槽TR1的沟槽宽度的偏差、和晶片W的面内的沟槽TR2的沟槽宽度的偏差在各自的基准范围内时(步骤ST2：是)，移动到步骤ST4。
在接着“步骤ST2：否”的步骤ST3中，执行调节晶片W的表面中的沟槽宽度的偏差的处理。在步骤ST3中，当在步骤ST1中所测定的晶片W的表面中的沟槽宽度的偏差不在预先所设定的基准范围内时(步骤ST2：否)，通过调节沟槽宽度来调节该偏差。在步骤ST3中，晶片W的表面中的沟槽宽度的偏差的调节，通过以减少该偏差的方式在晶片W的表面(特别是在各沟槽内)形成膜(后述的图9等中所示的膜LA)来实现。关于步骤ST3的详细内容参照后述的图6来详述。在步骤ST3的执行后，再次返回到步骤ST1，反复进行步骤ST1以后的处理。
在接着“步骤ST2：是”的步骤ST4中，在晶片W的表面中的沟槽宽度的偏差降低之后，判断该沟槽宽度是否比关于沟槽TR1、沟槽TR2的各自所预先设定的基准宽度窄。当沟槽TR1、沟槽TR2的至少一者中沟槽宽度比基准宽度窄时(步骤ST4：是)，移动到步骤ST5，当沟槽TR1、沟槽TR2的任一者中沟槽宽度为基准宽度以上时(步骤ST4：否)，结束方法MT的处理。
在接着“步骤ST4：是”的步骤ST5中，当在步骤ST1所测定的晶片W的表面中的偏差在基准范围内、并且在步骤ST1中所测定的沟槽宽度在沟槽TR1、沟槽TR2的至少一者中比预先所设定的基准宽度窄时，进行扩展沟槽宽度的蚀刻处理。更具体而言，在步骤ST5中，对在步骤ST3中在晶片W的表面所形成的膜进行各向同性的蚀刻以使沟槽宽度均匀地扩展。通过步骤ST5的蚀刻，被蚀刻的蚀刻量(在步骤ST3在晶片W的表面所形成的膜的、在步骤ST5中被蚀刻的部分的厚度)在全部的沟槽中是均匀的(大致相同)。关于步骤ST5的详细内容，在后文参照图10进行详述。在步骤ST5的执行后，再次返回到步骤ST1，反复进行步骤ST1以后的处理。
接着，参照图6说明步骤ST3。图6是表示图1所示的方法MT中所包含的步骤、即调节沟槽宽度的偏差的步骤ST3的一例的流程图。步骤ST3包括步骤ST3a、步骤ST3b、步骤ST3c(第4步骤)、流程SQ1(第1流程)、步骤ST3h、步骤ST3i。在步骤ST3c中按多个区域ER的每一个区域调节晶片W的表面温度，在接着步骤ST3c的流程SQ1和步骤ST3h的膜形成处理(第5步骤)中，在温度调节之后的晶片W的表面使用ALD(Atomic Layer Deposition：原子层沉积)法进行在晶片W的沟槽的内面形成膜LA的膜形成处理。流程SQ1包括步骤ST3d(第6步骤)、步骤ST3e(第7步骤)、步骤ST3f(第8步骤)、步骤ST3g(第9步骤)。
更具体而言，在接着“步骤ST2：否”(图1)的步骤ST3a中，晶片W通过运送机械臂Rb1和运送机械臂Rb2被从光学观察装置OC移动到等离子体处理装置10，晶片W被送入到等离子体处理装置10的处理容器192内。在接着步骤ST3a的步骤ST3b中，被送入到等离子体处理装置10的处理容器192中的晶片W，在静电吸盘ESC上进行对位并被载置在该静电吸盘ESC上。
在步骤ST3c之后执行的流程SQ1和步骤ST3h的膜形成处理中，形成的膜的膜厚相应于晶片W的表面的温度而增减，因此在接着步骤ST3b的步骤ST3c中，按晶片W的表面的多个区域ER的每一个区域使用温度调节部HT来调节晶片W的表面的温度。图7是示意性地表示在图6所示的步骤中形成的膜的膜厚与晶片W的表面温度的关系的图。图7中表示的线GRa表示在图6所示的步骤中形成的膜的膜厚与形成该膜的晶片W的表面温度的对应关系，对应于阿伦尼乌斯(Arrhenius)式(Arrhenius plot：阿伦尼乌斯曲线图)。图7的横轴表示通过步骤ST3形成膜的晶片W的表面温度。图7的纵轴表示通过步骤ST3形成的膜的膜厚。特别是，图7的纵轴表示的膜厚，是以在步骤ST3使用的ALD法中的到达自限性(self-limited)区域的时间以上的时间形成的膜的膜厚。如图7所示，当晶片W的表面温度为值T1时，晶片W的在该表面形成的膜的膜厚成为值W1，当晶片W的该表面的温度为值T2(T2>T1)时，在晶片W的该表面形成的膜的膜厚成为值W2(W2>W1)。像这样，使用ALD法的情况下，使表面温度越高，能够使在该表面形成的膜的膜厚越厚。因此，在步骤ST3c中在调节晶片W的表面温度之后如果进行流程SQ1和步骤ST3h的膜形成处理，利用由该膜形成处理形成的膜，能够在沟槽TR1、沟槽TR2的各自中，降低晶片W的表面中的沟槽宽度的偏差(提高面内均匀性)。换言之，在步骤ST3c中的晶片W的表面温度的调节，是为了在沟槽TR1、沟槽TR2的各自中，利用由步骤ST3c之后进行的流程SQ1和步骤ST3h的膜形成处理形成的膜，降低晶片W的表面中的沟槽宽度的偏差而进行的。
在步骤ST3c中，控制部Cnt使用预先取得的对应数据DT，按多个区域ER的每一个区域调节晶片W的表面温度，使得在各个沟槽TR1、沟槽TR2中晶片W的表面中的沟槽宽度的偏差由于该膜的形成而降低，其中对应数据DT表示在流程SQ1和步骤ST3h的膜形成处理中的晶片W的表面温度与堆积在沟槽内表面的膜(通过流程SQ1和步骤ST3h的膜形成处理形成的膜且包含在膜LA中的膜)膜厚的对应关系。对应数据DT是通过按晶片W的表面的每一温度基于与流程SQ1和步骤ST3h的膜形成处理相同的条件(除了晶片W的表面温度的条件)在掩模MK的表面MK1和掩模MK所设置的沟槽的内表面堆积膜(图9等所示的膜LA)而预先得到的数据，以可自由读取的方式保存在控制部Cnt的存储部中。即，在步骤ST3c中，控制部Cnt利用温度调节部HT和对应数据DT按多个区域ER的每一个调节晶片W的表面温度，使得被送入到处理容器192中的晶片W的表面的多个区域ER的每一个的温度，成为与在步骤ST2中按多个区域ER的每一个所计算出的差值的厚度对应的温度。对于通过步骤ST3c进行了温度调节的晶片W的表面(包括表面MK1和晶片W的沟槽的内表面)进行流程SQ1和步骤ST3h的膜形成处理，由此在各个沟槽TR1、沟槽TR2中，能够降低在晶片W的表面的沟槽宽度的偏差。
如以上所说明，接着步骤ST3c的流程SQ1和步骤ST3h的一连串的步骤，是在被送入到处理容器192中的晶片W的表面(掩模MK的表面MK1和晶片W的沟槽的内表面)形成膜(膜LA)的膜形成步骤。流程SQ1和步骤ST3h的膜形成处理，是利用与ALD法同样的方法在晶片W的表面上形成硅氧化膜(膜LA)，使得在各个沟槽TR1、沟槽TR2中、按多个区域ER的每一个在晶片W的表面中的沟槽宽度的偏差降低的步骤。在执行流程SQ1的步骤ST3d时，在步骤ST3c中维持按多个区域ER的每一个所调节的晶片W的表面温度。因此，通过膜形成处理形成的膜(膜LA)按多个区域ER的每一个(更具体而言，例如，晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部的每一个)能够成为不同的膜厚，在各个沟槽TR1、沟槽TR2中，能够降低在晶片W的表面中的沟槽宽度的偏差。
说明膜形成处理(流程SQ1和步骤ST3h)的详细内容。在步骤ST3d中，向处理容器192内供给第一气体G1。具体而言，在步骤ST3d中，如图8的(a)部分所示，向处理容器192中导入含有硅的第一气体G1。
第一气体G1包含含有机基团的氨基硅烷类气体。第一气体G1作为氨基硅烷类气体，能够使用氨基的数量比较少的分子构造气体，在一个实施方式中，例如能够使用单氨基硅烷(H3-Si-R(R是有机基团，是可以被置换的氨基))。另外，作为第一气体G1能够使用的上述的氨基硅烷类气体，能够包含可具有1～3个硅原子的氨基硅烷，或者，能够包含具有1～3个氨基的氨基硅烷。具有1～3个硅原子的氨基硅烷，可以是具有1～3个氨基的甲硅烷(单氨基硅烷)、具有1～3个氨基的乙硅烷、或者具有1～3个氨基的丙硅烷。并且，上述的氨基硅烷可以具有可被置换的氨基。并且，上述的氨基可以被甲基、乙基、丙基和丁基的任一者置换。并且，上述的甲基、乙基、丙基和丁基可以被卤素置换。从选自气体供给源122的多个气体源中的气体源将含有机基团的氨基硅烷类气体的第一气体G1供给到处理容器192中。在步骤ST3d中的处理时间，是ALD法达到自限性区域的时间以上的时间。
第一气体G1的分子，如图8的(b)部分所示，作为反应前体(层Ly1)附着在晶片W的表面(掩模MK的表面MK1和晶片W的沟槽的内表面)。在步骤ST3d中，不生成第一气体G1的等离子体。第一气体G1的分子，通过基于化学键的化学吸附而附着在晶片W的表面，不能采用等离子体。此外，作为第一气体G1，在步骤ST3c中按多个区域ER的每一个所被调节的温度下，通过化学键能够附着在晶片W的表面并且是含有硅的气体就可以使用。
另一方面，例如对于第一气体G1选择单氨基硅烷时，作为选择单氨基硅烷的理由，还因为单氨基硅烷具有比较高的电负性并且具备具有极性的分子构造而能够比较容易进行化学吸附。通过第一气体G1的分子附着在晶片W的表面而形成的反应前体的层Ly1，由于该附着是化学吸附而成为接近单分子层(单层)的状态。单氨基硅烷的氨基(R)越小，吸附在晶片W的表面的分子的分子构造变得越小，因此能够减少分子的大小导致的立体障碍，由此，第一气体G1的分子在晶片W的表面按多个区域ER的每一个根据该区域ER的温度而能够均匀地吸附，层Ly1在晶片W的表面按多个区域ER的每一个根据该区域ER的温度能够以均匀的膜形成。
如以上所述，因为第一气体G1包含含有机基团的氨基硅烷类气体，通过步骤ST3d，沿着晶片W的表面的原子层形成硅的反应前体(层Ly1)。
接着步骤ST3d的步骤ST3e，对处理容器192内的处理空间Sp进行吹扫。具体而言，在步骤ST3d中被供给的第一气体G1被排气。在步骤ST3e中，将作为吹扫气体的氮气或者稀有气体(在一个实施方式中例如是Ar等)这样的不活泼气体供给到处理容器192中。即，步骤ST3e的吹扫，可以是使不活泼气体在处理容器192中流通的气体吹扫或者基于抽真空的吹扫的任一者。在步骤ST3e中，也能够除去晶片W的表面上过剩地附着的分子。通过以上步骤，反应前体的层Ly1，成为根据晶片W的表面的区域ER的温度而形成的极薄的分子层。
接着步骤ST3e的步骤ST3f中，如图8的(b)部分所示，在处理容器192的处理空间Sp中生成第二气体的等离子体P1。第二气体包含含氧原子的气体，在一个实施方式中，例如能够包含氧气。从选自气体供给源122的多个气体源中的气体源将包含含氧原子的气体的第二气体供给到处理容器192中。并且，从高频电源150A和高频电源150B供给高频电力。通过使排气装置50工作将处理容器192内的处理空间Sp的压力设定为预先所设定的压力。如此一来，在处理空间Sp中生成第二气体的等离子体P1。
如图8的(b)部分所示，当生成第二气体的等离子体P1时，生成氧的活性种，在一个实施方式中例如是氧自由基，在图8的(c)部分所示，由氧化硅膜形成的层Ly2(在图9等的膜LA中所包含的层)作为极薄的分子层形成。
如上所述，因为第二气体包含氧原子，在步骤ST3f中，该氧原子与设置在晶片W的表面的硅的反应前体(层Ly1)结合，由此，在晶片W的表面，硅酸化膜的层Ly2(在图9等的膜LA中所包含的层)按多个区域ER的每一个根据区域ER的温度而能够形成不同的膜厚。因此，在流程SQ1中，通过与ALD法同样的方法，能够将硅酸化膜的层Ly2(在图9等的膜LA中所包含的层)以对应于多个区域ER的各个区域的温度的膜厚形成在晶片W的表面。
在接着步骤ST3f的步骤ST3g中，对处理容器192内的处理空间Sp进行吹扫。具体而言，在步骤ST3f中被供给的第二气体被排气。在步骤ST3g中，作为吹扫气体能够将氮气或者稀有气体(在一个实施方式中例如Ar等)这样的不活泼气体供给到处理容器192中。即，步骤ST3g的吹扫，可以是使不活泼气体在处理容器192中流通的气体吹扫或者基于抽真空的吹扫的任一者。
在接着流程SQ1的步骤ST3h中，判断流程SQ1反复的次数是否达到了预先设定的次数，当判断为还未达到该次数时(步骤ST3h：否)，再次执行流程SQ1，当判断为已达到了该次数时(步骤ST3h：是)，移动到步骤ST3i。即，在步骤ST3h中，直至流程SQ1的反复的次数达到预先所设定的次数为止，反复进行流程SQ1的执行，对晶片W的表面，按多个区域ER的每一个形成与多个区域ER的各自的温度对应的膜厚的膜。通过步骤ST3h被控制的流程SQ1的反复次数被设定为，以使得设置在晶片W的表面的多个沟槽中沟槽宽度最小的沟槽具有不由通过流程SQ1等的膜形成处理而形成的膜封闭(至少沟槽的开口部封闭)的、比预先所设定的基准宽度大的沟槽宽度。
如图9所示，通过流程SQ1和步骤ST3h的膜形成处理，对晶片W的表面(掩模MK的表面MK1和晶片W的沟槽内表面)形成膜LA。在形成膜LA之后，沟槽TR1具有沟槽宽度WW2a，沟槽TR2具有沟槽宽度WW2b。在沟槽TR1中，膜LA形成后的沟槽宽度WW2a的值比形成膜LA前的沟槽宽度WW1a的值小，在沟槽TR2中，形成膜LA后的沟槽宽度WW2b的值比形成膜LA前的沟槽宽度WW1b的值小。图9所示的沟槽TR1、沟槽TR2，分别与图2所示的沟槽TR1、沟槽TR2对应，并且，位于相同区域ER(更具体而言，例如，晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部的任意者)。沟槽TR1中的膜LA的膜厚WF1a的值与沟槽TR2中的膜LA的膜厚WF1b的值，不依赖于沟槽宽度的大小，是大致相同的。
在接着“步骤ST3h：是”的步骤ST3i中，晶片W被运送机械臂Rb1和运送机械臂Rb2从等离子体处理装置10向光学观察装置OC送出，晶片W被送入到光学观察装置OC中。在步骤ST3i之后，步骤ST3结束，返回到步骤ST1再次执行步骤ST1以后的处理。
接着，参照图10说明步骤ST5。图10是表示图1所示的方法MT中所包含的步骤、即调节沟槽宽度的步骤ST5的一例的流程图。步骤ST5包括：步骤ST5a、步骤ST5b、流程SQ2(第2流程)、步骤ST5g、步骤ST5h。流程SQ2包括：步骤ST5c(第10步骤)、步骤ST5d(第11步骤)、步骤ST5e(第12步骤)、步骤ST5f(第13步骤)。流程SQ2和步骤ST5g通过与ALE(Atomic LayerEtching：原子层蚀刻)法同样地方法进行利用了氮气导致的表面改性的蚀刻，来进行调节以使得扩展沟槽宽度的蚀刻处理。
更具体而言，在接着“步骤ST4：是”(图1)的步骤ST5a中，晶片W通过运送机械臂Rb1和运送机械臂Rb2被从光学观察装置OC移动到等离子体处理装置10中，晶片W被送入到等离子体处理装置10的处理容器192中。在接着步骤ST5a的步骤ST5b中，被送入到等离子体处理装置10的处理容器192中的晶片W，在静电吸盘ESC上进行对位并被载置在该静电吸盘ESC上。此外，步骤ST5也可以利用与在步骤ST3的执行所使用的等离子体处理装置10不同的等离子体处理装置来执行。
接着步骤ST5b的流程SQ2，通过与ALE法同样的方法，将在步骤ST3中形成在晶片W的表面的膜LA，在晶片W的整个表面的全部的沟槽中各向同性地均匀地进行蚀刻。通过流程SQ2的蚀刻被蚀刻的蚀刻量(膜LA之中在流程SQ2中被蚀刻的部分的厚度)，在晶片W的整个表面在全部的沟槽中成为均匀的(大致相同的)。流程SQ2和步骤ST5g的一连串的步骤，是将在步骤ST3中在晶片W的表面所形成的膜LA，在晶片W的整个表面的全部的沟槽中各向同性地均匀地蚀刻，直至将全部的沟槽的沟槽宽度扩展为预先所设定的基准宽度位置的蚀刻处理。
在步骤ST5c中，在收容有晶片W的等离子体处理装置10的处理容器192内生成第三气体的等离子体，将含有该第三气体的等离子体中所包含的离子的混合层MX在膜LA的表面(特别是在晶片W的沟槽的内表面所形成的膜LA的表面)的原子层上各向同性地均匀地形成。通过步骤ST5c，能够对膜LA的表面的原子层各向同性地均匀地形成包含第三气体的等离子体所包含的离子的混合层MX。在步骤ST5c中，在晶片W被载置在静电吸盘ESC上的状态下，向处理容器192内供给第三气体，生成该第三气体的等离子体。第三气体包含氮，在一个实施方式中例如可以包含N2气体。具体而言，从选自气体供给源122的多个气体源中的气体源向处理容器192内供给包含N2气体的第三气体。并且，从高频电源150A和高频电源150B供给高频电力，从高频电源64供给高频偏置电压，使排气装置50工作，由此将处理容器192内的处理空间Sp的压力设定为预先所设定的值(设定值)。
在步骤ST5c中的处理空间Sp的压力的设定值比较高、为200[mTorr]以上，在一个实施方式中例如能够为400[mTorr]。当处理空间Sp的压力像这样比较高时，第三气体的等离子体中所包含的氮原子的例子(以下，称为氮离子)各向同性地与膜LA的表面接触，膜LA的表面被氮离子各向同性地均匀地改性，由此，如图11所示，在晶片W的整个表面与膜LA的表面同样地形成均匀的(大致相同)厚度的混合层MX。在图11所示的沟槽TR1、沟槽TR2，分别与如图9所示的沟槽TR1、沟槽TR2对应，并且，位于相同的区域ER(更具体而言，例如，晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部的任意者)。
图12是表示图10所示的流程SQ2中的蚀刻的各向同性和各向异性由于压力而被影响的图。图12的左侧的纵轴表示蚀刻量[nm](膜LA中通过步骤ST5c被表面改性了的部位的厚度，对应于通过包括步骤ST5c的流程SQ2进行的蚀刻能够被除去的部分的厚度)，图12的右侧的纵轴表示纵横比(沟槽的底面侧(纵)的蚀刻量除以沟槽的侧面侧(横)的蚀刻量所得的值)。图12的线GRb1表示沟槽的底面侧(纵)的蚀刻量的变化，图12的线GRb2表示沟槽的侧面侧(横)的蚀刻量的变化，图12的线GRb3表示沟槽的底面侧(纵)的蚀刻量除以沟槽的侧面侧(横)的蚀刻量所得的值(纵横比)的变化。图12的区域GDa表示的结果是，设处理空间Sp的压力为400[mTorr]、高频电力的值为600[W]、高频偏置电力的值为50[W]、处理时间为30[s]，将步骤ST5c执行30次而得到的结果。图12的区域GDb表示的结果是，设处理空间Sp的压力为20[mTorr]、高频电力的值为0[W]、高频偏置电力的值为50[W]、处理时间为10[s]，将步骤ST5c执行20次所得到的结果。如图12所示，当处理空间Sp的压力是400[mTorr]程度的较高的压力时(区域GDa表示的结果)，在基于使用了ALE法的表面改性的流程SQ2中，能够实现各向同性的蚀刻。
参照图13更加详细地确认图12所示的结果。图13是表示图10所示的流程SQ2中的蚀刻的各向同性与压力的关系的图。图13的纵轴表示蚀刻量[nm](膜LA中通过步骤ST5c被表面改性了的部位的厚度，对应于通过包括步骤ST5c的流程SQ2进行的蚀刻能够被除去的部分的厚度)，图13的横轴表示处理空间Sp的压力[mTorr]。图13的线GRc1表示沟槽的底面侧(纵)的蚀刻量的变化，图13的线GRc2表示沟槽的侧面侧(横)的蚀刻量的变化，图13的线GRc3表示沟槽的底面侧(纵)的蚀刻量除以沟槽的侧面侧(横)的蚀刻量所得的值(纵横比)的变化。如图13所示，当处理空间Sp的压力为200[mTorr]以上的比较高的压力(在一个实施方式中例如是400[mTorr]程度)时，在基于使用了ALE法的表面改性的流程SQ2中，能够实现充分的各向同性的蚀刻。
在步骤ST5c中，如以上所述，在处理容器192内生成第三气体的等离子体，第三气体的等离子体中所包含的氮离子，由于高频偏置电力而向垂直方向(从处理容器192的顶棚侧(具体而言例如板状电介质体194一侧)向载置在静电吸盘ESC上的晶片W的表面去的方向)引入，从而与膜LA的表面接触，膜LA的表面被各向同性地改性。像这样在步骤ST5c中，膜LA的表面在晶片W的整个表面成为均匀的厚度的(大致相同的厚度)混合层MX。第三气体包含氮，膜LA包含硅的氧化物(在一个实施方式中例如是SiO2)，因此混合层MX的组成，在一个实施方式中可以是例如SiN/SiO2(SiON)。
步骤ST5c中的处理时间是ALE法达到自限性区域的时间以上的时间。图14是表示在图10所示的流程SQ2(特别是步骤ST5c)中的表面改性的自限性的图。图14的横轴表示表面改性(更具体而言，在步骤ST5c进行的处理)的处理时间[s]，图14的纵轴表示蚀刻量[nm](膜LA中通过步骤ST5c被表面改性了的部位的厚度)。图14所示的结果是，设处理空间Sp的压力为400[mTorr]、高频电力的值为600[W]、高频偏置电力的值为50[W]，通过执行步骤ST5c所得到的结果。如图14所示，通过步骤ST5c进行的表面改性伴随自限性。即，耗费达到ALE法的自限性区域的时间以上的时间进行表面改性的话，不依赖于晶片W的表面的部位(更具体而言，例如，晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部)，而且不依赖于沟槽宽度的大小，能够各向同性地均匀地进行表面改性，能够在晶片W的表面(掩模MK的表面MK1和晶片W的沟槽(包括沟槽TR1、沟槽TR2)的内表面)中同样地形成各向同性的均匀的混合层MX。
图15包括(a)部分、(b)部分和(c)部分，是表示图10所示的步骤中的蚀刻的原理的图。在图15中，空白的圆(白色圆圈)表示构成膜LA的原子(在一个实施方式中例如构成SiO2的原子)，涂黑心的圆(黑色圆圈)表示第三气体的等离子体中所包含的氮离子，用圆包围的“×”表示后述的第四气体的等离子体中所包含的自由基。如图15的(a)部分所示，通过步骤ST5c，第三气体的等离子体中所包含的氮离子(涂黑心的圆(黑色圆圈))被各向同性地供给到膜LA的表面的原子层。如此一来，通过步骤ST5c，包含构成膜LA的原子与第三气体的氮原子的混合层MX形成在膜LA的表面的原子层(参照图15的(a)部分和图11)。
如以上所述，因为第三气体包含氮，所以在步骤ST5c中，向膜LA的表面的原子层(硅的氧化物的原子层)供给氮原子，能够在膜LA的表面的原子层形成含有硅的窒化物的混合层MX(在一个实施方式中例如是SiN/SiO2)。
在接着步骤ST5c的步骤ST5d中，对处理容器192内的处理空间Sp进行吹扫。具体而言，在步骤ST5c中将所供给的第三气体排气。在步骤ST5d中，作为吹扫气体可以将稀有气体(在一个实施方式中例如是Ar气体等)这样的不活泼气体供给到处理容器192。即，步骤ST5d的吹扫，可以是使不活泼气体在处理容器192内流通的气体吹扫或者基于抽真空的吹扫的任一者。
在接着步骤ST5d的步骤ST5e中，在处理容器192中生成第四气体的等离子体，通过利用该等离子体中所包含的自由基的化学蚀刻，除去全部混合层MX。由此，在晶片W的整个表面(特别是在设置于全部的沟槽的内表面的膜LA中)，膜LA能够被各向同性地均匀地蚀刻。在步骤ST5e中，步骤ST5c中的形成了混合层MX之后的晶片W被载置在静电吸盘ESC上的状态下，对处理容器192中供给第四气体，生成第四气体的等离子体。在步骤ST5e中生成的第四气体的等离子体，含有除去混合层MX的自由基，该混合层MX包含硅的窒化物。第四气体包含氟，在一个实施方式中例如可以是包含NF3气体和O2气体的混合气体。此外，第四气体也可以是包含NF3气体、O2气体、H2气体、和Ar气体的混合气体，也可以是包含CH3F气体、O2气体、和Ar气体的混合气体等。具体而言，从气体供给源122的多个气体源中选择的气体源向处理容器192中供给上述的第四气体，从高频电源150A和高频电源150B供给高频电力，使排气装置50工作，由此处理容器192中的处理空间Sp的压力被设定为预先所设定的值。如此一来，能够在处理容器192中生成第四气体的等离子体。
如图15的(b)部分所示，在步骤ST5e中所生成的第四气体的等离子体中的自由基(在图15的(b)部分中用圆包围的“×”)，与膜LA的表面的混合层MX接触，向在膜LA的表面所形成的混合层MX供给第四气体的原子的自由基，混合层MX通过化学蚀刻而被从膜LA除去。
图15的(c)部分和图16所示，在步骤ST5c中形成在膜LA的表面的混合层MX整体，通过第四气体的等离子体中所包含的自由基，能够被从膜LA的表面除去。除去了混合层MX后的沟槽TR1的沟槽宽度WW3a(图16)的值比形成混合层MX前的沟槽TR1的沟槽宽度WW2a(图9)的值大，除去了混合层MX后的沟槽TR2的沟槽宽度WW3b(图16)的值比形成混合层MX前的沟槽TR2的沟槽宽度WW2b(图9)的值大。沟槽TR1的除去了混合层MX后的膜LA的膜厚WF2a(图16)的值比沟槽TR1的形成混合层MX前的膜LA的膜厚WF1a(图9)的值小，沟槽TR2的除去了混合层MX后的膜LA的膜厚WF2b(图16)的值比沟槽TR2的形成混合层MX前的膜LA的膜厚WF1b(图9)的值小。另外，因为混合层MX的厚度在设置于晶片W的表面的全部沟槽中大致均匀(大致相同)，因此沟槽TR1的沟槽宽度WW3a(图16)的值减去沟槽宽度WW2a(图9)的值所得的值，与沟槽TR2的沟槽宽度WW3b(图16)的值减去沟槽宽度WW2b(图9)的值所得的值大致相同，并且与混合层MX的厚度的2倍的值大致相同。像这样，由于混合层MX的除去，沟槽TR1、沟槽TR2在方向DR上被扩展，并且沟槽宽度在晶片W的表面中不依赖于晶片W的表面的部位(更具体而言，例如，晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部)，而且，不依赖于沟槽宽度的大小，而是各向同性地均匀地变大。此外，图16所示的沟槽TR1、沟槽TR2分别对应于图9所示的沟槽TR1、沟槽TR2，并且，位于相同的区域ER(更具体而言，例如，晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部的任一者)。
在接着步骤ST5e的步骤ST5f中，对处理容器192内的处理空间Sp进行吹扫。具体而言，在步骤ST5e中所供给的第四气体被排气。在步骤ST5f中，作为吹扫气体可以将稀有气体(在一个实施方式中例如Ar气体等)这样的不活泼气体供给到处理容器192中。即，步骤ST5f的吹扫，可以是使不活泼气体在处理容器192内流通的气体吹扫或者基于抽真空的吹扫的任一者。
在接着流程SQ2的步骤ST5g中，判断流程SQ2的执行是否结束。具体而言，在步骤ST5g中，判断流程SQ2的执行次数是否已达到预先设定的次数。流程SQ2的执行次数的决定是决定对膜LA的蚀刻量。可以反复执行流程SQ2来蚀刻膜LA，直至对膜LA的蚀刻量达到预先所设定的值。伴随着流程SQ2的执行次数的增加，对膜LA的蚀刻量也增加(大致线性地增加)。因此，能够以通过1次(单位循环)的流程SQ2的执行被蚀刻的膜LA的厚度(在一次的步骤ST5c中形成的混合层MX的厚度)与流程SQ2的执行次数之乘积为预先所设定的值的方式，决定流程SQ2的执行次数。
参照图17，说明在流程SQ2的执行中产生的对膜LA的蚀刻量的变化与形成在膜LA的混合层MX的厚度的变化。图17的线GL1表示在流程SQ2的执行中产生的对膜LA的蚀刻量(任意单位)的变化，图17的线GL2表示在流程SQ2的执行中产生的混合层MX的厚度(任意单位)的变化。图17的横轴表示流程SQ2的执行中的时间，而步骤ST5d的执行时间和步骤ST5f的执行时间为了图示简化而省略。如图17所示，在1次(单位循环)的流程SQ2的执行中，如线GL2所示，步骤ST5c的执行进行至混合层MX的厚度成为预先设定的值TW为止。在步骤ST5c中形成的混合层MX的厚度的值TW，由通过高频电源64施加的偏置电力的值、第三气体的等离子体中所包含的氮离子相对膜LA的每单位时间的剂量(dose)、和步骤ST5c的执行时间来决定。
如图17所示，在1次(单位循环)的流程SQ2的执行中，如线GL1和线GL2所示，步骤ST5e的执行进行至在步骤ST5c所形成的混合层MX被全部除去为止。步骤ST5e的执行中，直至达到定时TI，混合层MX通过化学蚀刻被全部除去。定时TI能够通过在步骤ST5e中进行的化学蚀刻的蚀刻速率来决定。定时TI在步骤ST5e的执行中产生。在从定时TI至步骤ST5e的结束为止的期间，在除去混合层MX后的硅氧化物的膜LA，没有被第四气体的等离子体蚀刻。即，在使用第四气体的等离子体中所包含自由基时，对构成膜LA的硅氧化物(在一个实施方式中例如是SiO2)的蚀刻的蚀刻速率，相比于对混合层MX中所包含的硅氮化物(在一个实施方式中例如是SiN)的蚀刻的蚀刻速率是非常小的。
在步骤ST5g中，当判断为流程SQ2的执行次数没有达到预先设定的次数时(步骤ST5g：否)，再次反复流程SQ2的执行。另一方面，在步骤ST5g中当判断为流程SQ2的执行次数已达到预先设定的次数时(步骤ST5g：是)，移动到步骤ST5h。在步骤ST5h中，晶片W通过运送机械臂Rb1和运送机械臂Rb2从等离子体处理装置10向光学观察装置OC送出，晶片W被送入到光学观察装置OC中。在步骤ST5h之后，步骤ST5结束，返回到步骤ST1，再次执行步骤ST1以后的处理。
如上所述，流程SQ2和步骤ST5g的一连串的各向同性的蚀刻处理，通过与ALE法同样的方法，能够按每一原子层除去膜LA的表面。因此，流程SQ2和步骤ST5g的一连串的蚀刻处理，将流程SQ2反复执行来按每一原子层除去膜LA的表面，由此不依赖于晶片W的表面的部位(更具体而言，例如，晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部)，而且不依赖于沟槽宽度的大小，精密地蚀刻膜LA。即，通过流程SQ2被反复执行预先所设定的次数，膜LA能够不依赖于晶片W的表面的部位(更具体而言，例如，晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部)而且不依赖于沟槽宽度的大小，在晶片W的整个表面中各向同性地以均匀的厚度(以大致相同的厚度)被高度精密地蚀刻。
接着，通过考察伴随方法MT的执行的沟槽宽度的变化，来说明一个实施方式的方法MT的效果。图18是表示利用图1所示的方法所起到的效果柱状图。图18示意性地表示在沟槽TR1、沟槽TR2的各自中，方法MT的执行前的沟槽宽度、“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽宽度、“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展到基准宽度以上之后)的沟槽宽度。图18的柱状图中示出的全部长方形(长方形GC1等)表示沟槽TR1的沟槽宽度，另外，图18的柱状图示出的全部长方形(长方形GC1等)表示沟槽TR2的沟槽宽度。
在长方形GC1表示沟槽TR1、沟槽TR2的各自中，执行方法MT前的沟槽宽度(沟槽宽度WW1a或者沟槽宽度WW1b)且为晶片W的表面中该表面的中心部的沟槽宽度(沟槽宽度WW1a或沟槽宽度WW1b)的值(TC)。长方形GM1表示沟槽TR1、沟槽TR2的各自中，执行方法MT前的沟槽宽度(沟槽宽度WW1a或者沟槽宽度WW1b)且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度(沟槽宽度WW1a或者沟槽宽度WW1b)的值(TM)。长方形GE1表示沟槽TR1、沟槽TR2的各自中，执行方法MT前的沟槽宽度(沟槽宽度WW1a或者沟槽宽度WW1b)且为晶片W的表面中该表面的端部的沟槽宽度(沟槽宽度WW1a或者沟槽宽度WW1b)的值(TE)。
如图18所示，在沟槽TR1、沟槽TR2的各自中，关于执行方法MT前的沟槽宽度(沟槽宽度WW1a或者沟槽宽度WW1b)，在晶片W的表面中(遍及晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部)存在偏差，而在“步骤ST2：是”之后，沟槽宽度(沟槽宽度WW2a或者沟槽宽度WW2b)的偏差能够收敛在基准范围内。
长方形GC2表示在沟槽TR1、沟槽TR2的各自中，在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽宽度(沟槽宽度WW2a或者沟槽宽度WW2b)且为晶片W的表面中该表面的中心部的沟槽宽度(沟槽宽度WW2a或者沟槽宽度WW2b)的值(TH1)。长方形GM2表示在沟槽TR1、沟槽TR2的各自中，在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽宽度(沟槽宽度WW2a或者沟槽宽度WW2b)且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度(沟槽宽度WW2a或者沟槽宽度WW2b)的值(TH1)。长方形GE2表示在沟槽TR1、沟槽TR2的各自中，在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽宽度(沟槽宽度WW2a或者沟槽宽度WW2b)且为晶片W的表面中该表面的端部的沟槽宽度(沟槽宽度WW2a或者沟槽宽度WW1b)的值(TH1)。
如图18所示，在沟槽TR1、沟槽TR2的各自中，在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽宽度(沟槽宽度WW2a或者沟槽宽度WW2b)统一为均匀的沟槽宽度(TH1)，但比基准宽度(TH2)狭窄。因此，在“步骤ST4：否”之后沟槽宽度(沟槽宽度的最小值)被扩展到基准宽度(TH2)以上。
长方形GC3表示在沟槽TR1、沟槽TR2的各自中，在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展到基准宽度以上之后)的沟槽宽度(沟槽宽度WW3a或者沟槽宽度WW3b)且为晶片W的表面中该表面的中心部沟槽宽度(沟槽宽度WW3a或者沟槽宽度WW3b)的值(TH2)。长方形GM3表示在沟槽TR1、沟槽TR2的各自中，在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展到基准宽度以上之后)的沟槽宽度(沟槽宽度WW3a或者沟槽宽度WW3b)且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度(沟槽宽度WW3a或者沟槽宽度WW3b)的值(TH2)。长方形GE3表示在沟槽TR1、沟槽TR2的各自中，在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展到基准宽度以上之后)的沟槽宽度(沟槽宽度WW3a或者沟槽宽度WW3b)且为晶片W的表面中该表面的端部的沟槽宽度(沟槽宽度WW3a或者沟槽宽度WW3b)的值(TH2)。
如图18所示，在沟槽TR1、沟槽TR2的各自中，在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)，通过反复执行步骤ST5，能够使沟槽宽度(沟槽宽度的最小值)成为基准宽度(TH2)。因此，在沟槽TR1、沟槽TR2的各自中，在执行方法MT之前在晶片W的表面中存在偏差的沟槽宽度(沟槽宽度WW1a或者沟槽宽度WW1b)，通过方法MT的执行，不依赖于晶片W的表面的部位(遍及晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部)，晶片W的表面中的偏差能够被充分消除，并且能够精密地统一为基准宽度(TH2)。
参照图19进行更加详细地说明。图19包括(a)部分和(b)部分，是表示利用图1所示的方法起到的效果的一例的柱状图。在图19的(a)部分中示意性地表示出：执行方法MT之前的沟槽TR1和沟槽TR2各自的沟槽宽度(沟槽宽度WW1a和沟槽宽度WW1b)、在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽TR1和沟槽TR2各自的沟槽宽度(沟槽宽度WW2a和沟槽宽度WW2b)、在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展为基准宽度以上后)的沟槽TR1和沟槽TR2的各自的沟槽宽度(沟槽宽度WW3a和沟槽宽度WW3b)。
长方形GCa1表示在执行方法MT前的沟槽TR1的沟槽宽度WW1a、且为晶片W的表面中该表面的中心部的沟槽宽度WW1a的值(WW1aC)。长方形GCb1表示在执行方法MT前的沟槽TR2的沟槽宽度WW1b、且为晶片W的表面中该表面的中心部的沟槽宽度WW1b的值(WW1bC)。满足WW1bC>WW1aC和WW1bC-WW1aC＝Δ1的关系。
长方形GMa1表示在执行方法MT前的沟槽TR1的沟槽宽度WW1a、且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度WW1a的值(WW1aM)。长方形GMb1表示在执行方法MT前的沟槽TR2的沟槽宽度WW1b、且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度WW1b的值(WW1bM)。满足WW1bM>WW1aM和WW1bM-WW1aM＝Δ1的关系。
长方形GEa1表示在执行方法MT前的沟槽TR1的沟槽宽度WW1a、且为晶片W的表面中该表面的端部的沟槽宽度WW1a的值(WW1aE)。长方形GEb1表示在执行方法MT前的沟槽TR2的沟槽宽度WW1b、且为晶片W的表面中该表面的端部的沟槽宽度WW1b的值(WW1bE)。满足WW1bE>WW1aE和WW1bE-WW1aE＝Δ1的关系。
长方形GCa2表示在“步骤ST2：是”之后(将沟槽宽度的偏差收敛在基准范围内之后)的沟槽TR1的沟槽宽度WW2a、且为晶片W的表面中该表面的中心部的沟槽宽度WW2a的值(WW2aC)。长方形GCb2表示在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽TR2的沟槽宽度WW2b、且为晶片W的表面中该表面的中心部的沟槽宽度WW2b值(WW2bC)。满足WW2bC>WW2aC和WW2bC-WW2aC＝Δ1的关系。
长方形GMa2表示在“步骤ST2：是”之后(将沟槽宽度的偏差收敛在基准范围内之后)的沟槽TR1的沟槽宽度WW2a、且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度WW2a的值(WW2aM)。长方形GMb2表示“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽TR2的沟槽宽度WW2b、且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度WW2b的值(WW2bM)。满足WW2bM>WW2aM和WW2bM-WW2aM＝Δ1的关系。
长方形GEa2表示在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽TR1的沟槽宽度WW2a、且为晶片W的表面中该表面的端部的沟槽宽度WW2a的值(WW2aE)。长方形GEb2表示在“步骤ST2：是”之后(使沟槽宽度的偏差收敛在基准范围内之后)的沟槽TR2的沟槽宽度WW2b、且为晶片W的表面中该表面的端部的沟槽宽度WW2b的值(WW2bE)。满足WW2bE>WW2aE和WW2bE-WW2aE＝Δ1的关系。
在沟槽TR1中满足WW2aC＝WW2aM＝WW2aE的关系，在沟槽TR2中满足WW2bC＝WW2bM＝WW2bE的关系。
因此，在“步骤ST2：是”之后，关于在晶片W表面的沟槽TR1的沟槽宽度的偏差(晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部的偏差)、和在晶片W表面的沟槽TR2的沟槽宽度的偏差(晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部的偏差)，能够维持沟槽TR2的沟槽宽度与沟槽TR1的沟槽宽度之差(Δ1)，并且能消除上述偏差。
长方形GCa3表示在“步骤ST4：否”之后(在将沟槽宽度(沟槽宽度的最小值)扩展为基准宽度以上之后)的沟槽TR1的沟槽宽度WW3a、且为晶片W的表面中该表面的中心部的沟槽宽度WW3a的值(WW3aC)。长方形GCb3表示在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展为基准宽度以上之后)的沟槽TR2的沟槽宽度WW3b、且为晶片W的表面中该表面的中心部的沟槽宽度WW3b的值(WW3bC)。满足WW3bC>WW3aC和WW3bC-WW3aC＝Δ1的关系。
长方形GMa3表示在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展为基准宽度以上之后)的沟槽TR1的沟槽宽度WW3a、且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度WW3a的值(WW3aM)。长方形GMb3表示在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展为基准宽度以上之后)的沟槽TR2的沟槽宽度WW3b、且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度WW3b的值(WW3bM)。满足WW3bM>WW3aM和WW3bM-WW3aM＝Δ1的关系。
长方形GEa3表示在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展为基准宽度以上之后)的沟槽TR1的沟槽宽度WW3a、且为晶片W的表面中该表面的端部的沟槽宽度WW3a的值(WW3aE)。长方形GEb3表示在“步骤ST4：否”之后(将沟槽宽度(沟槽宽度的最小值)扩展为基准宽度以上之后)的沟槽TR2的沟槽宽度WW3b、且为晶片W的表面中该表面的端部的沟槽宽度WW3b的值(WW3bE)。满足WW3bE>WW3aE的关系和WW3bE-WW3aE＝Δ1的关系。
在沟槽TR1中满足WW3aC＝WW3aM＝WW3aE的关系，在沟槽TR2中满足WW3bC＝WW3bM＝WW3bE的关系。另外，在沟槽TR1中，WW3aC(＝WW3aM＝WW3aE)比WW2aC(＝WW2aM＝WW2aE)大，在沟槽TR2中，WW3bC(＝WW3bM＝WW3bE)比WW2bC(＝WW2bM＝WW2bE)大。
因此，在沟槽TR1和沟槽TR2中，在执行方法MT前在晶片W的表面中存在偏差的沟槽宽度，通过方法MT的执行，能够维持沟槽TR2的沟槽宽度与沟槽TR1的沟槽宽度之差(Δ1)、并且能够充分消除晶片W的表面中的偏差(在晶片W的表面的中心部、晶片W的表面的中间部、晶片W的表面的端部中存在的偏差)，而且能够精密地统一为基准宽度。
此外，为了将沟槽宽度统一为基准宽度，没有使用步骤ST5，利用现有技术的蚀刻方法(与方法MT不同的方法，以下称为蚀刻方法EM)蚀刻膜LA的情况下，如图19的(b)部分所示，沟槽TR2的沟槽宽度与沟槽TR2的沟槽宽度之差(Δ2)，与执行方法MT前的沟槽TR2的沟槽宽度与沟槽TR2的沟槽宽度之差(Δ1)相比变得更大。即，能够成为Δ2>Δ1。
长方形GCa4表示现有技术的蚀刻方法EM之后的沟槽TR1的沟槽宽度WW3a、且为晶片W的表面中该表面的中心部的沟槽宽度WW3a的值。长方形GCb4表示现有技术的蚀刻方法EM之后的沟槽TR2的沟槽宽度WW3b、且为晶片W的表面中该表面的中心部的沟槽宽度WW3b的值。长方形GMa4表示现有技术的蚀刻方法EM之后的沟槽TR1的沟槽宽度WW3a、且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度WW3a的值。长方形GMb4表示现有技术的蚀刻方法EM之后的沟槽TR2的沟槽宽度WW3b、且为晶片W的表面中位于比该表面的中心部靠外侧(靠端部)的该表面的中间部的沟槽宽度WW3b的值。长方形GEa4表示现有技术的蚀刻方法EM之后的沟槽TR1的沟槽宽度WW3a、且为晶片W的表面中该表面的端部的沟槽宽度WW3a的值。长方形GEb4表示现有技术的蚀刻方法EM之后的沟槽TR2的沟槽宽度WW3b、且为晶片W的表面中该表面的端部的沟槽宽度WW3b的值。
如图19的(b)部分所示，为了将沟槽宽度统一为基准宽度利用现有技术的蚀刻方法EM蚀刻膜LA的情况下，该蚀刻方法EM之后的沟槽TR2的沟槽宽度与沟槽TR2的沟槽宽度之差(Δ2)，与执行方法MT前的沟槽TR2的沟槽宽度与沟槽TR2的沟槽宽度之差(Δ1)相比，能够变得更大。
此外，在通过步骤ST1～步骤ST3形成的膜LA的膜厚比较厚的情况下，在比较狭窄的沟槽宽度的沟槽中，也存在可能将该沟槽的开口封闭的情况。为了应对这样的情况，使通过步骤ST1～步骤ST3形成的膜LA的膜厚比较薄，以使沟槽的开口不被封闭，能够将方法MT的基本步骤反复执行。基本步骤被反复执行直至沟槽宽度(更具体而言，设置在晶片W的表面的多个沟槽的沟槽宽度中最小的沟槽宽度)达到基准宽度。该情况下，在每次反复执行方法MT时，使在步骤ST2中使用的沟槽宽度的基准范围分阶段地变窄。图20是示意性地表示在沟槽TR1、沟槽TR2的各自中，反复执行图1所示的方法时的沟槽宽度的变化的形态的图。更具体而言，图20中表示了晶片W的表面的中心部的沟槽TR1(或者沟槽TR2)的沟槽宽度的变化的样子、和晶片W的表面的端部的沟槽TR1(或者沟槽TR2)的沟槽宽度的变化的样子。此外，图20中表示的内容(线GRd1和线GRd2)仅与沟槽TR1对应或者仅与沟槽TR2对应。
图20的横轴表示处理时间，图20的纵轴表示沟槽宽度。线GRd1表示晶片W的表面的中心部的沟槽TR1(或者沟槽TR2)的沟槽宽度的值(WC)的变化的样子。线GRd2表示晶片W的表面的端部的沟槽TR1(或者沟槽TR2)的沟槽宽度的值(WE)的变化的样子。在线GRd1表示沟槽TR1的沟槽宽度的值的变化的情况下，线GRd2也表示沟槽TR1的沟槽宽度的值的变化的形态。另外，在线GRd1表示沟槽TR2的沟槽宽度的值的变化的情况下，线GRd2也表示沟槽TR2的沟槽宽度的值的变化的形态。
在方法MT的开始时，晶片W的表面的中心部的沟槽TR1(或者沟槽TR2)的沟槽宽度的值WC，比晶片W的表面的端部的沟槽TR1(或者沟槽TR2)的沟槽宽度的值WE窄。在区间V1中，步骤ST3执行1次或者多次，在定时TM1，做出了“步骤ST2：是”的判断，在区间V2中，步骤ST5被执行1次或者多次，在定时TM2，做出“步骤ST4：否”的判断。在定时TM1的沟槽宽度的值WC与沟槽宽度的值WE之差(H1)，存在于在该定时TM1的判断所使用的基准范围内。在每次反复进行方法MT时，在定时TM1的判断时使用的(更具体而言，在步骤ST2中使用的)基准范围如图20所示那样阶段性地变窄。因此，在每次反复基本步骤的执行时，沟槽宽度的值WC与沟槽宽度的值WE之差(H1)能够阶段性地变小。另外，通过在区间V2中进行的基于利用ALE法的表面改性的蚀刻(步骤ST5)，膜LA在晶片W的整个表面被各向同性地均匀地蚀刻，因此，在定时TM1的沟槽宽度的值WC与沟槽宽度的值WE之差(H1)，从定时TM1起经过区间V2直至定时TM2为止被维持。
在上述方法中，通过与ALD法同样的方法反复执行流程SQ1的膜形成处理中形成的膜的膜厚根据该膜的形成面(是晶片W的表面，特别是沟槽的内表面)的温度而不同，基于这一情况，为了降低设置在晶片W的表面的多个沟槽的沟槽宽度在该表面中的偏差(为了提高晶片W的表面中的沟槽宽度的面内均匀性)，在步骤ST3c中，在调节晶片W的表面的每个区域ER的温度之后进行膜形成处理，能够降低在晶片W的表面所设置的多个沟槽的沟槽宽度在该表面中的偏差，并且能够在沟槽的内表面按每一原子层高精细地形成包含硅氧化物的膜LA。并且，在形成有膜LA的沟槽的沟槽宽度比基准宽度窄的情况下，为了扩展沟槽宽度，通过与ALE法同样的方法进行反复执行流程SQ2的蚀刻处理，因此在沟槽的内表面所设置的膜LA的表面能够被各向同性地均匀地蚀刻，沟槽宽度能够被调节为所希望的基准宽度。因此，在晶片W的表面中沟槽宽度存在偏差的情况下，能够充分地减少该偏差，并且能够将沟槽宽度精密地调节为所希望的基准宽度。
另外，方法MT的基本步骤在执行步骤ST3后和执行步骤ST5后，返回到步骤ST1。像这样，在执行通过形成膜LA调节沟槽宽度的步骤ST3之后以及在执行通过蚀刻膜LA扩展沟槽宽度的步骤ST5之后，返回到测定沟槽宽度的步骤ST1，因此能够实现沟槽宽度的更精密的调节。
另外，方法MT的基本步骤被反复执行，基准范围阶段性地每次反复基本步骤的执行时变窄。像这样，一边使沟槽宽度的偏差的基准范围阶段性地变窄一边反复执行基本步骤，能够一边将步骤ST3中形成的膜的厚度阶段性地比较缓和地增加一边调节沟槽宽度，因此，即使沟槽宽度包括比较狭窄的沟槽，也能够避免由于膜的形成而封闭沟槽的开口的情况。
另外，第一气体G1包含单氨基硅烷。像这样，使用包含单氨基硅烷的第一气体G1能够进行硅的反应前体的形成。
另外，第一气体G1的氨基硅烷类气体能够包含含有1～3个硅原子的氨基硅烷。第一气体G1的氨基硅烷类气体能够包含含有1～3个氨基的氨基硅烷。像这样，对于第一气体G1的氨基硅烷类气体，能够使用含有1～3个硅原子的氨基硅烷。另外，对于第一气体G1的氨基硅烷类气体，能够使用含有1～3个氨基的氨基硅烷。
另外，第四气体可以是：包含NF3气体和O2气体的混合气体；包含NF3气体、O2气体、H2气体和Ar气体的混合气体；包含CH3F气体、O2气体和Ar气体的混合气体。像这样，能够实现含有氟的第四气体。
以上，在适当的实施方式中图示了本发明的原理并进行了说明，对于本领域技术人员来说，本发明在不脱离这样的原理的情况下，其配置和详细技术内容可以进行变更。本发明并不限定于实施方式中所公开的特定的结构。因此，对于根据申请请求的范围及其精神的范围得到的全部的修正和变更请求权利。

Claims (9)

1.一种处理被处理体的方法，在所述被处理体的表面设置有多个沟槽，所述方法的特征在于：
包括基本步骤，该基本步骤包括：
测定多个所述沟槽的沟槽宽度的第一步骤；
当在所述第一步骤中所测定的所述沟槽宽度在所述表面上的偏差不在预先所设定的基准范围内时，调节该沟槽宽度的第二步骤；和
当所述偏差在所述基准范围内且在所述第一步骤中所测定的所述沟槽宽度比预先设定的基准宽度窄时，进行扩展该沟槽宽度的蚀刻处理的第三步骤，
在所述方法中，所述表面被划分为多个区域，
所述第二步骤包括：
按多个所述区域的每一个区域调节所述表面的温度的第四步骤；和
进行在所述沟槽的内表面形成膜的膜形成处理的第五步骤，
在所述第四步骤中，利用预先已取得的对应数据调节所述表面的温度，以使得所述偏差能够通过所述膜的形成而降低，其中，所述对应数据表示所述膜形成处理中的所述表面的温度与堆积在所述沟槽的内表面的膜的膜厚的对应关系，
所述膜形成处理反复执行第一流程，所述第一流程包括：
向收纳有所述被处理体的等离子体处理装置的处理容器内供给第一气体的第六步骤；
在执行所述第六步骤后，对所述处理容器内的空间进行吹扫的第七步骤；
在执行所述第七步骤后，在所述处理容器内生成第二气体的等离子体的第八步骤；和
在执行所述第八步骤后，对所述处理容器内的空间进行吹扫的第九步骤，
所述蚀刻处理反复执行第二流程，并通过按每一原子层除去所述膜来各向同性地蚀刻所述膜，其中，所述第二流程包括：
第十步骤，在所述处理容器内生成第三气体的等离子体，并且在所述沟槽的内表面的原子层各向同性地形成包含该第三气体的等离子体中所包含的离子的混合层；
在执行所述第十步骤后，对所述处理容器内的空间进行吹扫的第十一步骤；
第十二步骤，在执行所述第十一步骤后，在所述处理容器内生成第四气体的等离子体，并且利用所述第四气体的等离子体中所包含的自由基除去所述混合层；和
在执行所述第十二步骤后，对所述处理容器内的空间进行吹扫的第十三步骤，
所述膜含有硅，
所述第一气体含有氨基硅烷类气体，
所述第二气体包括含有氧原子的气体，
所述第三气体含有氮，
所述第四气体含有氟，
在所述第十二步骤中生成的所述第四气体的等离子体含有所述自由基，所述自由基用于除去含有硅的氮化物的所述混合层，
在所述第六步骤中不生成所述第一气体的等离子体。
2.如权利要求1所述的方法，其特征在于：
在所述基本步骤中，在执行所述第二步骤后和执行所述第三步骤后返回到所述第一步骤。
3.如权利要求1或2所述的方法，其特征在于：
反复地执行所述基本步骤，
所述基准范围在每次反复执行所述基本步骤时阶段性地变窄。
4.如权利要求1～3中任一项所述的方法，其特征在于：
所述第一气体包含单氨基硅烷。
5.如权利要求1～3中任一项所述的方法，其特征在于：
所述第一气体的氨基硅烷类气体包含具有1～3个硅原子的氨基硅烷。
6.如权利要求1～3、5中任一项所述的方法，其特征在于：
所述第一气体的氨基硅烷类气体包含具有1～3个硅原子的氨基硅烷。
7.如权利要求1～6中任一项所述的方法，其特征在于：
所述第四气体是含有NF3气体和O2气体的混合气体。
8.如权利要求1～6中任一项所述的方法，其特征在于：
所述第四气体是含有NF3气体、O2气体、H2气体和Ar气体的混合气体。
9.如权利要求1～6中任一项所述的方法，其特征在于：
所述第四气体是含有CH3F气体、O2气体和Ar气体的混合气体。
CN201810971368.0A 2017-08-25 2018-08-24 处理被处理体的方法 Active CN109427607B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211541768.0A CN115732351A (zh) 2017-08-25 2018-08-24 处理被处理体的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017162602A JP6817168B2 (ja) 2017-08-25 2017-08-25 被処理体を処理する方法
JP2017-162602 2017-08-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211541768.0A Division CN115732351A (zh) 2017-08-25 2018-08-24 处理被处理体的方法

Publications (2)

Publication Number Publication Date
CN109427607A true CN109427607A (zh) 2019-03-05
CN109427607B CN109427607B (zh) 2022-12-23

Family

ID=65437918

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211541768.0A Pending CN115732351A (zh) 2017-08-25 2018-08-24 处理被处理体的方法
CN201810971368.0A Active CN109427607B (zh) 2017-08-25 2018-08-24 处理被处理体的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211541768.0A Pending CN115732351A (zh) 2017-08-25 2018-08-24 处理被处理体的方法

Country Status (5)

Country Link
US (3) US10748766B2 (zh)
JP (1) JP6817168B2 (zh)
KR (1) KR102632154B1 (zh)
CN (2) CN115732351A (zh)
TW (2) TWI801113B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US10950428B1 (en) * 2019-08-30 2021-03-16 Mattson Technology, Inc. Method for processing a workpiece

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1083986A (ja) * 1996-07-11 1998-03-31 Denso Corp 半導体ウエハおよび半導体装置の製造方法
CN1533597A (zh) * 2002-06-10 2004-09-29 ض� 用于控制掺碳氧化物薄膜的蚀刻偏差的方法
JP2005064324A (ja) * 2003-08-18 2005-03-10 Konica Minolta Holdings Inc 微細形状の加工方法及び光学素子
US20060180571A1 (en) * 2005-02-16 2006-08-17 Tokyo Electron Limited Plasma etching method and apparatus, control program for performing the etching method, and storage medium storing the control program
JP2007220939A (ja) * 2006-02-17 2007-08-30 Tokyo Electron Ltd 処理方法およびプラズマエッチング方法
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法
US20070232071A1 (en) * 2006-03-31 2007-10-04 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
CN101266943A (zh) * 2007-03-16 2008-09-17 恩益禧电子股份有限公司 制造半导体器件的方法及控制***
CN101826446A (zh) * 2009-03-04 2010-09-08 东京毅力科创株式会社 成膜装置和成膜方法
CN101859693A (zh) * 2009-04-09 2010-10-13 东京毅力科创株式会社 基板处理装置和基板处理方法
US20160203995A1 (en) * 2015-01-12 2016-07-14 Lam Research Corporation Integrating atomic scale processes: ald (atomic layer deposition) and ale (atomic layer etch)
US20170033178A1 (en) * 2015-07-30 2017-02-02 GlobalFoundries, Inc. Integrated circuits and methods for their fabrication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US6770852B1 (en) * 2003-02-27 2004-08-03 Lam Research Corporation Critical dimension variation compensation across a wafer by means of local wafer temperature control
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
JP2007035777A (ja) 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体製造装置
TW201415551A (zh) * 2006-03-31 2014-04-16 Applied Materials Inc 用以改良介電薄膜之階梯覆蓋與圖案負載的方法
KR101073858B1 (ko) * 2007-06-08 2011-10-14 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP2009295729A (ja) * 2008-06-04 2009-12-17 Hitachi Kokusai Electric Inc 基板処理装置
US20130187159A1 (en) * 2012-01-23 2013-07-25 Infineon Technologies Ag Integrated circuit and method of forming an integrated circuit
KR101909091B1 (ko) * 2012-05-11 2018-10-17 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8852964B2 (en) * 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
US9768220B2 (en) * 2014-04-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation structure for image sensors
JP2016031962A (ja) * 2014-07-28 2016-03-07 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR102442309B1 (ko) * 2015-07-09 2022-09-13 삼성전자주식회사 소자 분리 구조의 형성 방법
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
TWI733850B (zh) * 2016-07-27 2021-07-21 美商應用材料股份有限公司 使用沉積/蝕刻技術之無接縫溝道填充

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1083986A (ja) * 1996-07-11 1998-03-31 Denso Corp 半導体ウエハおよび半導体装置の製造方法
CN1533597A (zh) * 2002-06-10 2004-09-29 ض� 用于控制掺碳氧化物薄膜的蚀刻偏差的方法
JP2005064324A (ja) * 2003-08-18 2005-03-10 Konica Minolta Holdings Inc 微細形状の加工方法及び光学素子
US20060180571A1 (en) * 2005-02-16 2006-08-17 Tokyo Electron Limited Plasma etching method and apparatus, control program for performing the etching method, and storage medium storing the control program
JP2007220939A (ja) * 2006-02-17 2007-08-30 Tokyo Electron Ltd 処理方法およびプラズマエッチング方法
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法
US20070232071A1 (en) * 2006-03-31 2007-10-04 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
CN101266943A (zh) * 2007-03-16 2008-09-17 恩益禧电子股份有限公司 制造半导体器件的方法及控制***
CN101826446A (zh) * 2009-03-04 2010-09-08 东京毅力科创株式会社 成膜装置和成膜方法
CN101859693A (zh) * 2009-04-09 2010-10-13 东京毅力科创株式会社 基板处理装置和基板处理方法
US20160203995A1 (en) * 2015-01-12 2016-07-14 Lam Research Corporation Integrating atomic scale processes: ald (atomic layer deposition) and ale (atomic layer etch)
US20170033178A1 (en) * 2015-07-30 2017-02-02 GlobalFoundries, Inc. Integrated circuits and methods for their fabrication

Also Published As

Publication number Publication date
US11735423B2 (en) 2023-08-22
US11322354B2 (en) 2022-05-03
US20220254635A1 (en) 2022-08-11
US10748766B2 (en) 2020-08-18
US20200343091A1 (en) 2020-10-29
JP6817168B2 (ja) 2021-01-20
KR20190022394A (ko) 2019-03-06
JP2019041021A (ja) 2019-03-14
TWI801113B (zh) 2023-05-01
TW202220030A (zh) 2022-05-16
KR102632154B1 (ko) 2024-01-31
TW201921432A (zh) 2019-06-01
CN109427607B (zh) 2022-12-23
US20190067009A1 (en) 2019-02-28
CN115732351A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
CN107154333B (zh) 基板处理装置
KR102363052B1 (ko) 피처리체를 처리하는 방법
US10777422B2 (en) Method for processing target object
CN105489485B (zh) 处理被处理体的方法
CN105845550B (zh) 被处理体的处理方法
TW201738925A (zh) 用以提高基板處理系統之電漿中的電子密度位準之系統及方法
KR101846848B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN109427561A (zh) 处理被处理体的方法
CN107026081A (zh) 对被处理体进行处理的方法
JP5941653B2 (ja) シリコン窒化膜の成膜方法及びシリコン窒化膜の成膜装置
CN115244666A (zh) 钼的原子层蚀刻
US11735423B2 (en) Workpiece processing method
CN110004431A (zh) 成膜方法
JP2012174891A (ja) パターン形成方法及び半導体装置の製造方法
TWI750269B (zh) 處理方法及處理裝置
CN109417029A (zh) 对被处理体进行处理的方法
CN113811637A (zh) 利用可独立调整的基座的多站半导体处理
US11081360B2 (en) Method for processing workpiece
US20230272530A1 (en) Large-area high-density plasma processing chamber for flat panel displays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant